CN203872160U

CN203872160U - 一种同步处理装置

Info

Publication number: CN203872160U
Application number: CN201420186190.6U
Authority: CN
Inventors: 雷海东
Original assignee: Jianghan University
Current assignee: Jianghan University
Priority date: 2014-04-17
Filing date: 2014-04-17
Publication date: 2014-10-08
Anticipated expiration: 2024-04-17

Abstract

本实用新型涉及时频研究技术领域，提供了一种同步处理装置，包括：微处理器、直接数字式频率合成器DDS、同步鉴相及显示模块、相位调整模块、压控晶振。本实用新型在微处理器中定时器产生同频异相信号，使其相位差直接受定时器精度控制，从而使相位精度得以提升，并且在同步鉴相及显示模块中参考物理系统鉴频信号对相位精度进行具体调节，从而实现根据实际的原子钟，精确修改同步鉴相信号的相位，以达到提高伺服同步鉴相精度的目的。

Description

一种同步处理装置

技术领域

本实用新型涉及时频研究技术领域，主要适用于对铷原子频标中同步鉴相信号的相位进行调整。

背景技术

被动型铷原子频标中，物理系统是整个原子频标的核心部件，它提供一个频率稳定、线宽较窄的原子共振吸收线。经综合调制后，电子线路产生的源于石英晶体振荡器VCXO的带调制的微波探询信号作用于物理系统，经量子鉴频后，通过伺服电路对量子鉴频信息的处理，最终将石英晶体本振的输出频率锁定在铷原子的基态超精细0－0跃迁中心频率上。按照传统原子频标技术，需要对量子鉴频信号以及综合同步信号进行处理以获得石英晶体本振的纠偏电压，这其间涉及到两路信号的具体相位，由于现有系统内部存在不可预知的相位延时，按照传统技术无法实现精确的相位处理。

实用新型内容

本实用新型所要解决的技术问题是提供一种同步处理装置，该装置具有能够根据实际的原子钟，精确修改同步鉴相信号的相位，从而提高伺服同步鉴相精度的特点。

为解决上述技术问题，本实用新型提供了一种同步处理装置，包括：微处理器、直接数字式频率合成器DDS、同步鉴相及显示模块、相位调整模块、压控晶振；

所述微处理器包括：第一输出端、第二输出端、第三输出端、第四输出端；所述第一输出端与所述直接数字式频率合成器DDS的频率合成指令接收端连接，所述第二输出端与直接数字式频率合成器DDS的键控调频引脚FSK连接，所述第三输出端与所述压控晶振连接，微处理器内部设置有定时器；

所述同步鉴相及显示模块包括：同步鉴相模块、显示模块、第一输入端、第二输入端；所述同步鉴相模块中设置有相敏放大器，同步鉴相模块与所述显示模块连接，所述第一输入端与被动型铷原子频标中的物理系统连接，所述第二输入端经所述相位调整模块与微处理器的所述第四输出端连接；

直接数字式频率合成器DDS与被动型铷原子频标中的微波倍频及混频模块连接；

微处理器的外部时钟输入端、直接数字式频率合成器DDS的MCLK引脚与所述压控晶振连接。

优选的技术方案为，所述被动型铷原子频标中的物理系统的线宽为100Hz～1KHz。

更加优选的技术方案为，所述微处理器中的所述定时器至少为8位定时器，微处理器的所述第二输出端、第四输出端输出信号的频率均为79Hz，微处理器的外部时钟输入端接收＞1MHz外部时钟。

本实用新型的有益效果在于：

1.本实用新型在微处理器中定时器产生同频异相信号，使其相位差直接受定时器精度控制，从而使相位精度得以提升，并且在同步鉴相及显示模块中参考物理系统鉴频信号对相位精度进行具体调节，从而实现根据实际的原子钟，精确修改同步鉴相信号的相位，以达到提高伺服同步鉴相精度的目的。

2.通过压控晶振提供高稳的外部时钟作为微处理器的内部时基，使得产生的相位稳定程度得到提升。

3.本实用新型微处理器产生的79Hz键控调频信号和79Hz同步鉴相信号，根据现有微处理器内含至少8位定时器，而微处理器采用大于1MHz外部时钟时，本领域普通技术人员按照本专利方法能够很容易将由微处理器的定时器产生的相位差控制在0.5度以下。

附图说明

图1为本实用新型实施例的结构示意图。

图2为本实用新型实施例的工作状态示意图。

图3为本实用新型实施例中微处理器产生的几路信号的相位关系图。

图4为本实用新型实施例中物理系统鉴频输出锁定信号波形图。

图5为本实用新型实施例中同步鉴相原理图。

图6为本实用新型实施例中相位调整后的同步鉴相原理图。

其中，其中，a-同步鉴相压控信号，b-微处理器外部时钟，c-DDS外部时钟，d频率合成指令，e-79Hz键控调频信号，f-综合调制信号，g-79Hz同步鉴相信号，h-物理系统鉴频信号，i-同步鉴相结果，j-微波探询信号。

具体实施方式

为进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本实用新型提出的同步处理装置的具体实施方式及工作原理进行详细说明。

由图1所示的本实用新型实施例结构示意图可知，本实施例的组成部分包括：微处理器、直接数字式频率合成器DDS、同步鉴相及显示模块、相位调整模块、压控晶振。由图2所示的本实用新型实施例的工作状态示意图可知：微处理器的输入端包括：第一输出端、第二输出端、第三输出端、第四输出端，第一输出端与直接数字式频率合成器DDS的频率合成指令接收端连接，第二输出端与直接数字式频率合成器DDS的键控调频引脚FSK连接，第三输出端与压控晶振连接；微处理器内部设置有定时器，以器产生同频异相信号，并且使所产生同频异相信号的相位差直接受定时器精度控制，从而使相位精度得以提升。同步鉴相及显示模块包括：同步鉴相模块、显示模块、第一输入端、第二输入端；同步鉴相模块中设置有相敏放大器，同步鉴相模块与显示模块连接，第一输入端与被动型铷原子频标中的物理系统连接，第二输入端经相位调整模块与微处理器的第四输出端连接，用于接收微处理器产生的同步鉴相信号。直接数字式频率合成器DDS与被动型铷原子频标中的微波倍频及混频模块连接。微处理器的外部时钟输入端、直接数字式频率合成器DDS的MCLK引脚与压控晶振连接。本实施例中应用的物理系统为专利号为200710052189.9的改进的被动型铷原子频标伺服控制方法和伺服控制电路的发明专利中公布的物理系统。

微处理器通过串行通讯方式向DDS模块发送频率合成指令d，同时微处理器直接向DDS模块的键控调频引脚（即FSK）送一路79Hz键控调频信号e。直接数字式频率合成器DDS接收微处理器发来的频率合成指令d，以外部时钟为参考源产生直接数字频率合成的5.3125MHz±△f的综合调制信号f，其中△f的大小由原子频标物理系统的具体线宽决定，优选的，物理系统的线宽为100Hz～1KHz。直接数字式频率合成器DDS同时接收微处理器的79Hz键控调频信号e，用以控制直接数字式频率合成器DDS以79Hz为频率周期键控输出5.3125MHz+△f和5.3125MHz-△f综合调制信号f。综合调制信号f经微波倍频及混频模块后产生6834.6875MHz+△f的微波探询信号j作用于物理系统，经物理系统的量子鉴频作用后，产生物理系统鉴频信号h送至同步鉴相及显示模块，同时微处理器产生的与送至直接数字式频率合成器DDS中79Hz键控调频信号e具有相同相位的79Hz同步鉴相信号g亦送至同步鉴相及显示模块。物理系统的鉴频信号h与79Hz同步鉴相信号g在同步鉴相及显示模块中进行同步鉴相，并将结果i送至微处理器，用以产生相应的同步鉴相压控信号a作用于压控晶振VCXO。

理论上我们通过微处理器产生两路相位相同的79Hz键控调频信号e和79Hz同步鉴相信号g，但是由于整个原子频标系统存在电路上的相位噪声，以及为了方便同步鉴相进行电压差采集，需要在不同的系统进行79Hz键控调频信号e和79Hz同步鉴相信号g的相位调整，故在本实用新型中引入了相位调整模块，其调整的机理如下：

从传统的原子频标电路出发，对环路各点信号进行详细的分析。假定综合调制信号为

S=Asin(2πft)， (1)

则物理系统光电池光检基波输出为

S₁=ABsin(2πft+φ+φ₁)， (2)

其中，φ等于0或180度，φ1是调相和倍频电路引入的相移。经过选频放大之后，信号表达式为

S₂=KaABsin(2πft+φ+φ₁+φ₂)， (3)

φ₂是原子频标电路中选频放大器的相移。

相敏检波的数学表达是乘法器，经过同步鉴相及显示模块中同步鉴相模块中的相敏放大器之后，信号为

S₃=KaKpABsin(2πft+φ+φ₁+φ₂)sin(2πft)=(-1/2)KaKpAB[cos(4πft+φ+φ₁+φ₂)-cos(φ+φ₁+φ₂)] (4)

经过积分器的滤波作用,相敏放大器输出中的交流分量将被滤掉,最后输出的压控电压为

S_V=(1/2)KaKpABcos(φ+φ₁+φ₂)。 (5)

任何原因引起（φ1+φ2）的变化，都将引起系统的增益变化，从而产生频率漂移。为了使系统正常工作并具有最大的增益，必须在系统中加入移相器以抵消（φ1+φ2）的相移。

现有的一些数字化技术，由于采用了信噪比较高的数字化元器件，故在一定程度上会减小（φ1+φ2）的相移，但仍然会存在，其影响如何必然反映到整个原子频标系统的末级伺服同步鉴相中，而其核心技术是对物理系统输出的锁定信号进行电压差的采集。

本实用新型实施例是通过下述方式进行移相的：为了实现键控调频和同步鉴相，需要产生相互之间相位关系明确可调的一路调制信号和二路79Hz同步鉴相信号，这些信号的产生由本实用新型实施例中的微处理器通过定时器来实现的。几路信号的相位关系如图2所示。其中，键控调频信号的波形信号为A’是一个占空比1：1的方波信号，作用于DDS的FSELECT端；用于伺服环路同步鉴相的信号波形为B’和C’也是矩形脉冲，与A’路信号有固定的相位关系，且占空比不是1：1。

本实用新型实施例是采用具有内部16位定时器的单片机来作为本实施例中的微处理器，选用的单片机的机器周期为0.2mS，定义一个变量T、进行循环来实现。在单片机相应的引脚上(如P2.0)实现键控调频信号的方波，只需在相应的16位定时器溢出中断响应函数中将P2.0引脚电平取反（P2.0＝！P2.0）。同理，在单片机另两个引脚上(P2.2、P2.3)实现B’和C’两路方波信号，只是B’和C’是在相位上与P2.0有一定的移相，占空比不是1:：1的方波，通过“延时”方式来实现，即数字移相。“延时”在单片机中是通过固定的机器执行周期来实现的，上述提及的机器周期是由加在单片机时钟端的外部时钟信号b的频率决定的，由于在每一条指令的执行中也会涉及执行周期，不同的指令根据所执行命令行为的不同可分别为1个、2个、4个机器周期，但是同一个指令执行的周期是固定的，这就为“延时”机制提供了保障。需要指出的是：在单片机执行过程中，每一次定时器中断函数响应时，所经历的机器周期总数不一致，从稳定度角度讲，势必造成产生的几路信号并不稳定，但是由于伺服鉴相参考脉冲（P2.2、P2.3）与键控调频信号（P2.0）在产生过程上是密切关联的，即使几路信号频率有所变化，但同步鉴相参考脉冲与方波调制信号的相位关系始终是稳定的。

本实用新型实施例采用下述方式对（φ1+φ2）的相移进行技术抵消：用以实现键控调频的79Hz方波调频信号频率决定着以怎样的速度来切换对准量子中心频率左右的频率信号，由于原子自旋的张驰时间的存在，所以加到物理系统中的键控调频微波信号经物理系统的鉴频作用后，会产生如图4的锁定信号波形。在图4锁定信号波形中，除考虑到原子自旋的张驰时间C区外，对于电路设计时更应把着重点放在图中的A、B上，因为A、B区正是进行同步鉴相信号电压差采集的区域。在DDS环节中，键控调频用的79Hz方波信号e是由微处理器产生的，那么系统采集用的79Hz同步鉴相的时序也由它产生，并且两路信号相位相同。由于微处理器的外部时钟b是采用与DDS的外部时钟c相同的高稳频率源，故两路信号相位的差值只要在定时器中设定，在相位差控制在0.5度以下的的情况下，我们认为相位差是不变的，这点保证了本实用新型在同步鉴相信号电压差采样时，每次采样的位置A、B都是一定的。用于本实施例中微处理器产生的是79Hz的多路信号，根据现有微处理器内含至少8位定时器，而微处理器采用大于10Hz外部时钟时，对于本领域普通技术人员来说将相位差控制在0.5度以下是非常简单的公知技术。

我们以图4中的锁定状态为例，本实施例的同步鉴相处理图如图5所示。虽然同步鉴相信号决定的两个采样点在图5中并不合适，在实际的某一台原子钟上，可以通过本实施例中同步鉴相及显示模块中的显示模块，来观测相应的物理系统鉴频信号输出与微处理器产生的同步鉴相信号波形，如图5所示，通过本实施例中的相位调整模块使能微处理器改变图5中同步鉴相信号的相位，如图6所示。

为了进一步提高本实用新型同步鉴相的精度，在图6中的A、B采样区，设置N次采样平均的方式，以减小锁定信号A、B区的电平抖动对同步鉴相产生的影响。

利用了这种数字调制的方式，利于方便地改变相位差，因为对于每一台实际的被动型铷原子频标，由于物理部分不一样以及电路构成的不一致性，在量子鉴频输出环节必然有所不同，那么伺服系统的采样时序与调制时序的相位差也是不一样的。而本实用新型是通过微处理器的定时器产生相位差，并且精度可控制在0.5度以下，只需要通过观察物理系统鉴频信号与同步鉴频信号的具体相位关系，通过调节相位再观察，一直到控制在A、B点进行电压差采样即可。

最后所应说明的是，以上具体实施方式仅用以说明本实用新型的技术方案而非限制，尽管参照实例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。

Claims

1.一种同步处理装置，其特征在于，包括：微处理器、直接数字式频率合成器DDS、同步鉴相及显示模块、相位调整模块、压控晶振；

2.如权利要求1所述的同步处理装置，其特征在于，所述被动型铷原子频标中的物理系统的线宽为100Hz～1KHz。

3.如权利要求1或2所述的同步处理装置，其特征在于，所述微处理器中的所述定时器至少为8位定时器，微处理器的所述第二输出端、第四输出端输出信号的频率均为79Hz，微处理器的外部时钟输入端接收＞1MHz外部时钟。