CN203838590U - 欠压检测装置 - Google Patents

欠压检测装置 Download PDF

Info

Publication number
CN203838590U
CN203838590U CN201420171912.0U CN201420171912U CN203838590U CN 203838590 U CN203838590 U CN 203838590U CN 201420171912 U CN201420171912 U CN 201420171912U CN 203838590 U CN203838590 U CN 203838590U
Authority
CN
China
Prior art keywords
pipe
grid
drain electrode
pmos pipe
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420171912.0U
Other languages
English (en)
Inventor
齐盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Business College
Original Assignee
Zhejiang Business College
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Business College filed Critical Zhejiang Business College
Priority to CN201420171912.0U priority Critical patent/CN203838590U/zh
Application granted granted Critical
Publication of CN203838590U publication Critical patent/CN203838590U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型公开了一种欠压检测装置。欠压检测装置包括运算放大器、电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一PNP管、第二PNP管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和输出缓冲反相器。利用本实用新型提供的欠压检测装置能很好地防止在欠压点来回振荡的情况。

Description

欠压检测装置
技术领域
本实用新型涉及集成电路技术，尤其涉及到欠压检测装置。
背景技术
在开关电源系统中，为了防止在欠压点来回振荡的情况，设置了有迟滞电压的欠压检测装置。
发明内容
本实用新型旨在解决现有技术的不足，提供一种防止在欠压点来回振荡的欠压检测装置。
欠压检测装置，包括运算放大器、电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一PNP管、第二PNP管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和输出缓冲反相器：
所述运算放大器的正输入端接基准电压VREF，负输入端接所述电阻和所述第一NMOS管的源极，输出端接所述第一NMOS管的栅极；
所述电阻的一端接所述运算放大器的负输入端和所述第一NMOS管的源极，另一端接地；
所述第一PMOS管的栅极接漏极和所述第一NMOS管的漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和所述第七PMOS管的栅极，源极接电源；
所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和所述第七PMOS管的栅极，漏极接所述第一PNP管的发射极和所述第五PMOS管的栅极，源极接电源VCC；
所述第三PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第一NMOS管的漏极和所述第四PMOS管的栅极和所述第七PMOS管的栅极，漏极接所述第二PNP管的发射极和所述第六PMOS管的栅极，源极接电源VCC；
所述第四PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第一NMOS管的漏极和所述第七PMOS管的栅极，漏极接所述第五PMOS管的源极和所述第六PMOS管的源极，源极接电源VCC；
所述第五PMOS管的栅极接所述第二PMOS管的漏极和所述第一PNP管的发射极，漏极接所述第二NMOS管的栅极和漏极和所述第三NMOS管的栅极和所述第六NMOS管的栅极，源极接所述第四PMOS管的漏极和所述第六PMOS管的源极；
所述第六PMOS管的栅极接所述第三PMOS管的漏极和所述第二PNP管的发射极，漏极接所述第三NMOS管的漏极和所述第五NMOS管的漏极和所述第四NMOS管的栅极，源极接所述第四PMOS管的漏极和所述第五PMOS管的源极；
所述第七PMOS管接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和所述第一NMOS管的漏极，漏极接所述第五NMOS管的栅极和所述第四NMOS管的漏极和所述输出缓冲反相器的输入端，源极接电源VCC；
所述第一PNP管的基极接输入端VN，集电极接地，发射极接所述第二PMOS管的漏极和所述第五PMOS管的栅极；
所述第二PNP管的基极接输入端VP，集电极接地，发射极接所述第三PMOS管的漏极和所述第六PMOS管的栅极；
所述第一NMOS管的栅极接所述运算放大器的输出端，漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和所述第七PMOS管的栅极，源极接所述电阻的一端和所述运算放大器的负输入端；
所述第二NMOS管的栅极接漏极和所述第五PMOS管的漏极和所述第三NMOS管的栅极和所述第六NMOS管的栅极，源极接地；
所述第三NMOS管的栅极接所述第五PMOS管的漏极和所述第二NMOS管的栅极和漏极和所述第六NMOS管的栅极，漏极接所述第六PMOS管的漏极和所述第五NMOS管的漏极和所述第四NMOS管的栅极，源极接地；
所述第四NMOS管的栅极接所述第三NMOS管的漏极和所述第六PMOS管的漏极和所述第五NMOS管的漏极，漏极接所述第七PMOS管的漏极和所述第五NMOS管的栅极和所述输出缓冲反相器的输入端，源极接地；
所述第五NMOS管的栅极接所述第七PMOS管的漏极和所述第四NMOS管的漏极和所述输出缓冲反相器的输入端，漏极接所述第六PMOS管的漏极和所述第三NMOS管的漏极和所述第四NMOS管的栅极，源极接所述第六NMOS管的漏极；
所述第六NMOS管的栅极接所述第五PMOS管的漏极和所述第二NMOS管的栅极和漏极和所述第三NMOS管的栅极，漏极接所述第五NMOS管的源极，源极接地；
所述输出缓冲反相器的输入端接所述第七PMOS管的漏极和所述第四NMOS管的漏极和所述第五NMOS管的栅极，输出端为所要得到的欠压检测输出信号；
所述运算放大器、所述第一PMOS管、所述第一NMOS管和所述电阻构成偏置电路，产生整个电路的偏置电流；
所述第二PMOS管、所述第三PMOS管、所述第一PNP管和所述第二PNP管构成欠压检测装置的第一级比较电路；
所述第四PMOS管、所述第五PMOS管、所述第六PMOS管、所述第二NMOS管和所述第三NMOS管构成欠压检测装置的第二级跳变点设置电路；
由于欠压检测装置的第一级比较电路和第二级反转点会有所不重合情况造成输入失调电压会使整个装置的工作状态影响很小，同时在两个输入端比较的时候会出现来回振荡的情况，为了减小这种振荡情况，由此设置了由所述第五NMOS管和所述第六NMOS管构成的正反馈通道，也就是加大失调电压，达到迟滞比较的效果。
利用本实用新型提供的欠压检测装置能很好地防止在欠压点来回振荡的情况。
附图说明
图1为本实用新型的欠压检测装置的电路图。
具体实施方式
以下结合附图对本实用新型内容进一步说明。
欠压检测装置，如图1所示，包括运算放大器101、电阻104、第一PMOS管102、第二PMOS管105、第三PMOS管106、第四PMOS管109、第五PMOS管110、第六PMOS管111、第七PMOS管114、第一PNP管107、第二PNP管108、第一NMOS管103、第二NMOS管112、第三NMOS管113、第四NMOS管115、第五NMOS管116、第六NMOS管117和输出缓冲反相器118：
所述运算放大器101的正输入端接基准电压VREF，负输入端接所述电阻104和所述第一NMOS管103的源极，输出端接所述第一NMOS管103的栅极；
所述电阻104的一端接所述运算放大器101的负输入端和所述第一NMOS管103的源极，另一端接地；
所述第一PMOS管102的栅极接漏极和所述第一NMOS管103的漏极和所述第二PMOS管105的栅极和所述第三PMOS管106的栅极和所述第四PMOS管109的栅极和所述第七PMOS管114的栅极，源极接电源VCC；
所述第二PMOS管105的栅极接所述第一PMOS管102的栅极和漏极和所述第一NMOS管103的漏极和所述第三PMOS管106的栅极和所述第四PMOS管109的栅极和所述第七PMOS管114的栅极，漏极接所述第一PNP管107的发射极和所述第五PMOS管110的栅极，源极接电源VCC；
所述第三PMOS管106的栅极接所述第一PMOS管102的栅极和漏极和所述第二PMOS管105的栅极和所述第一NMOS管103的漏极和所述第四PMOS管109的栅极和所述第七PMOS管114的栅极，漏极接所述第二PNP管108的发射极和所述第六PMOS管111的栅极，源极接电源VCC；
所述第四PMOS管109的栅极接所述第一PMOS管102的栅极和漏极和所述第二PMOS管105的栅极和所述第三PMOS管106的栅极和所述第一NMOS管103的漏极和所述第七PMOS管114的栅极，漏极接所述第五PMOS管110的源极和所述第六PMOS管111的源极，源极接电源VCC；
所述第五PMOS管110的栅极接所述第二PMOS管105的漏极和所述第一PNP管107的发射极，漏极接所述第二NMOS管112的栅极和漏极和所述第三NMOS管113的栅极和所述第六NMOS管117的栅极，源极接所述第四PMOS管109的漏极和所述第六PMOS管111的源极；
所述第六PMOS管111的栅极接所述第三PMOS管106的漏极和所述第二PNP管108的发射极，漏极接所述第三NMOS管113的漏极和所述第五NMOS管116的漏极和所述第四NMOS管115的栅极，源极接所述第四PMOS管109的漏极和所述第五PMOS管110的源极；
所述第七PMOS管114接所述第一PMOS管102的栅极和漏极和所述第二PMOS管105的栅极和所述第三PMOS管106的栅极和所述第四PMOS管109的栅极和所述第一NMOS管103的漏极，漏极接所述第五NMOS管116的栅极和所述第四NMOS管115的漏极和所述输出缓冲反相器118的输入端，源极接电源VCC；
所述第一PNP管107的基极接输入端VN，集电极接地，发射极接所述第二PMOS管105的漏极和所述第五PMOS管110的栅极；
所述第二PNP管108的基极接输入端VP，集电极接地，发射极接所述第三PMOS管106的漏极和所述第六PMOS管111的栅极；
所述第一NMOS管103的栅极接所述运算放大器101的输出端，漏极接所述第一PMOS管102的栅极和漏极和所述第二PMOS管105的栅极和所述第三PMOS管106的栅极和所述第四PMOS管109的栅极和所述第七PMOS管114的栅极，源极接所述电阻104的一端和所述运算放大器101的负输入端；
所述第二NMOS管112的栅极接漏极和所述第五PMOS管110的漏极和所述第三NMOS管113的栅极和所述第六NMOS管117的栅极，源极接地；
所述第三NMOS管113的栅极接所述第五PMOS管110的漏极和所述第二NMOS管112的栅极和漏极和所述第六NMOS管117的栅极，漏极接所述第六PMOS管111的漏极和所述第五NMOS管116的漏极和所述第四NMOS管115的栅极，源极接地；
所述第四NMOS管115的栅极接所述第三NMOS管113的漏极和所述第六PMOS管111的漏极和所述第五NMOS管116的漏极，漏极接所述第七PMOS管114的漏极和所述第五NMOS管116的栅极和所述输出缓冲反相器118的输入端，源极接地；所述第四NMOS管115是输出驱动管；
所述第五NMOS管116的栅极接所述第七PMOS管114的漏极和所述第四NMOS管115的漏极和所述输出缓冲反相器118的输入端，漏极接所述第六PMOS管111的漏极和所述第三NMOS管113的漏极和所述第四NMOS管115的栅极，源极接所述第六NMOS管117的漏极；
所述第六NMOS管117的栅极接所述第五PMOS管110的漏极和所述第二NMOS管112的栅极和漏极和所述第三NMOS管113的栅极，漏极接所述第五NMOS管116的源极，源极接地；
所述输出缓冲反相器118的输入端接所述第七PMOS管114的漏极和所述第四NMOS管115的漏极和所述第五NMOS管116的栅极，输出端为所要得到的欠压检测输出信号；
所述运算放大器101、所述第一PMOS管102、所述第一NMOS管103和所述电阻104构成偏置电路，产生整个电路的偏置电流；
所述第二PMOS管105、所述第三PMOS管106、所述第一PNP管107和所述第二PNP管108构成欠压检测装置的第一级比较电路；
所述第四PMOS管109、所述第五PMOS管110、所述第六PMOS管111、所述第二NMOS管112和所述第三NMOS管113构成欠压检测装置的第二级跳变点设置电路；
由于欠压检测装置的第一级比较电路和第二级反转点会有所不重合情况造成输入失调电压会使整个装置的工作状态影响很小，同时在两个输入端比较的时候会出现来回振荡的情况，为了减小这种振荡情况，由此设置了由所述第五NMOS管116和所述第六NMOS管117构成的正反馈通道，也就是加大失调电压，达到迟滞比较的效果。

Claims (1)

1.欠压检测装置，其特征在于包括运算放大器、电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一PNP管、第二PNP管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和输出缓冲反相器：
所述运算放大器的正输入端接基准电压VREF，负输入端接所述电阻和所述第一NMOS管的源极，输出端接所述第一NMOS管的栅极；
所述电阻的一端接所述运算放大器的负输入端和所述第一NMOS管的源极，另一端接地；
所述第一PMOS管的栅极接漏极和所述第一NMOS管的漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和所述第七PMOS管的栅极，源极接电源；
所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和所述第七PMOS管的栅极，漏极接所述第一PNP管的发射极和所述第五PMOS管的栅极，源极接电源VCC；
所述第三PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第一NMOS管的漏极和所述第四PMOS管的栅极和所述第七PMOS管的栅极，漏极接所述第二PNP管的发射极和所述第六PMOS管的栅极，源极接电源VCC；
所述第四PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第一NMOS管的漏极和所述第七PMOS管的栅极，漏极接所述第五PMOS管的源极和所述第六PMOS管的源极，源极接电源VCC；
所述第五PMOS管的栅极接所述第二PMOS管的漏极和所述第一PNP管的发射极，漏极接所述第二NMOS管的栅极和漏极和所述第三NMOS管的栅极和所述第六NMOS管的栅极，源极接所述第四PMOS管的漏极和所述第六PMOS管的源极；
所述第六PMOS管的栅极接所述第三PMOS管的漏极和所述第二PNP管的发射极，漏极接所述第三NMOS管的漏极和所述第五NMOS管的漏极和所述第四NMOS管的栅极，源极接所述第四PMOS管的漏极和所述第五PMOS管的源极；
所述第七PMOS管接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和所述第一NMOS管的漏极，漏极接所述第五NMOS管的栅极和所述第四NMOS管的漏极和所述输出缓冲反相器的输入端，源极接电源VCC；
所述第一PNP管的基极接输入端VN，集电极接地，发射极接所述第二PMOS管的漏极和所述第五PMOS管的栅极；
所述第二PNP管的基极接输入端VP，集电极接地，发射极接所述第三PMOS管的漏极和所述第六PMOS管的栅极；
所述第一NMOS管的栅极接所述运算放大器的输出端，漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和所述第七PMOS管的栅极，源极接所述电阻的一端和所述运算放大器的负输入端；
所述第二NMOS管的栅极接漏极和所述第五PMOS管的漏极和所述第三NMOS管的栅极和所述第六NMOS管的栅极，源极接地；
所述第三NMOS管的栅极接所述第五PMOS管的漏极和所述第二NMOS管的栅极和漏极和所述第六NMOS管的栅极，漏极接所述第六PMOS管的漏极和所述第五NMOS管的漏极和所述第四NMOS管的栅极，源极接地；
所述第四NMOS管的栅极接所述第三NMOS管的漏极和所述第六PMOS管的漏极和所述第五NMOS管的漏极，漏极接所述第七PMOS管的漏极和所述第五NMOS管的栅极和所述输出缓冲反相器的输入端，源极接地；
所述第五NMOS管的栅极接所述第七PMOS管的漏极和所述第四NMOS管的漏极和所述输出缓冲反相器的输入端，漏极接所述第六PMOS管的漏极和所述第三NMOS管的漏极和所述第四NMOS管的栅极，源极接所述第六NMOS管的漏极；
所述第六NMOS管的栅极接所述第五PMOS管的漏极和所述第二NMOS管的栅极和漏极和所述第三NMOS管的栅极，漏极接所述第五NMOS管的源极，源极接地；
所述输出缓冲反相器的输入端接所述第七PMOS管的漏极和所述第四NMOS管的漏极和所述第五NMOS管的栅极，输出端为所要得到的欠压检测输出信号。
CN201420171912.0U 2014-04-08 2014-04-08 欠压检测装置 Expired - Fee Related CN203838590U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420171912.0U CN203838590U (zh) 2014-04-08 2014-04-08 欠压检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420171912.0U CN203838590U (zh) 2014-04-08 2014-04-08 欠压检测装置

Publications (1)

Publication Number Publication Date
CN203838590U true CN203838590U (zh) 2014-09-17

Family

ID=51516407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420171912.0U Expired - Fee Related CN203838590U (zh) 2014-04-08 2014-04-08 欠压检测装置

Country Status (1)

Country Link
CN (1) CN203838590U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112630513A (zh) * 2020-12-09 2021-04-09 北方工业大学 一种Boost电容电压检测电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112630513A (zh) * 2020-12-09 2021-04-09 北方工业大学 一种Boost电容电压检测电路

Similar Documents

Publication Publication Date Title
WO2014138693A3 (en) Low threshold voltage comparator
CN103458341B (zh) 一种应用于取消射极输出级的音频放大器附加电路
CN203838590U (zh) 欠压检测装置
CN205158197U (zh) 新型三极管级联电流镜
CN204631669U (zh) 一种速度信号调理电路
CN104242278A (zh) 一种过流保护方法、电路和集成电路
CN204242016U (zh) 电压基准源
CN102937722B (zh) 金属接近传感器
CN206595978U (zh) 用反相器与三极管构建的plc晶体管输出端口隔离电路
CN201733130U (zh) 一种电源管理模块电路
CN205050070U (zh) 一种计算机供电电源电路
CN104467808A (zh) 一种线性驱动电路
CN203327224U (zh) 一种双模耳机电路
CN103595377A (zh) 一种三极管开关控制电路
CN103513684A (zh) 一种大电流恒流源实现方法
CN203466727U (zh) 小功率稳压源电路
CN203178841U (zh) 一种bicmos线路结构的带隙基准电路
CN203241850U (zh) 一种欠压锁定电路
CN201628758U (zh) 一种马达堵转检测电路
CN107203727A (zh) 一种由普通运放构成的无失真绝对值电路
CN106788265B (zh) 振荡电路及3d测试仪
CN205092240U (zh) 温度保护电路
CN102938639B (zh) 一种大功率放大电路
CN204408210U (zh) 一种自驱同步整流电路
CN204808094U (zh) 利用稳压管产生电流的电流源

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140917

Termination date: 20150408

EXPY Termination of patent right or utility model