CN203825623U - 基于fpga可编程逻辑门阵列的多核处理器系统 - Google Patents
基于fpga可编程逻辑门阵列的多核处理器系统 Download PDFInfo
- Publication number
- CN203825623U CN203825623U CN201420187916.8U CN201420187916U CN203825623U CN 203825623 U CN203825623 U CN 203825623U CN 201420187916 U CN201420187916 U CN 201420187916U CN 203825623 U CN203825623 U CN 203825623U
- Authority
- CN
- China
- Prior art keywords
- controller
- core processor
- card
- processor system
- programmable gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
Abstract
本实用新型提供一种基于FPGA可编程逻辑门阵列的多核处理器系统，属于半导体芯片技术领域，包括外围电路器件，外围电路器件包括SD卡、SDRAM控制器一、网络控制器，所述SD卡通过数据线连接至SD卡控制器；所述SDRAM控制器一通过数据线连接至SDRAM控制器；所述网络控制器与I/O总线连接。利用通过将多个处理器互联成为处理器阵列并行工作，实现服务器处理速度的提高。本实用新型利用网络接口、资源网络接口、片内互联总线、板间互联总线、I/O总线进行连接，其实现方便、易于芯片级的集成，且使用效果理想。本实用新型结构简单，处理效率高有着很好的推广应用前景。
Description
技术领域
本实用新型属于半导体芯片技术领域，特别是涉及到一种FPGA可编程逻辑门阵列芯片构成的处理器系统。
背景技术
随着半导体工艺技术的快速发展，微处理器（MCU）、数字信号处理器（DSP）、可编程逻辑门阵列（FPGA）的性能都有了大幅度的提高，使得超大规模的复杂运算在实际中得以更广泛的应用但单个处理器还是不能满足日益增长的应用需求。如果把多个处理器互联成处理器阵列进行多核协作并行计算，则可以成倍提高系统的数据处理能力，所以多核互联技术的研究已经成为新兴的热点问题。
处理器之间互联的方式有很多种，在不同的应用场合可以进行不同的选择。传统上使用并行总线传输技术。这种技术结构复杂，因为受到信号偏移的影响，通过提高时钟频率来提高传输效率的方法，其局限性很大。
如果采用拓宽总线的方法来提升传输速率，也因为同样的原因会降低系统的最高频率，同时过宽的总线也会占据更多芯片管脚和电路板面积，从而增加了设备的开销，同时降低了可提供的连接数目。而且由于增加节点数会增大电容，在多点接入的共享总线还造成耗电巨大，在所需的频率下，需增大电压才能驱动总线。另外，传统的互联结构还有诸如安全性差、容错性差等一系列问题。因此高带宽的多核处理器核间互联技术已经成为一个普遍关注的技术。
针对现有技术中存在的不足，本技术领域亟需要一种多核处理器系统来改变此种现状。
发明内容
本实用新型所要解决的技术问题是：提供一种基于FPGA的多核处理器系统，通过将多个处理器互联成为处理器阵列并行工作，实现服务器处理速度的提高。
一种基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：该系统包括外围电路器件，所述外围电路器件，包括SD卡、SDRAM控制器一、网络控制器，所述SD卡通过数据线连接至SD卡控制器；所述SDRAM控制器一通过数据线连接至SDRAM控制器；所述网络控制器与I/O总线连接。
所述外围电路器件通过板间互联总线连接于FPGA芯片。
所述FPGA芯片包括SDRAM控制器、资源网络接口、路由器、片内互联总线、SD卡控制器、I/O总线，所述SDRAM控制器二、资源网络接口、SD卡控制器通过I/O总线互联；所述路由器通过片内互联总线进行互联；
所述路由器具有网络拓扑结构，路由器数目为M×M，其中M≥2的自然数。
所述外围电路器件具有一个网络接口，所述网络接口通过数据线与网络控制器相连接。
所述外围电路器件具有一个SD卡，且所述SD卡通过数据线与SD卡控制器连接。
所述网络控制器型号为DM9000A。
通过上述设计方案，本实用新型可以带来如下有益效果：1、本实用新型基于FPGA的多核处理器系统，利用通过将多个处理器互联成为处理器阵列并行工作，实现服务器处理速度的提高。本实用新型利用网络接口、资源网络接口、片内互联总线、板间互联总线、I/O总线进行连接，其实现方便、易于芯片级的集成，且使用效果理想。2、本实用新型的基于FPGA的多核处理器系统有着很好的应用领域，其市场前景十分广泛，适合于广大半导体芯片行业推广应用。
附图说明
以下结合附图和具体实施方式对本实用新型作进一步的说明：
图1为本实用新型基于FPGA多核处理器系统的总体结构示意图。
图2为本实用新型基于FPGA多核处理器系统的器件内部结构示意图。
图中1-SD卡、2-SDRAM控制器一、3-网络接口、4-SDRAM控制器二、5-处理器、6-网络控制器、7-资源网络接口、8-路由器、9-片内互联总线、10-板间互联总线、11-I/O总线、11-SD卡控制器、12-I/O总线、21-FPGA芯片、22-外围电路器件。
具体实施方式
如附图所示，设计一种基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：该系统包括外围电路器件，所述外围电路器件22，包括SD卡1、SDRAM控制器一2、网络控制器6，所述SD卡1通过数据线连接至SD卡控制器11；所述SDRAM控制器一2通过数据线连接至SDRAM控制器4；所述网络控制器6与I/O总线12连接。
所述外围电路器件22通过板间互联总线10连接于FPGA芯片21。
所述FPGA芯片21包括SDRAM控制器4、资源网络接口7、路由器8、片内互联总线9、SD卡控制器11、I/O总线12，所述SDRAM控制器二4、资源网络接口7、SD卡控制器11通过I/O总线12互联；所述路由器8通过片内互联总线9进行互联；
所述路由器8具有网络拓扑结构，路由器8数目为M×M，其中M≥2的自然数。
所述外围电路器件22具有一个网络接口3，所述网络接口3通过数据线与网络控制器6相连接。
所述外围电路器件22具有一个SD卡1，且所述SD卡1通过数据线与SD卡控制器11连接。
所述网络控制器6型号为DM9000A。
本发明的工作步骤是：
处理器5工作时，初始状态随机在四个软核处理器中选择一个作为起始工作处理器，负责周围硬件设备管理和网络端口监听；当有新的任务产生时（由原任务产生的分支任务或者通过网络传来的任务命令），从初始处理器开始进行对角方向的XY路由，寻找任务量最低的处理器，进行新任务的处理，新加入的处理器既可以作为前一级处理器的协处理器，也可以作为独立处理器工作，最新分配任务的处理器将作为下一次分配任务的起点，以此循环进行。作为协处理器的根处理器，只有当所有协处理器的任务都完成时，才能结束自己的任务。
本实用新型提供了基于FPGA的多核处理器系统，达到了多核处理器核间互联的技术目的，该系统设备结构简单，操作简单方便，省时省人有着很好的推广应用前景。
以上所述仅为本实用新型的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (7)
1.一种基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：该系统包括外围电路器件，所述外围电路器件（22）包括SD卡（1）、SDRAM控制器一（2）、网络控制器（6），所述SD卡（1）通过数据线连接至SD卡控制器（11）；所述SDRAM控制器一（2）通过数据线连接至SDRAM控制器（4）；所述网络控制器（6）与I/O总线（12）连接。
2.根据权利要求1所述的基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：所述外围电路器件（22）通过板间互联总线（10）连接于FPGA芯片（21）。
3.根据权利要求2所述的基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：所述FPGA芯片（21）包括SDRAM控制器（4）、资源网络接口（7）、路由器（8）、片内互联总线（9）、SD卡控制器（11）、I/O总线（12），所述SDRAM控制器二（4）、资源网络接口（7）、SD卡控制器（11）通过I/O总线（12）互联；所述路由器（8）通过片内互联总线（9）进行互联；
4.根据权利要求1所述的基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：所述路由器（8）具有网络拓扑结构，路由器（8）数目为M×M，其中M≥2的自然数。
5.根据权利要求1所述的基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：所述外围电路器件（22）具有一个网络接口（3），所述网络接口（3）通过数据线与网络控制器（6）相连接。
6.根据权利要求1或5所述的基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：所述外围电路器件（22）具有一个SD卡（1），且所述SD卡（1）通过数据线与SD卡控制器（11）连接。
7.根据权利要求1所述的基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：所述网络控制器（6）型号为DM9000A。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420187916.8U CN203825623U (zh) | 2014-04-17 | 2014-04-17 | 基于fpga可编程逻辑门阵列的多核处理器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420187916.8U CN203825623U (zh) | 2014-04-17 | 2014-04-17 | 基于fpga可编程逻辑门阵列的多核处理器系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203825623U true CN203825623U (zh) | 2014-09-10 |
Family
ID=51481099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420187916.8U Expired - Fee Related CN203825623U (zh) | 2014-04-17 | 2014-04-17 | 基于fpga可编程逻辑门阵列的多核处理器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203825623U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023226571A1 (zh) * | 2022-05-23 | 2023-11-30 | 华为技术有限公司 | 芯片和用于芯片互联的方法 |
-
2014
- 2014-04-17 CN CN201420187916.8U patent/CN203825623U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023226571A1 (zh) * | 2022-05-23 | 2023-11-30 | 华为技术有限公司 | 芯片和用于芯片互联的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103345461B (zh) | 基于fpga的带有加速器的多核处理器片上网络系统 | |
| CN105207957B (zh) | 一种基于片上网络多核架构的系统 | |
| CN103106173A (zh) | 多核处理器核间互联的方法 | |
| CN206684730U (zh) | 一种存储服务器的pcie扩展直连硬盘的系统 | |
| Wendel et al. | UltraZohm-a powerful real-time computation platform for MPC and multi-level inverters | |
| CN103631527A (zh) | 基于两级交换架构的dsp处理器阵列实现方法 | |
| CN107430574A (zh) | 用于分析系统的io、处理和存储器带宽的优化的方法和装置 | |
| CN107346170A (zh) | 一种fpga异构计算加速系统及方法 | |
| CN101706762A (zh) | 一种智能型信号转接系统 | |
| Xie et al. | An energy-efficient FPGA-based embedded system for CNN application | |
| CN103984677A (zh) | 基于大规模粗粒度嵌入式可重构系统及其处理方法 | |
| CN205545305U (zh) | 一种基于Xilinx FPGA深嵌入式数据交换装置 | |
| CN203825623U (zh) | 基于fpga可编程逻辑门阵列的多核处理器系统 | |
| CN105045566A (zh) | 一种嵌入式并行计算系统及采用其的并行计算方法 | |
| CN107102965B (zh) | 一种数据处理电路、系统及数据处理方法 | |
| CN103955444A (zh) | 一种基于fpga可编程逻辑门阵列的多核处理器系统 | |
| CN207473606U (zh) | 基于click控制器的全异步人工神经元网络芯片的通讯电路 | |
| CN107566301A (zh) | 一种实现RapidIO交换机系统总线速度自动配置的方法及装置 | |
| CN102646262A (zh) | 一种可重构的视觉前处理器和视觉处理系统 | |
| CN103995797A (zh) | 一种fft协处理器与主处理器通信方法 | |
| CN101694648B (zh) | 傅里叶变换处理方法和装置 | |
| CN103678078A (zh) | 一种调试系统及方法 | |
| Hou et al. | An FPGA-based multi-core system for synthetic aperture radar data processing | |
| CN103217681A (zh) | 一种树形拓扑机构多处理器声纳信号处理装置及方法 | |
| CN103631659B (zh) | 一种片上网络中面向通信能耗的调度优化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140910 Termination date: 20150417 |
|
| EXPY | Termination of patent right or utility model |