CN203563285U

CN203563285U - 电子装置

Info

Publication number: CN203563285U
Application number: CN201320627062.6U
Authority: CN
Inventors: 刘亚婷; 蔡凯婷; 蔡明成; 黄俊铭
Original assignee: Wintek Corp
Current assignee: Wintek Corp
Priority date: 2013-08-26
Filing date: 2013-10-11
Publication date: 2014-04-23
Anticipated expiration: 2023-10-11
Also published as: TWM472209U; US9477344B2; US20150053461A1

Abstract

本实用新型提供一种电子装置，其包括基板、多条走线以及保护叠层。基板具有元件区、搭接区以及衔接元件区与搭接区的走线区。走线由元件区通过走线区并延伸至搭接区内。保护叠层由走线区邻近元件区的一侧往搭接区的一侧延伸，并位于走线上。

Description

电子装置

技术领域

本实用新型是有关于一种电子装置，且特别是关于一种设置有走线防护设计的电子装置。

背景技术

一般而言，电子装置划分有元件区与走线区，走线区内设置有多条走线，这些走线适于进行信号的输出与输入。由于现有的电子装置制程未针对走线进行防护设计，因此在制作过程中，这些走线容易有断线或刮伤的情况发生。以显示面板为例，在主动元件阵列基板与彩色滤光基板组立后，通常需对彩色滤光基板进行切割制程。由于主动元件阵列基板位于彩色滤光基板下方，且现有的主动元件阵列基板在对应切割区处的走线没有进行防护设计，因此在切割制程中，容易因为切割应力的不同或是切割时所产生的屑削刮破或刺穿走线，而造成断线的情况发生，一来影响显示品质，二来降低了显示面板的可靠性。

目前避免断线的方法主要是采用调整切割参数，来降低切割力度，但其效果有限且耗费制程时间。另一种方法则是通过变换切割刀具，以降低伤害走线的机率，然而这种方法会导致制程成本的提升。是以，如何在控制制程时间及制程成本的前提下，降低断线或刮伤的情况发生，实为未来的趋势。

实用新型内容

本实用新型提供一种电子装置，其可降低断线或刮伤的情况发生。

本实用新型的一种电子装置，其包括基板、多条走线以及保护叠层。基板具有元件区、搭接区以及衔接元件区与搭接区的走线区。走线由元件区通过走线区并延伸至搭接区内。保护叠层由走线区邻近元件区的一侧往搭接区的一侧延伸，并位于走线上。

在本实用新型的一实施例中，电子装置还包括一对向基板以及一框胶，对向基板对向设置；框胶位于上述基板与对向基板之间，且设置在走线区内并环绕元件区，其中位于走线区内的走线的部分区域位于框胶与基板之间。

在本实用新型的一实施例中，保护叠层与框胶互不重叠。

在本实用新型的一实施例中，保护叠层的侧壁与框胶的侧壁切齐。

在本实用新型的一实施例中，框胶覆盖保护叠层的一端。

在本实用新型的一实施例中，保护叠层覆盖元件区与走线区的交界处至走线区与搭接区的交界处的区域。

在本实用新型的一实施例中，保护叠层包括一绝缘层、一半导体层、一钝化层、一垫高层以及一金属氧化物层的其中至少两层。

在本实用新型的一实施例中，钝化层的厚度在3500埃以上。

在本实用新型的一实施例中，金属氧化物层具有多个独立的条状图案，且各条状图案平行设置在各走线的上方。

在本实用新型的一实施例中，电子装置还包括多个主动元件或多个触控元件。

基于上述，本实用新型的电子装置在走线上设置保护叠层，且保护叠层的制程与现有的电子装置制程兼容，也就是可以不用使用额外的制程机台或是额外的步骤去制作保护叠层。因此，本实用新型可在控制制程时间及制程成本的前提下，有效地降低断线或刮伤的情况发生。

为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是本实用新型的第一实施例的电子装置的上视示意图；

图1B是本实用新型的第一实施例的电子装置的局部剖面示意图；

图1C是图1A中走线120以及保护叠层130的剖面示意图；

图1D是图1A中主动元件的剖面示意图；

图2A是本实用新型的第二实施例的电子装置的剖面示意图；

图2B是图2A的上视示意图；

图3及图4是本实用新型的第三实施例及第四实施例的电子装置的剖面示意图。

附图标记说明：

10、11、12、13：电子装置；

110：基板；

120：走线；

130、130a、130b、130c：保护叠层；

132：第一层；

134：第二层；

136、136a：第三层；

138、138a：第四层；

140：元件；

160：对向基板；

170：框胶；

SL：扫描线；

DL：数据线；

TFT：主动元件；

PE：像素电极；

P：像素区域；

G：栅极；

GI：栅绝缘层；

CH：通道层；

SE：源极；

DE：漏极；

PA：钝化层；

P138a：条状图案；

H136a：厚度；

W：开口；

A1：元件区；

A2：走线区；

A3：搭接区；

AR：切割制程。

具体实施方式

图1A是本实用新型的第一实施例的电子装置的上视示意图，图1B是本实用新型的第一实施例的电子装置的局部剖面示意图，图1C是图1A中走线120以及保护叠层130的剖面示意图，而图1D是图1A中主动元件的剖面示意图。为清楚示出图1A中的走线，图1A省略示出位于走线上的膜层。请参照图1A，本实施例的电子装置10包括基板110、多条走线120以及保护迭层130，其中多条走线120以及保护叠层130配置在基板110的同一表面上。

详细而言，基板110例如是作为成长及承载元件的载板，其材质例如是玻璃、石英、有机聚合物或是其他合适的材料。此外，基板110具有元件区A1、搭接区A3以及衔接元件区A1与搭接区A3的走线区A2。

走线120由元件区A1通过走线区A2并延伸至搭接区A3内，其例如是用以传递/接收信号，因此，走线120的材质例如是导电良好的金属、合金或其叠层。

保护叠层130用以保护走线120，以降低走线120断线或刮伤的机率。因此，保护叠层130至少覆盖在制作过程中有可能受损的区域。举例而言，如图1B所示，本实施例的电子装置10例如是显示面板，而基板110例如作为主动元件阵列基板的基板，且电子装置10可进一步包括位于元件区A1内的多个元件140。一般而言，在主动元件阵列基板制作完成后，也就是在基板110上完成元件140的制作后，需使主动元件阵列基板与对向基板160通过框胶170组立，并且在主动元件阵列基板与对向基板160之间填充显示介质（如液晶分子）。换言之，电子装置10可进一步包括与基板110对向设置的对向基板160、位于基板110与对向基板160之间的框胶170以及未示出的显示介质，其中框胶170设置在走线区A2内且环绕元件区A1，并且，走线区A2内的走线120的部分区域位于框胶170与基板110之间。在本实施例中，框胶170例如是覆盖保护叠层130邻近元件区A1的一端，但本实用新型不限于此。在其他实施例中，保护叠层130与框胶170也可彼此不重叠，甚至保护叠层130的侧壁也可与框胶170的侧壁切齐。

在主动元件阵列基板与对向基板160组立后，需对对向基板160进行切割制程AR，如此，才完成显示面板的制作。在切割制程中，对向基板160的切割区一般是对应到框胶170的外侧区域。因此，保护叠层130至少需覆盖此区域，以降低这个区域内的走线120发生断线或刮伤的情况。举例而言，保护叠层130例如是由走线区A2邻近元件区A1的一侧往搭接区A3的一侧延伸。在本实施例中，保护叠层130例如由框胶170远离元件区A1一侧的底部延伸至走线区A2与搭接区A3的交界处，但本实用新型不限于此。在另一实施例中，保护叠层130也可以仅覆盖在对应切割区下的走线120上。

保护叠层130可以为两层以上的堆叠层。在本实施例中，如图1C所示，保护叠层130例如包括第一层132、第二层134、第三层136以及第四层138，其中第二层134位于第一层132与第三层136之间，而第三层136位于第二层134与第四层138之间。

第一层132、第二层134、第三层136以及第四层138的材质可选自元件区A1内元件140的材质。进一步而言，元件140例如包括多条扫描线SL、多条数据线DL、多个主动元件TFT以及多个像素电极PE，其中扫描线SL与数据线DL分别通过走线120延伸到搭接区A3，且扫描线SL与数据线DL交错设置以构成阵列分布的像素区域P。主动元件TFT位于像素区域P内，且分别与扫描线SL、数据线DL以及像素电极PE电性连接。

主动元件TFT可以是底栅极型（bottom gate）或顶栅极型（top gate）主动元件，以下以底栅极型主动元件接续说明。请参照图1D，各主动元件TFT例如包括栅极G、栅绝缘层GI、通道层CH、源极SE、漏极DE以及钝化层PA。详细而言，本实施例的栅极G配置在基板110上，而栅绝缘层GI覆盖栅极G与基板110。通道层CH配置在栅绝缘层GI上，并位于栅极G的上方。源极SE以及漏极DE彼此电性绝缘，且分别覆盖通道层CH，并位于通道层CH的相对两侧。钝化层PA覆盖源极SE、漏极DE、通道层CH以及栅绝缘层GI。此外钝化层PA具有开口W以曝露出漏极DE，且像素电极PE通过开口W与主动元件TFT电性连接。另外，在一些高开口率设计的产品中，在钝化层PA与像素电极PE之间会再设置垫高层（未示出），且垫高层在对应于钝化层PA的开口W处也具有曝露出漏极DE的开口（未示出），以使像素电极PE通过钝化层PA的开口W及垫高层的开口与主动元件TFT电性连接。

请同时参照图1C及图1D，本实施例的走线120例如可与栅极G一起形成，而保护叠层130的第一层132例如可与栅绝缘层GI一起形成，也就是说，本实施例的第一层132例如为绝缘层，且其材质可以是无机材料、有机材料或上述的组合，其中无机材料例如是氧化硅、氮化硅、氮氧化硅、硅铝氧化物或上述至少两种材料的堆叠层。

此外，本实施例的第二层134例如可与通道层CH一起形成，也就是说，本实施例的第二层134的材质可视通道层CH的材质而定。举例而言，第二层134可以为半导体层，其材质例如是晶硅半导体、非晶硅半导体、多晶硅半导体或氧化物半导体等。

另外，本实施例的第三层136例如可与钝化层PA一起形成。也就是说，第三层136的材质可以是上述介电层所列举的无机材料、有机材料或上述的组合。

再者，本实施例的第四层138例如可与像素电极PE一起形成，也就是说，本实施例的第四层138例如为金属氧化物层，且其材质可以是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。

在另一实施例中，如前述的高开口率设计的结构中，保护叠层130可进一步包括第五层，其中第五层例如可与垫高层一起形成，也就是说，第五层的材质可以是上述介电层所列举的无机材料、有机材料或上述的组合。

由于本实施例的保护叠层130的制程与现有的电子装置制程相容，也就是本实施例可以不用使用额外的制程机台或是额外的步骤去制作保护叠层130。因此，本实施例的基板110可在控制制程时间及制程成本的前提下，有效地降低断线或刮伤的情况发生。

须说明的是，本实施例的保护叠层130的堆叠结构虽举例如上，但不用以限定本实用新型。在另一实施例中，保护叠层130的堆叠结构或堆叠顺序可视元件区A1内的元件140而定。此外，在其他实施例中，当扫描线SL及/或数据线DL延伸至走线区A2内时，保护叠层130也可覆盖于其上。

图2A是本实用新型的第二实施例的电子装置的剖面示意图，而图2B是图2A的上视示意图，其中图2B省略示出图2A中的第一层132、第二层134以及第三层136。请参照图2A及图2B，本实施例的电子装置11与图1B的电子装置10具有相同及相似的膜层及功效，且相同的元件以相同的标号表示，在此便不再赘述。两者的差异主要在于，图1B中保护叠层130的第四层138为整面覆盖在走线区A2中，而本实施例的保护叠层130a的第四层138a具有多个独立的条状图案P138a，且各条状图案P138a平行设置于各走线120的上方。进一步而言，各条状图案P138a在基板110上的正投影与各走线120在基板110上的正投影重叠，且各条状图案P138a的侧壁与各走线120的侧壁实质上切齐。

图3及图4是本实用新型的第三实施例及第四实施例的电子装置的剖面示意图。请参照图3及图4，第三、第四实施例的电子装置12、13分别与第一、第二实施例的电子装置10、11具有相同及相似的膜层及功效，且相同的元件以相同的标号表示，在此便不再赘述。主要的差异在于，第三、第四实施例的电子装置12、13在上述第一、第二实施例的电子装置10、11的架构下，增加第三层136a的厚度H136a，以进一步提升保护叠层130b及保护叠层130c防止断线或刮伤的能力。举例而言，第三层136a的厚度H136a例如是在3500埃（Angstrom）以上。在本实施例中，第三层136a的厚度H136a例如是大于3500埃且小于或等于6000埃。

在实际测量下，应用上述第一至第四实施例的设计概念的显示面板皆可通过高温（例如是摄氏70度）、高湿（90%）或高温高湿等可靠性测试。并且，在实际应用时，这些显示面板皆可具有良好的显示品质。具体而言，这些显示面板的水平串扰（crosstalk）及垂直串扰皆可控制在2%以内，且闪烁现象（flicker）可控制在-25dB上下，而色饱和度及伽马曲线（Gamma Curve）皆可维持在一般显示面板的显示水准。

此外，在输入扫描线的驱动波形信号或是数据线的驱动波形信号至有防护层的走线时，走线本身所接收到的信号与驱动波形信号一样，也就是走线本身所接收到的信号并无失真。另外相邻走线间的耦合效应皆可低于0.1伏特。也就是说，保护叠层的设置对于信号的输出与输入以及相邻两走线间的干扰并不会有太大的影响。换言之，上述的第一至第四实施例可在维持一定的显示水平及驱动水平的前提下，有效地降低断线或刮伤的情况发生。

须说明的是，上述实施例仅用以举例说明，而非用以限定本实用新型。在其他实施例中，保护叠层中膜层的堆叠数目以及堆叠顺序或各膜层的厚度以及形状可视设计需求而定，且保护叠层的设计概念也不用以限定仅能应用于主动元件阵列基板。举凡有走线设置的电子装置或者是有走线设置的位置皆可应用上述保护叠层的设计概念。举例而言，电子装置10、11、12、13也可以是触控面板，且其也可进一步包括元件140，其中元件140例如是包括多个触控元件，且这些触控元件可以是由单层或多层的透明导电层（金属氧化物）所构成，或是由单层或多层的金属网格所构成。此外，保护叠层130、130a、130b、130c例如由元件区A1与走线区A2的交界处延伸至走线区A2与搭接区A3的交界处，并且保护叠层130、130a、130b、130c可以由金属氧化物层与至少一层的介电层（如前述的钝化层或绝缘层）所构成。

在其他可行的实施例中，保护叠层130、130a、130b、130c也可以是绝缘层与钝化层的其中一者搭配半导体层与金属氧化物层的其中一者的双层堆叠层，或者保护叠层130、130a、130b、130c也可以是选自绝缘层、半导体层、钝化层、垫高层及金属氧化物层的其中三者的三层堆叠层。举例而言，第一至第四实施例中的保护叠层130、130a、130b、130c可省略半导体层或是金属氧化物层。在省略半导体层的实施例中，上述的第一层例如为绝缘层，第二层例如为钝化层，而第三层例如为金属氧化物层，其中钝化层可以是一般厚度（如图1C、2A所示）或者是进行加厚设计（如图3、4所示），且金属氧化物层的图案设计可采用图1C或图2B的型态。另一方面，在省略金属氧化物层的实施例中，第一层例如为绝缘层，第二层例如为半导体层，而第三层例如为钝化层，且钝化层可以是一般厚度（如图1B、2A所示）或者是进行加厚设计（如图3、4所示）。

综上所述，本实用新型在走线上设置保护叠层，且保护叠层的制程与现有的电子装置制程相容，也就是可以不用使用额外的制程机台或是额外的步骤去制作保护叠层。因此，本实用新型可在控制制程时间及制程成本的前提下，有效地降低断线或刮伤的情况发生。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims

1.一种电子装置，其特征在于，包括：

一基板，具有一元件区、一搭接区以及一衔接该元件区与该搭接区的走线区；

多条走线，由该元件区通过该走线区并延伸至该搭接区内；以及

一保护叠层，由该走线区邻近该元件区的一侧往该搭接区的一侧延伸，并位于该些走线上。

2.根据权利要求1所述的电子装置，其特征在于，还包括：

一对向基板，与该基板对向设置；以及

一框胶，位于该基板与该对向基板之间，且设置在该走线区内并环绕该元件区，其中位于该走线区内的该些走线的部分区域位于该框胶与该基板之间。

3.根据权利要求2所述的电子装置，其特征在于，该保护叠层与该框胶互不重叠。

4.根据权利要求3所述的电子装置，其特征在于，该保护叠层的侧壁与该框胶的侧壁切齐。

5.根据权利要求2所述的电子装置，其特征在于，该框胶覆盖该保护叠层的一端。

6.根据权利要求1所述的电子装置，其特征在于，该保护叠层覆盖该元件区与该走线区的交界处至该走线区与该搭接区的交界处的区域。

7.根据权利要求1所述的电子装置，其特征在于，该保护叠层包括一绝缘层、一半导体层、一钝化层、一垫高层以及一金属氧化物层的其中至少两层。

8.根据权利要求7所述的电子装置，其特征在于，该钝化层的厚度在3500埃以上。

9.根据权利要求7所述的电子装置，其特征在于，该金属氧化物层具有多个独立的条状图案，且各该条状图案平行设置在各该走线的上方。

10.根据权利要求1所述的电子装置，其特征在于，还包括多个主动元件或多个触控元件。