CN203445773U - 开关电源转换电路及充电电流源 - Google Patents

Abstract

本实用新型提供了一种开关电源转换电路及充电电流源。该电路由开关电源转换器，开关电源控制器和一个充电电流源组成。所述充电电流源包含逻辑控制电路，第一电流源和第二电流源，输出一个与开关电源转换电路的输入电压成正比的充电电流，并输出一个指示开关电路控制器工作模式的逻辑控制信号。

Description

开关电源转换电路及充电电流源

技术领域

本实用新型涉及电路领域。本实用新型更具体地但不限于涉及开关电源转换电路及充电电流源。 

背景技术

在开关电源领域，恒定导通时间控制模式的开关电源变换器由于其优越的负载瞬态响应、简单的内部结构和平滑的工作模式切换，在行业中得到了广泛的应用。 

传统的恒定时间模式开关电源控制器通常包含一个用于设定导通或关断时间的计时器。图1示出了一个现有技术中计时器10的电路图。如图所示，计时器10包含充电电流源11，充电电容12，比较器13和计时开关14。充电电流源11和充电电容12串接在电源电压VDD和系统参考地GND之间。计时开关14并联在充电电容12两端。比较器13的同相端连接到充电电流源11和充电电容12的公共端，反相端连接到一参考信号VREF1。初始状态时，计时开关14断开，电流源11对充电电容12充电，输出端VO上的电压上升。当VO上的电压上升到与参考信号VREF1相同时，比较器13输出的信号变为高电平，同时计时开关14闭合，充电电容12经由计时开关14放电，输出端VO上的电压逐渐下降到0，同时使得比较器13的输出信号变为低电平。这样电流源11对充电电容12的充电时间就作为恒定时间控制器的导通或关断时间。 

为了使开关电源转换电路的工作频率近似恒定，控制器的导通时间TON或关断时间TOFF需要随着当开关电源变换器的输入电压VIN的变化而变化。例如，当输入电压VIN变大时，控制器的导通时间相应变短，当输入电压VIN变小时，控制器的导通时间相应变长。为了实现这一目标，计时器中电流源的充电电流被要求随输入电压VIN变化而变化。图2A为现有技术中一种计时器的充电电流源21。如图2A所示，在该充电电流源中，运算放大 器210的同相端通过电阻R1耦接到输入电压VIN，反相端耦接到一参考信号VREF。第一金属氧化物场效应管（MOSFET）M1的源漏两端分别耦接运算放大器210的同相端和参考地GND,栅极耦接于运算放大器210的输出端，用于形成运算放大器210的负反馈环路。第二MOSFET管M2，第三MOSFET管M3和第四MOSFET管M4共同构成一镜像电流源，其中第二MOSFET管M2的栅极耦接到运算放大器210的输出端获得偏置电压，以提供基准电流。这样，可变充电电流源21的输出电流IOUT=（VIN-VREF）/R1，即输出的充电电流IOUT正比于输入电压VIN。 

图2B所示为现有技术中另一种计时器的充电电流源22，与充电电流源21相比，电阻R1和R2组成一电阻分压器，将分压后的输入电压（R2×VIN）/(R1+R2)耦接到运算放大器220的同相端。电阻R3的一端耦接到第一MOSFET管M1和运算放大器220的反相端，另一端耦接参考地。此时充电电流源22的输出电流IOUT=（R2×VIN）/R3(R1+R2)，即输出的充电电流IOUT正比于输入电压VIN。 

现有技术中的计时器的充电电流源在非工作状态时存在无法彻底关断的问题，增大了开关电源控制器的功耗。 

另一方面，目前的开关电源控制器往往集成了多种可选的模式，供用户在具体应用场合选择。例如，某些开关电源控制器可以选择使用强制连续电流（FCCM）控制模式或者非连续电流（DCM）控制模式对开关电源进行控制。另一些开关电源控制器可以选择其它工作模式，例如是否开启多相位输出。在集成电路中，实现这样类似的特性往往需要额外的引脚来进行选择判断，而增加额外的引脚会造成集成电路成本的上升。 

实用新型内容

本实用新型考虑到现有技术中的一个或多个问题，提出了一种开关电源转换电路及其充电电流源和控制方法。 

本实用新型的第一方面，提出了一种开关电源转换电路，包含开关电源转换器、开关电源控制器和一个充电电流源，开关电源转换电路用于将一输入电压转换为输出电压，其特征在于，所述充电电流源包含：多用途引脚，通过一第一电阻耦接到所述输入电压或系统地，所述多用途引脚上产生一个频率信号， 其中所述频率信号的初始值根据所述输入电压或系统地产生；逻辑判断电路，与所述多用途引脚耦接，所述逻辑判断电路根据所述频率信号的初始值以及一个使能信号输出一个逻辑控制信号，所述逻辑控制信号耦接所述开关电源控制器，用于在开关电源控制器的两种工作模式中选择其一；第一电流源，耦接所述逻辑判断电路和所述多用途引脚，所述第一电流源根据所述频率信号、所述使能信号和所述逻辑控制信号输出第一输出电流；第二电流源，耦接所述逻辑判断电路和所述多用途引脚，所述第二电流源根据所述频率信号、所述使能信号和所述逻辑控制信号输出第二输出电流；其中，所述第一输出电流或所述第二输出电流作为充电电流，用于提供给所述开关电源控制器，其中所述充电电流与所述输入电压成正比。 

在一些实施例中，所述开关电源控制器包括计时器，所述两种工作模式中的至少一个工作模式为恒定时间控制模式，所述充电电流源为所述计时器提供所述充电电流。 

在一些实施例中，所述逻辑控制信号决定所述开关电源控制器工作在强制连续电流模式或非连续电流模式。 

在一些实施例中，在所述使能信号使能时，如果所述多用途引脚耦接到所述输入电压，所述第二输出电流为零，如果所述多用途引脚耦接到所述系统地，所述第一输出电流为零。 

在一些实施例中，所述第一电流源和所述第二电流源包含：偏置电压设定电路，所述偏置电压设定电路产生一个偏置电压；主电流镜，具有位于对称位置的第一端和第二端，所述第二端接收所述偏置电压，所述第一端耦接到所述多用途引脚，其中，当所述主电流镜工作时，所述偏置电压被镜像到所述第一端形成所述频率信号，使所述第一端上产生一个与所述输入电压成正比的电流信号，所述电流信号被镜像到所述第二端作为所述第一输出电流或所述第二输出电流；开关组，包含多个开关，所述多个开关根据所述逻辑控制信号和所述使能信号控制所述偏置电压设定电路和所述主电流镜的开通和关闭。 

在一些实施例中，所述主电流镜包含第一NMOS管，第二NMOS管，第三NMOS管，第四NMOS管，第一直流电流源和第二直流电流源，其中所述第一NMOS管和第二NMOS管的源极耦接到系统地，所述第一直流电流源和所述第二直流电流源的一端耦接到电源电压，所述第三NMOS管的源极耦接所述第 二直流电流源的另一端，所述第四NMOS管的漏极耦接所述第一直流电流源的另一端，所述第三NMOS管和所述第四NMOS管的源极分别耦接所述第一NMOS管和所述第二NMOS管的漏极，所述第一NMOS管和第二NMOS管的栅极连接在一起并耦接到所述第四NMOS管的漏极，所述第三NMOS管和第四NMOS管的栅极连接在一起并耦接到所述第三NMOS管的漏极，其中所述第一NMOS管的漏极为所述主电流镜的第一端，所述第二NMOS管的漏极为所述主电流镜的第二端；以及所述偏置电压设定电路包含第五NMOS管，第六NMOS管和第三直流电流源，其中所述第五NMOS管与所述第三直流电流源串联耦接于所述电源电压与所述系统地之间，所述第五NMOS管为二极管连接，所述第六NMOS管的栅极与所述第五NMOS管的栅极相连，所述第六NMOS管的源极与所述主电流镜的第二端相连，所述第六NMOS管的漏极作为所述第一输出电流或所述第二输出电流的输出端。 

在一些实施例中，所述开关组至少包含：第一开关，耦接在所述第一直流电流源和所述第四NMOS管之间；第二开关，耦接在所述第二直流电流源和所述第三NMOS管之间；第三开关，耦接在所述第三直流电流源与所述第五NMOS管之间；以及第四开关，耦接在所述多用途引脚与所述主电流镜的第一端之间。 

在一些实施例中，所述第一开关，第二开关和第三开关为PMOS管，所述第四开关为NMOS管，所述第一至第四开关均具有栅极、源极和漏极，所述第一电流源还包含：与门,具有两个输入端和输出端，其中所述与门的两个输入端分别接受所述逻辑控制信号和所述使能信号，所述与门的输出端耦接到所述第四开关的栅极；和反相器，具有输入端和输出端，其中所述反相器的输入端耦接到所述与门的输出端，所述反相器的输出端耦接到所述第一开关，第二开关和第三开关的栅极。 

在一些实施例中，所述第一电流源或所述第二电流源进一步包含一个副电流镜，所述副电流镜与所述第六NMOS管的漏极耦接，将所述第一输出电流或第二输出电流由灌电流转换为拉电流。 

在一些实施例中，所述主电流镜包含第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第四直流电流源和第五直流电流源，其中所述第一PMOS管和所述第二PMOS管的源极耦接到所述输入电压，所述第四直流电流源和所述第五直流电流源的一端耦接到所述系统地，所述第四PMOS管和所述 第三PMOS管的漏极分别耦接到所述第四直流电流源和所述第五直流电流源的另一端，所述第四PMOS管和所述第三PMOS管的源极分别耦接到所述第一PMOS管和所述第二PMOS管的漏极，其中，所述第一PMOS管的漏极为所述主电流镜的第一端，所述第二PMOS管的漏极为所述主电流镜的第二端；以及所述偏置电压设定电路包含第五PMOS管、第六PMOS管和第六直流电流源，其中所述第五PMOS管为二极管连接，源极耦接到所述电源电压，所述第六直流电流源耦接在所述第五PMOS管的漏极和所述系统地之间，所述第六PMOS管的栅极与所述第五PMOS管的栅极相连，源极与所述主电流镜的第二端相连，漏极作为所述第一输出电流或所述第二输出电流的输出端。 

在一些实施例中，所述开关组至少包含：第一开关，耦接在所述第四PMOS管和所述第四直流电流源之间；第二开关，耦接在所述第三PMOS管和所述第五直流电流源之间；第三开关，耦接在所述第五PMOS管和所述第六直流电流源之间；以及第四开关，所述第四开关的一端耦接到所述输入电压，另一端耦接到所述第一PMOS管、第二PMOS管和第五PMOS管的源极。 

在一些实施例中，所述第一开关，第二开关和第三开关为NMOS管，所述第四开关为PMOS管，所述第一至第四开关具有栅极、源极和漏极，其中：所述第一电流源或所述第二电流源进一步包含：第五开关，为NMOS管，具有栅极、源极和漏接，所述第五开关的漏极耦接到所述第四开关的栅极；第七直流电流源，耦接在所述第五开关的源极和所述系统地之间；关断电阻，耦接在所述第四开关的栅极与所述输入电压之间；反相器，具有输入端和输出端，所述反相器的输入端接收所述逻辑控制信号；以及与门，具有两个输入端和一个输出端，所述与门的两个输入端分别与所述反相器的输入端和所述使能信号耦接，所述与门的输出端耦接到所述第一开关、第二开关、第三开关和第五开关的栅极。 

在一些实施例中，在所述使能信号使能时，当所述多用途引脚耦接到输入电压，所述逻辑控制信号为高电平，当所述多用引脚耦接到系统地，所述逻辑控制信号为低电平。 

在一些实施例中，所述逻辑控制电路包含：开关，具有第一端，第二端和控制端，所述第一端耦接到所述多用途引脚；第一反相器，具有输入端和输出端，所述输入端耦接到所述开关的第二端；第二反相器，具有输入端和输出端， 所述输入端耦接到所述第一反相器的输出端；电容，耦接于所述第一反相器的输出端和所述系统地之间；第三反相器，具有输入端和输出端，所述输入端接收所述使能信号；延迟模块，具有输入端和输出端，所述输入端接收所述使能信号；D触发器，具有D端、时钟端、复位端和Q输出端，所述D端耦接到所述第二反相器的输出端，所述时钟端耦接到所述延迟模块的输出端，所述复位端接收所述使能信号，所述Q输出端耦接到所述开关的控制端，并输出所述逻辑控制信号；以及与门，具有两个输入端和一个输出端，所述与门的两个输入端分别与所述D触发器的Q输出端和所述第三反相器的输出端耦接，所述与门的输出端与所述开关的控制端耦接。 

本实用新型的第二方面，提出了一种充电电流源，其特征在于，所述充电电流源包含：多用途引脚，通过一第一电阻，耦接到输入电压或系统地，所述多用途引脚上产生一个频率信号，其中所述频率信号的初始值根据所述输入电压或系统地产生；逻辑判断电路，与所述多用途引脚耦接，所述逻辑判断电路根据所述频率信号的初始值和一个使能信号，输出一个逻辑控制信号，所述逻辑控制信号耦接输出到一控制电路，用于在所述控制电路的两种工作模式中选择其一；第一电流源，耦接所述逻辑判断电路和所述多用途引脚，所述第一电流源根据所述频率信号、所述使能信号和所述逻辑控制信号输出第一输出电流；第二电流源，耦接所述逻辑判断电路和所述多用途引脚，所述第二电流源根据所述频率信号、所述使能信号和所述逻辑控制信号输出第二输出电流；其中，所述第一输出电流或第二输出电流作为充电电流，所述充电电流与所述输入电压成正比。 

相比现有技术，本实用新型能够在非工作时将充电电流源彻底关断，降低了开关电源控制器的功耗，同时实现了电路引脚的复用，降低了电路的成本。 

附图说明

下列附图涉及有关本实用新型非限制性和非穷举性的实施例的描述。除非另有说明，否则同样的数字和符号在整个附图中代表同样或相似的部分。附图无需按比例画出。另外，图中所示相关部分尺寸可能不同于说明书中叙述的尺寸。为更好地理解本实用新型，下述细节描述以及附图将被提供以作为参考。 

图1示出了一个现有技术中导通时间计时器10的电路图。 

图2A示出了现有技术中一种计时器的充电电流源21的电路图。 

图2B示出了现有技术中另一种计时器的充电电流源22的电路图。 

图3所示为依据本实用新型一个实施例的开关电源转换电路30的模块框图。 

图4示出了根据本实用新型一个实施例的逻辑判断电路303的电路示意图。 

图5所示为根据本实用新型一个实施例的第一电流源304的电路示意图。 

图6所示为根据本实用新型一个实施例的第二电流源305的电路示意图。 

不同附图中相同的标记表示相同或相似的特征。 

具体实施方式

在下文所述的特定实施例代表本实用新型的示例性实施例，并且本质上仅为示例说明而非限制。在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本实用新型的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。 

下面将参考附图详细说明本实用新型的具体实施方式。贯穿所有附图相同的附图标记表示相同的部件或特征。 

图3所示为依据本实用新型一个实施例的开关电源转换电路30的模块图。如图3所示，开关电源转换电路30包含开关电源转换器301，开关电源控制器302，和充电电流源31，开关电源转换电路30用于将一输入电压VIN转换为一输出电压VOUT。其中充电电流源31包含逻辑判断电路303，第一电流源304和第二电流源305。在一个实施例中，开关电源控制器302的至少一个控制模式为恒定时间控制模式。逻辑判断电路303包含第一输入端3031，第二输入端3032和输出端3033。第一电流源304包含第一输入端3041，第二输入端3042，第三输入端3043和一个输出端3044，第二电流源305包含第一输入端3051，第二输入端3052，第三输入端3053和一个输出端3054。开关电源系统还包括多用途引脚311和第一电阻312。多用途引脚311通过第一电阻312耦接到开关电源转换电路30的输入电压VIN或者系统地GND。多用途引脚311同时还耦接到 逻辑判断电路303的输入端3031，第一电流源304的第一输入端3041和第二电流源305的第一输入端3051。多用途引脚311上产生一频率信号Vfreq，该频率信号Vfreq的初始值根据输入电压VIN或系统地GND产生。逻辑判断电路303根据来自于多用途引脚311的频率信号Vfreq的初始值，和耦接到第二输入端3032的使能信号EN，在输出端3033上产生一控制逻辑信号CTRL。在图示实施例中，控制逻辑信号CTRL被耦接到第一电流源304的第二输入端3042和第二电流源的第二输入端3052。使能信号EN进一步被耦接到第一电流源304的第三输入端3043和第二电流源的第三输入端3053。在一个实施例中，逻辑控制信号CTRL和使能信号EN共同决定第一电流源304和第二电流源305工作状态。第一电流源304的输出端3043根据频率信号Vfreq，使能信号EN和逻辑控制信号CTRL输出第一输出电流IOUT1，第二电流源的输出端3053根据频率信号Vfreq，使能信号EN和逻辑控制信号CTRL输出第二输出电流IOUT2。IOUT1或者IOUT2作为充电电流IOUT，提供给电源控制器302，其中充电电流IOUT正比于输入电压VIN。在一个实施例中，在使能信号EN为高电平时，如果控制逻辑信号CTRL为高电平，第一电流源304完全关闭，输出端3043输出为零，第二电流源305工作，输出端3053输出第二输出电流IOUT2；如果控制逻辑信号CTRL为低电平，第一电流源304工作，输出端3043输出第一输出电流IOUT1，第二电流源305完全关闭，输出端3053输出为零。当使能信号EN为低电平时，无论逻辑控制信号CTRL为何值，第一电流源304和第二电流源305均完全关闭。如图3所示，控制逻辑信号CTRL进一步被耦接到电源控制器302，用于指示开关电源控制器302的工作模式。在一个实施例中，控制逻辑信号CTRL被耦接到开关电源控制器302用于指示开关电源转换电路30工作于强制连续电流模式（FCCM）或非连续电流模式（DCM）。例如，当控制逻辑信号CTRL为高电平时，开关电源转换电路30工作于FCCM模式，当控制逻辑信号CTRL为低电平时，开关电源转换电路30工作于DCM模式。在其它实施例中，控制逻辑信号CTRL可能指示开关电源控制器其它的工作模式，例如指示是开关电源是否工作于恒定导通电流模式，或者开关电源系统是否工作在多相输出模式，或者指示开关电源的工作频率档位等等。 

当第一电流源304根据逻辑控制信号CTRL和使能信号EN正常工作时，其通过第一输入端3041耦接多功能引脚311，根据频率信号Vfreq，输出第一充电 电流IOUT1，其中IOUT1与输入电压VIN相关联。在一个实施例中，多功能引脚311通过第一电阻312接收开关电源转换电路30的输入电压VIN，此时，第一充电电流IOUT1由输入电压VIN与频率信号Vfreq的差决定。在一个实施例中，第一充电电流IOUT1=K1×（VIN-Vfreq），K1为非零常数。此时，第二电流源305被逻辑控制信号CTRL完全关闭，输出为零。因此，总充电电流IOUT=IOUT1=K1×(VIN-Vfreq)，即充电电流IOUT与输入电压VIN成正比。 

当第二电流源305根据逻辑控制信号CTRL和使能信号EN正常工作时，其通过第一输入端3051耦接于多功能引脚311，根据频率信号Vfreq，输出第二充电电流IOUT2，其中第二充电电流IOUT2与输入电压VIN相关联。在一个实施例中，多功能引脚311通过第一电阻312连接到开关电源转换电路30的参考地电压GND。而频率信号Vfreq被设置成与输入电压VIN成正比，例如，Vfreq=VIN-b，其中b为任意常数。因此第二充电电流IOUT2=K2×Vfreq=K2×(VIN-b)，其中K2为非零常数。此时，第一电流源304被逻辑控制信号CTRL完全关闭，输出为零。因此，总充电电流IOUT=IOUT2=K2×（VIN-b），即充电电流IOUT与输入电压VIN成正比。 

图4示出了根据本实用新型一个实施例的逻辑判断电路303的电路示意图。如图4所示，逻辑判断电路303包含第一反相器401，第二反相器402，第三反相器403，电容C1，延迟模块404，触发器405，或非门406和开关407。在图示实施例中，触发器405为D触发器，具有D输入端，CP输入端，CLR输入端，Q输出端以及输出端，开关407为一个NMOS管。本领域内具有一般水平的技术人员能够理解，在其它实施例中，触发器405可能具有其它类型，例如RS触发器，JK触发器等等，开关407也可以为其它本领域技术人员公知的合适的器件或电路。开关407耦接在第一电阻312和第一反相器401的输入端之间，第一反相器401的输出端耦接第二反相器402的输入端，第二反相器402的输出端耦接到D触发器405的D输入端。第一电容C1耦接于第一反相器401的输出端和开关电源转换电路30的参考地GND之间。触发器405的CP输入端通过延迟模块404接收使能信号EN，同时CLR输入端直接接收使能信号EN。触发器405的Q输出端输出逻辑控制信号CTRL。第三反相器403的输入端连接使能信号EN，输出端耦接到或非门406的第一输入端。或非门406的第二输出端接收逻辑控制信号CTRL，输出端耦接到开关407的栅极控制其导通和断 开。 

系统初始化时，使能信号EN=1，通过CLR端使触发器405重置，逻辑控制信号CTRL=0，即或非门406的第二输入端上为低电平。同时，使能信号EN被第三反相器403反相为低电平后输入到或非门406的第一输入端。这样或非门406的两输入端上均为低电平，输出端输出一高电平信号使开关407导通。频率信号Vfreq的初始值经开关407传递到第一反相器401的输入端。当多用途引脚311通过第一电阻312耦接到输入电压VIN时，频率信号Vfreq的初始值等于开关电源系统30的输入电压VIN，即高电平。第一反相器401的输出端输出一低电平信号，电容C1上两端维持电压不变。第二反相器402的输出端输出一高电平信号传递到触发器405的D输入端。而CP输入端上的使能信号EN的上升沿在被延迟模块404延迟T2时间后才到来。此时触发器405的Q输出端输出一个高电平信号，使得逻辑控制信号CTRL为高电平，逻辑判断完成。 

当多功能引脚311通过第一电阻312耦接到开关电源转换电路30的参考地GND，即Vfreq的初始值为低电平时，第一反相器401的输出端输出一高电平信号，电容C1被充电。经过T1时间（T1<T2）后，电容C1两端的电压到达高电平，使得第二反相器402输出端，即触发器405的D输入端上为低电平信号。当CP输入端上的信号上升沿在被延迟模块404延迟T2时间后才到来，触发器405的Q输出端维持到低电平，使得逻辑控制信号CTRL为低电平，逻辑判断完成。 

本领域内具有一般水平的技术人员能够理解，在其它实施例中，逻辑判断电路303可能具有其它的电路结构或输出结果。例如，在某些实施例中，逻辑判断电路303可能使用输出端的输出作为CTRL信号，或者取消第二反相器402，将第一反相器401的输出端直接接到触发器405的D输入端，此时，当多用途引脚311通过第一电阻312耦接到VIN时，CTRL为低电平，当多用途引脚311通过第一电阻耦接到GND时，CTRL为高电平。 

图5所示为根据本实用新型一个实施例的第一电流源304的电路示意图。如图5所示，在所示实施例中，第一电流源304包含一开关组，主电流镜502和偏置电压设定电路503。所述开关组包含多个开关S1,S2,S3和S4，用于控制主电流镜502和偏置电压设定电路503的工作和关闭，其中所述多个开关的开通或关断由逻辑控制信号CTRL和使能信号EN所决定。主电流镜502具有位于 对称位置的X端和Y端，其中X端耦接到多用途引脚311，Y端耦接到偏置电压设定电路503。当主电流镜502工作时，偏置电压设定电路503在主电流镜502的Y端上产生一个偏置电压Vb，偏置电压Vb被镜像到主电流镜上与Y端对称的X端，代替前述频率信号Vfreq的初始值形成频率信号Vfreq，使X端上产生一个与输入电压VIN成正比的电流信号Ix，该电流信号Ix被镜像到Y端作为第一输出电流IOUT1。 

在图示实施例中，所述开关组具有4个开关S1-S4。在其它的实施例中，开关组可能包含不等于4的正整数个数量。主电流镜502为共源共栅电流镜，包含第一NMOS管MN1，第二NMOS管MN2，第三NMOS管MN3，第四NMOS管MN4，第一直流电流源Idc1和第二直流电流源Idc2。 

其中第一NMOS管MN1和第二NMOS管MN2的源极耦接到系统地GND，第一直流电流源Idc1和第二直流电流源Idc2的一端耦接到电源电压VDD，第三NMOS管MN3的源极耦接第二直流电流源Idc2的另一端，第四NMOS管MN4的漏极耦接第一直流电流源Idc1的另一端，第三NMOS管MN3和第四NMOS管MN4的源极分别耦接第一NMOS管MN1和第二NMOS管MN2的漏极，第一NMOS管MN1和第二NMOS管MN2的栅极连接在一起并耦接到第四NMOS管MN4的漏极，第三NMOS管MN3和第四NMOS管MN4的栅极连接在一起并耦接到第三NMOS管MN3的漏极。其中，第一NMOS管MN1的漏极为主电流镜502的X端，第二NMOS管MN2的漏极为主电流镜502的Y端。 

在一个实施例中，开关组中的第一开关S1进一步耦接在第一直流电流源Idc1和第四NMOS管MN4之间，第二开关S2进一步耦接在第二直流电流源Idc2和第三NMOS管MN3之间。在一个实施例中，直流电流源Idc1和Idc2的输出电流相等。 

在图示实施例中，偏置电压设定电路503包含第三直流电流源Idc3，第五NMOS管MN5和第六NMOS管MN6。 

其中第五NMOS管MN5与第三直流电流源Idc3串联耦接于电源电压VDD与系统地GND之间，第五NMOS管MN5为二极管连接，即MN5的栅极与漏极相耦接，第六NMOS管MN6的栅极与第五NMOS管MN5的栅极相耦接，第六NMOS管MN6的源极与主电流镜502的Y端相耦接，漏极作为第一输出 电流IOUT1的输出端。 

在一个实施例中，第三开关S3进一步耦接在第三直流电流源Idc3和第五NMOS管MN5之间。在一个实施例中，第三直流电流源Idc3的输出电流同第一直流电流源Idc1和第二直流电流源Idc2相等。在其它实施例中，第三直流电流源Idc3的输出电流可能不同于第一直流电流源Idc1和第二直流电流源Idc2。 

在某些实施例中，开关S1-S4为MOSFET管。例如，在一个实施例中，开关S1-S3为PMOS管，逻辑控制信号CTRL和使能信号EN被分别耦接到一个与门电路505的两输入端，与门505输出一个开关控制信号。该开关控制信号通过一反相器504被PMOS开关S1-S3的栅极接收。开关S4为NMOS管，直接接收开关控制信号。在其它实施例中，开关S1-S4可能为其它为本领域内技术人员所公知的合适的器件或电路。 

下文将以图5所示的电路结构为例叙述第一电流源304的工作原理。本领域内的技术人员应当理解如下例子是为了更好地描述本实用新型实施例，而并非对本实用新型范围的限定。 

为了理解上的方便，下文中将推定NMOS管MN1-MN4为相同的器件,且第一直流电流源Idc1和第二直流电流源Idc2具有相同的输出电流I1。作为公知常识，本领域内具有一般水平的技术人员应当理解，在其它实施例中，MN1-MN4的某些参数，例如沟道长宽比，可能并不相同，对应第一直流电流源Idc1和第二直流电流源Idc2的输出电流也不相同，此处不再赘述。 

如果逻辑控制信号CTRL和使能信号EN均为高，第一电流源304进入工作状态。此时，开关S1，S2，S3和S4同时开通，使得主电流镜502和偏置电压设定电路503进入工作状态。一旦使能信号EN为低，或者控制信号CTRL为低，开关S1，S2，S3，S4同时关断，主电流镜502和偏置电压设定电路503可以被彻底关闭，不再消耗任何能量。 

当第一电流源304工作时，在偏置电压设定电路503的第五NMOS管MN5的漏极会产生偏置电压Vb。此时，主电流镜502的Y端电压为Vb-VGSN6，VGSN6为第六NMOS管MN6的栅源电压。由于MN1-MN4为具有相同参数的器件，Y端上的电压与对称的X端上的电压相等，因此频率信号Vfreq=Vb-VGSN6。此时，流入X端的电流Ix大小为：Ix=[VIN-(Vb-VGSN6)]/R，方向为从多用途引脚311流入X端，其中，R为第一电阻312的电阻值。另一 方面，NMOS管MN1上流过的电流IN1等于流入X端电流Ix与第一直流电流源Idc1的输出电流I1之和，即Ix+I1=IN1。因为MN1-MN4为相同器件，MN2上流过的电流IN2与IN1相同，而第二直流电流源Idc2的输出电流也为I1。这样，流入Y端的电流Iy，即第一输出电流IOUT1的大小为： 

IOUT1=Iy=IN2-Id=IN1-I1=Ix。 

因此最终：IOUT1=Iy=Ix=[VIN-(Vb-VGSN6)]/R，即第一电流源304的第一输出电流IOUT1与输入电压VIN成正比。 

本领域内具有一般水平的技术人员能够理解，在其它实施例中，第一电流源304可以应用不同的电路结构和器件参数来实现输出电流与输入电压成正比的功能。例如，在一个实施例中，第一电流源304可能还包含一个副电流镜（图5中未示出），耦接于偏置电压设定电路503中第六NMOS管MN6的漏极，用于将第一输出电流IOUT1由灌电流输出转换为拉电流输出。在另一个实施例中，偏置电压设定电路503中的第三直流电流源Idc3和第五NMOS管MN5可能由一个电压源代替。在又一实施例中，主电流镜502可能为其它类型的电流镜，例如双极性晶体管（BJT）电流镜等。 

图6所示为根据本实用新型一个实施例的第二电流源305的电路示意图。在所示实施例中，第二电流源305包含一开关组，主电流镜602和偏置电压设定电路603。所述开关组包含多个开关T1,T2,…,T5，用于控制主电流镜602和偏置电压设定电路603的工作和关闭，其中所述多个开关的开通或关断由逻辑控制信号CTRL和使能信号EN所决定。 

主电流镜602具有位于对称位置的A端和B端，其中A端耦接到多用途引脚311，B端耦接到偏置电压设定电路603。当主电流镜602工作时，偏置电压设定电路603在主电流镜602的B端上产生一个偏置电压VIN-Vd，偏置电压VIN-Vd被镜像到主电流镜上与B端对称的A端，替换前述的频率信号Vfreq的初始值，形成频率信号Vfreq，使A端上产生一个与输入电压VIN成正比的电流信号Ia，该电流信号Ia被镜像到B端作为第二输出电流IOUT2。 

在图示实施例中，所述开关组具有5个开关T1-T5，其中，开关T5包含第一端，第二端和控制端，其第一端与输入电压VIN耦接。第二镜像电流源602为共源共栅电流镜，包含由第一PMOS管MP1，第二PMOS管MP2，第三PMOS管MP3，第四PMOS管MP4，第四直流电流源Idc4和第五直流电流源Idc5。 其中第一PMOS管MP1和第二PMOS管MP2的源极耦接到输入电压VIN，第四直流电流源Idc4和第五直流电流源Idc5的一端耦接到系统地GND，第四PMOS管MP4和第三PMOS管MP3的漏极分别耦接到第四直流电流源Idc4和第五直流电流源Idc5的另一端，第四PMOS管MP4和第三PMOS管Mp3的源极分别耦接到第一PMOS管MP1和第二PMOS管MP2的漏极，其中，第一PMOS管MP1的漏极为主电流镜602的A端，第二PMOS管的漏极为主电流镜602的B端。 

在一个实施例中，开关组中的开关T1进一步耦接在第四直流电流源Idc4和第四PMOS管MP4之间，开关T2进一步耦接在第五直流电流源Idc5和第三PMOS管MP3之间。在一个实施例中，直流电流源Idc4和Idc5的输出电流相等。 

在图示实施例中，偏置电压设定电路603包含第六直流电流源Idc6，第五PMOS管MP5和第六PMOS管MP6。其中第五PMOS管MP5为二极管连接，源极耦接到输入电压VIN，第六直流电流源Idc6耦接在第五PMOS管MP5的漏极和系统地GND之间，第六PMOS管MP6的栅极与第五PMOS管MP5的栅极相连，源极与主电流镜602的B端相连，漏极作为第二输出电流IOUT2的输出端。 

在一个实施例中，第三开关T3进一步耦接在第六直流电流源Idc6和第五PMOS管MP5之间。第四开关T4的一端耦接到输入电压VIN，另一端耦接到第一PMOS管MP1，第二PMOS管MP2和第五PMOS管MP5的源极。在一个实施例中，第六直流电流源Idc6的输出电流同第四直流电流源Idc4和第五直流电流源Idc5相等。在其它实施例中，第六直流电流源Idc6的输出电流可能不同于第四直流电流源Idc4和第五直流电流源Idc5。 

在图示实施例中，第四开关T4为PMOS管，T4的漏极耦接输入电压VIN，PMOS管MP1-MP6的基极均连接到开关T4的源极。第二电流源305进一步包含第七直流电流源Idc7和关断电阻Roff。其中，第五开关T5的一端耦接到第四开关T4的栅极，第七直流电流源Idc7耦接在第五开关T5的另一端和系统地GND之间，关断电阻Roff耦接在第四开关T4的栅极与输入电压VIN之间。 

在某些实施例中，开关T1、T2、T3与T5亦为MOSFET管。在一个实施例中，第二电流源305中进一步包含一个与门605，具有第一输入端，第二输入端 和一个输出端，逻辑控制信号CTRL通过一反相器604耦接到与门605的第一输入端，使能信号EN耦接到与门605的第二输入端，与门605的输出端输出一个开关控制信号。开关T1、T2、T3与T5为NMOS管，其各自栅极接收开关控制信号。在其它实施例中，开关T1-T5可能为其它为本领域内技术人员所公知的合适的器件或电路。 

下文将以图6所示的电路结构为例叙述第二电流源305的工作原理。本领域内的技术人员应当理解如下例子是为了更好地描述本实用新型实施例，而并非对本实用新型范围的限定。 

为了理解上的方便，下文中将推定PMOS管MP1-MP4为相同的器件,且直流电流源Idc4,Idc5具有相同的输出电流I2。作为公知常识，本领域内具有一般水平的技术人员应当理解，在其它实施例中，PMOS管MP1-MP4的某些参数，例如沟道宽度与长度之比，可能并不相同，对应直流电流源Idc4和Idc5的输出电流也不相同，此处不再赘述。 

如果控制信号CTRL为低，使能信号EN为高，第二电流源305进入工作状态。此时，开关T1，T2，T3，T5同时开通，开关T5开通后，关断电阻Roff上有电流流过，产生一电压降，使得开关T4也开通。这样主电流镜602和偏置电压设定电路603进入工作状态。一旦使能信号EN为低，或者控制信号CTRL为高时，开关T1，T2，T3，T5会同时关断，由于T5关断后关断电阻Roff上不再有电流流过，没有压降产生，所以开关T4也被关断。此时主电流镜602和偏置电压设定电路603可以被彻底关闭，不再消耗任何能量。 

当第二电流源305工作时，开关T4和T5开通，电流流过第五PMOS管MP5，将第五PMOS管MP5的源极电压上拉到输入电压VIN，并使第五PMOS管MP5的漏极上产生偏置电压VIN-Vd，其中Vd为PMOS管MP5的源漏电压，该偏置电压使第六PMOS管MP6的栅源电压VGSP6为负，第六PMOS管MP6开通。此时主电流镜602的B端电压为VIN-Vd-VGSP6。由于MP1-MP4为具有相同参数的器件，A端上的电压与对称的B端上的电压相等，因此频率信号Vfreq=VIN-Vd-VGSP6。由于Vfreq通过第一电阻312接地，所以电流从A端流出，流出A端的电流Ia大小为Ia=(VIN-Vd-VGSP6)/R。其中，R为第一电阻312的电阻值。另一方面，MP1上流过的电流IP1等于流出A端电流Ia与第四直流电流源Idc4的输出电流I2之和，即Ia+I2=IP1。因为MP1-MP4为相同器件， MP2上流过的电流IP2与IP1相同，而第二直流电流源Idc2的输出电流也为I2。这样，流出B端的电流Ib，即第二输出电流IOUT2为： 

IOUT2=Ib=Ip2-I2=Ip1-I2=Ia。 

因此最终：IOUT2=Ib=Ia=（VIN-Vb-VGSP6）/R，即第二电流源305的第二输出电流IOUT2与输入电压VIN成正比。 

本领域内具有一般水平的技术人员能够理解，在其它实施例中，第二电流源305也可以应用不同的电路结构和器件参数来实现输出电流IOUT2与输入电压VIN成正比的功能。例如，在一个实施例中，偏置电压设定电路603中的第六直流电流源Idc6和第五PMOS管MP5可能由一个电压源代替。在又一实施例中，第二镜像电流源602可能为其它类型的电流镜，例如双极性晶体管（BJT）电流镜等。 

本领域内具有一般水平技术人员还应理解，在某些实施例中，图6中所示的第二电流源305与图5中所示的第一电流源304可以互换。在这些实施例中，CTRL信号可直接耦接到与门605，而无需通过反相器604转换。 

关于上述内容，显然本实用新型的很多其它改型和改动也是可行的。这里应该明白，在随附的权利要求书所涵盖的保护范围内，本实用新型可以应用此处没有具体描述的技术而实施。当然还应该明白，由于上述内容只涉及本实用新型的较佳具体实施例，所以还可以进行许多改型而不偏离随附的权利要求所涵盖的本实用新型的精神和保护范围。由于公开的仅是较佳实施例，本领域普通技术人员可以推断出不同的改型而不脱离由随附的权利要求所定义的本实用新型的精神和保护范围。 

Claims (15)

1.一种开关电源转换电路，包含开关电源转换器、开关电源控制器和一个充电电流源，开关电源转换电路用于将一输入电压转换为输出电压，其特征在于，所述充电电流源包含：

多用途引脚，通过一第一电阻耦接到所述输入电压或系统地，所述多用途引脚上产生一个频率信号，其中所述频率信号的初始值根据所述输入电压或系统地产生；

逻辑判断电路，与所述多用途引脚耦接，所述逻辑判断电路根据所述频率信号的初始值以及一个使能信号输出一个逻辑控制信号，所述逻辑控制信号耦接所述开关电源控制器，用于在开关电源控制器的两种工作模式中选择其一；

第一电流源，耦接所述逻辑判断电路和所述多用途引脚，所述第一电流源根据所述频率信号、所述使能信号和所述逻辑控制信号输出第一输出电流；

第二电流源，耦接所述逻辑判断电路和所述多用途引脚，所述第二电流源根据所述频率信号、所述使能信号和所述逻辑控制信号输出第二输出电流；

其中，所述第一输出电流或所述第二输出电流作为充电电流，用于提供给所述开关电源控制器，其中所述充电电流与所述输入电压成正比。

2.如权利要求1所述的开关电源转换电路，其特征在于，所述开关电源控制器包括计时器，所述两种工作模式中的至少一个工作模式为恒定时间控制模式，所述充电电流源为所述计时器提供所述充电电流。

3.如权利要求2所述的开关电源转换电路，其特征在于，所述逻辑控制信号决定所述开关电源控制器工作在强制连续电流模式或非连续电流模式。

4.如权利要求1所述的开关电源转换电路，其特征在于，在所述使能信号使能时，如果所述多用途引脚耦接到所述输入电压，所述第二输出电流为零，如果所述多用途引脚耦接到所述系统地，所述第一输出电流为零。

5.如权利要求所述1的开关电源转换电路，其特征在于，所述第一电流源和所述第二电流源包含：

偏置电压设定电路，所述偏置电压设定电路产生一个偏置电压；

主电流镜，具有位于对称位置的第一端和第二端，所述第二端接收所述偏置电压，所述第一端耦接到所述多用途引脚，其中，当所述主电流镜工作时，所述偏置电压被镜像到所述第一端形成所述频率信号，使所述第一端上产生一个与所述输入电压成正比的电流信号，所述电流信号被镜像到所述第二端作为所述第一输出电流或所述第二输出电流；

开关组，包含多个开关，所述多个开关根据所述逻辑控制信号和所述使能信号控制所述偏置电压设定电路和所述主电流镜的开通和关闭。

6.如权利要求5所述的开关电源转换电路，其特征在于：

所述主电流镜包含第一NMOS管，第二NMOS管，第三NMOS管，第四NMOS管，第一直流电流源和第二直流电流源，其中所述第一NMOS管和第二NMOS管的源极耦接到系统地，所述第一直流电流源和所述第二直流电流源的一端耦接到电源电压，所述第三NMOS管的源极耦接所述第二直流电流源的另一端，所述第四NMOS管的漏极耦接所述第一直流电流源的另一端，所述第三NMOS管和所述第四NMOS管的源极分别耦接所述第一NMOS管和所述第二NMOS管的漏极，所述第一NMOS管和第二NMOS管的栅极连接在一起并耦接到所述第四NMOS管的漏极，所述第三NMOS管和第四NMOS管的栅极连接在一起并耦接到所述第三NMOS管的漏极，其中所述第一NMOS管的漏极为所述主电流镜的第一端，所述第二NMOS管的漏极为所述主电流镜的第二端；以及

所述偏置电压设定电路包含第五NMOS管，第六NMOS管和第三直流电流源，其中所述第五NMOS管与所述第三直流电流源串联耦接于所述电源电压与所述系统地之间，所述第五NMOS管为二极管连接，所述第六NMOS管的栅极与所述第五NMOS管的栅极相连，所述第六NMOS管的源极与所述主电流镜的第二端相连，所述第六NMOS管的漏极作为所述第一输出电流或所述第二输出电流的输出端。

7.如权利要求6所述的开关电源转换电路，其特征在于，所述开关组至少包含：

第一开关，耦接在所述第一直流电流源和所述第四NMOS管之间；

第二开关，耦接在所述第二直流电流源和所述第三NMOS管之间；

第三开关，耦接在所述第三直流电流源与所述第五NMOS管之间；以及

第四开关，耦接在所述多用途引脚与所述主电流镜的第一端之间。

8.如权利要求7所述的开关电源转换电路，其特征在于，所述第一开关，第二开关和第三开关为PMOS管，所述第四开关为NMOS管，所述第一至第四开关均具有栅极、源极和漏极，所述第一电流源还包含：

与门，具有两个输入端和输出端，其中所述与门的两个输入端分别接受所述逻辑控制信号和所述使能信号，所述与门的输出端耦接到所述第四开关的栅极；和

反相器，具有输入端和输出端，其中所述反相器的输入端耦接到所述与门的输出端，所述反相器的输出端耦接到所述第一开关，第二开关和第三开关的栅极。

9.如权利要求6所述的开关电源转换电路，其特征在于，所述第一电流源或所述第二电流源进一步包含一个副电流镜，所述副电流镜与所述第六NMOS管的漏极耦接，将所述第一输出电流或第二输出电流由灌电流转换为拉电流。

10.如权利要求5所述的开关电源转换电路，其特征在于：

所述主电流镜包含第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第四直流电流源和第五直流电流源，其中所述第一PMOS管和所述第二PMOS管的源极耦接到所述输入电压，所述第四直流电流源和所述第五直流电流源的一端耦接到所述系统地，所述第四PMOS管和所述第三PMOS管的漏极分别耦接到所述第四直流电流源和所述第五直流电流源的另一端，所述第四PMOS管和所述第三PMOS管的源极分别耦接到所述第一PMOS管和所述第二PMOS管的漏极，其中，所述第一PMOS管的漏极为所述主电流镜的第一端，所述第二PMOS管的漏极为所述主电流镜的第二端；以及

所述偏置电压设定电路包含第五PMOS管、第六PMOS管和第六直流电流源，其中所述第五PMOS管为二极管连接，源极耦接到所述电源电压，所述第六直流电流源耦接在所述第五PMOS管的漏极和所述系统地之间，所述第六PMOS管的栅极与所述第五PMOS管的栅极相连，源极与所述主电流镜的第二端相连，漏极作为所述第一输出电流或所述第二输出电流的输出端。

11.如权利要求10所述的开关电源转换电路，其特征在于，所述开关组至少包含：

第一开关，耦接在所述第四PMOS管和所述第四直流电流源之间；

第二开关，耦接在所述第三PMOS管和所述第五直流电流源之间；

第三开关，耦接在所述第五PMOS管和所述第六直流电流源之间；以及

第四开关，所述第四开关的一端耦接到所述输入电压，另一端耦接到所述第一PMOS管、第二PMOS管和第五PMOS管的源极。

12.如权利要求11所述的开关电源转换电路，其特征在于，所述第一开关，第二开关和第三开关为NMOS管，所述第四开关为PMOS管，所述第一至第四开关具有栅极、源极和漏极，其中：

所述第一电流源或所述第二电流源进一步包含：

第五开关，为NMOS管，具有栅极、源极和漏接，所述第五开关的漏极耦接到所述第四开关的栅极；

第七直流电流源，耦接在所述第五开关的源极和所述系统地之间；

关断电阻，耦接在所述第四开关的栅极与所述输入电压之间；

反相器，具有输入端和输出端，所述反相器的输入端接收所述逻辑控制信号；以及

与门，具有两个输入端和一个输出端，所述与门的两个输入端分别与所述反相器的输入端和所述使能信号耦接，所述与门的输出端耦接到所述第一开关、第二开关、第三开关和第五开关的栅极。

13.如权利要求1所述的开关电源转换电路，其特征在于，在所述使能信号使能时，当所述多用途引脚耦接到输入电压，所述逻辑控制信号为高电平，当所述多用引脚耦接到系统地，所述逻辑控制信号为低电平。

14.如权利要求13所述的开关电源转换电路，其特征在于，所述逻辑控制电路包含：

开关，具有第一端，第二端和控制端，所述第一端耦接到所述多用途引脚；

第一反相器，具有输入端和输出端，所述输入端耦接到所述开关的第二端；

第二反相器，具有输入端和输出端，所述输入端耦接到所述第一反相器的输出端；

电容，耦接于所述第一反相器的输出端和所述系统地之间；

第三反相器，具有输入端和输出端，所述输入端接收所述使能信号；

延迟模块，具有输入端和输出端，所述输入端接收所述使能信号；

D触发器，具有D端、时钟端、复位端和Q输出端，所述D端耦接到所述第二反相器的输出端，所述时钟端耦接到所述延迟模块的输出端，所述复位端接收所述使能信号，所述Q输出端耦接到所述开关的控制端，并输出所述逻辑控制信号；以及

与门，具有两个输入端和一个输出端，所述与门的两个输入端分别与所述D触发器的Q输出端和所述第三反相器的输出端耦接，所述与门的输出端与所述开关的控制端耦接。

15.一种充电电流源，其特征在于，所述充电电流源包含：

多用途引脚，通过一第一电阻，耦接到输入电压或系统地，所述多用途引脚上产生一个频率信号，其中所述频率信号的初始值根据所述输入电压或系统地产生；

逻辑判断电路，与所述多用途引脚耦接，所述逻辑判断电路根据所述频率信号的初始值和一个使能信号，输出一个逻辑控制信号，所述逻辑控制信号耦接输出到一控制电路，用于在所述控制电路的两种工作模式中选择其一；

第一电流源，耦接所述逻辑判断电路和所述多用途引脚，所述第一电流源根据所述频率信号、所述使能信号和所述逻辑控制信号输出第一输出电流；

第二电流源，耦接所述逻辑判断电路和所述多用途引脚，所述第二电流源根据所述频率信号、所述使能信号和所述逻辑控制信号输出第二输出电流；

其中，所述第一输出电流或第二输出电流作为充电电流，所述充电电流与所述输入电压成正比。

Images