CN109039315B

CN109039315B - 一种调节开启时间的模拟开关电路

Info

Publication number: CN109039315B
Application number: CN201811267883.7A
Authority: CN
Inventors: 何永强; 程剑涛; 杜黎明; 罗旭程; 张艳萍
Original assignee: Shanghai Awinic Technology Co Ltd
Current assignee: Shanghai Awinic Technology Co Ltd
Priority date: 2018-10-29
Filing date: 2018-10-29
Publication date: 2023-09-22
Anticipated expiration: 2038-10-29
Also published as: CN109039315A

Abstract

本发明公开了一种调节开启时间的模拟开关电路，包括：控制电路、电流产生电路以及主开关电路，其中：控制电路接收时钟信号、使能信号以及时间设定信号，并对时间设定信号进行解码，输出控制电流产生电路的控制信号；电流产生电路接收控制信号，将控制信号转换为相应的输出电流，并将输出电流输入到主开关电路；主开关电路接收输入信号以及电流产生电路的输出电流，并将电流产生电路的输出电流转换为主开关管所需要的栅源电压，以实现模拟开关电路的缓慢开启。通过本发明提供的调节开启时间的模拟开关电路可以进行较长的开启延时以及自行调节开启延时。

Description

一种调节开启时间的模拟开关电路

技术领域

本发明涉及半导体集成电路技术领域，更具体的说，是涉及一种调节开启时间的模拟开关电路。

背景技术

模拟开关在信号传输方面有着广泛应用，例如：手机中的USB接口可能会作为音频信号的传输通道，因此，就需要一个可以在正常USB信号和音频信号之间进行切换的模拟开关。

音频开关的开启过程是一个重要的工作过程，但实际应用中不允许开关开启过快，甚至要求开启的时间可以调节，主要原因是如果过快开启，则可能会带来开关阻抗变化较大，直接的结果是在耳机或者相关音频输出设备产生噪音，降低用户的使用体验。因此，如何实现具有缓慢开启甚至是开启时间可以设定的模拟开关对于半导体厂商来讲是一件有意义且具有挑战的事情。

发明内容

有鉴于此，本发明提供了一种调节开启时间的模拟开关电路，以解决了现有应用的模拟开关无法进行较长的开启延时以及不能自行调节开启延时的问题。

为实现上述目的，本发明提供如下技术方案：

一种调节开启时间的模拟开关电路，包括：控制电路、电流产生电路以及主开关电路，其中：

所述控制电路的输入端作为信号输入端接收时钟信号、使能信号以及时间设定信号，所述控制电路的输出端与所述电流产生电路的输入端相连，所述电流产生电路的输出端与所述主开关电路的第一输入端相连，所述主开关电路的第二输入端接收输入信号，所述主开关电路的输出端作为信号输出端输出主开关管所需要的栅源电压；

所述控制电路接收所述时钟信号、所述使能信号以及所述时间设定信号，并对所述时间设定信号进行解码，输出控制所述电流产生电路的控制信号；

所述电流产生电路接收所述控制信号，将所述控制信号转换为相应的输出电流，并将所述输出电流输入到所述主开关电路；

所述主开关电路接收所述输入信号以及所述电流产生电路的输出电流，并将所述电流产生电路的输出电流转换为所述主开关管所需要的栅源电压，以实现模拟开关电路的缓慢开启。

进一步的，所述控制电路包括：解码电路和计数器，其中：

所述解码电路包括第一端、第二端、第三端、第四端以及第五端，所述计数器包括：第一端、第二端和输出端；

所述解码电路的第一端作为时钟信号输入端输入所述时钟信号，所述解码电路的第二端作为使能端输入所述使能信号，所述解码电路的第三端作为时间设定端输入所述时钟设定信号，所述解码电路对所述时间设定信号进行解码；

所述解码电路的第四端作为所述输出端输出脉冲信号，与所述计数器的第一端相连；所述解码电路的第五端作为反馈端与所述计数器的第二端相连，接收所述计数器的反馈信号；

所述计数器的第三端作为所述控制电路的输出端，与所述电流产生电路的输入端相连，输出控制所述电流产生电路的控制信号，所述控制信号为N bit的二进制编码。

进一步的，所述电流产生电路包括：N个电流源、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管和第二PMOS管，其中：

N个所述电流源对应的电流为I、2I…2^N-1*I，每个所述电流源的一端经过一个开关S[N-1]连接到所述第一NMOS管的漏极，且每个所述开关S[N-1]接收所述控制电路的输出，每个所述电流源的另一端相连，并与电源端相连，当对应的bit为高时，响应的开关闭合；

所述第一NMOS管的第一端、所述第一NMOS管的控制端、所述第二NMOS管的控制端以及所述第三NMOS管的控制端相连；

所述第一NMOS管的第二端、所述第二NMOS管的第二端以及所述第三NMOS管的第二端接地；

所述第二NMOS管的第一端与所述第一PMOS管的第一端相连，所述第一PMOS管的第一端、所述第一PMOS管的控制端以及所述第二PMOS管的控制端相连；

所述第一PMOS管的第二端和所述第二PMOS管的第二端相连，并与所述电源端相连；

所述第二PMOS管的第一端电流IH与所述第三NMOS管的第一端电流IL相等。

进一步的，所述第一NMOS管、所述第二NMOS管以及所述第三NMOS管的第一端为漏极、第二端为源极以及控制端为栅极。

进一步的，所述第一PMOS管和所述第二PMOS管的第一端为漏极、第二端为源极以及控制端为栅极。

进一步的，所述主开关电路包括：主开关管、偏置电流源、开关、第一开关、第二开关、第三开关、齐纳二极管、电阻、第一电流源以及第二电流源，其中：

所述主开关管的第一端接收所述输入信号，所述主开关管的控制端分别与所述偏置电流源的负极、所述齐纳二极管的负级、所述第一开关的一端以及所述第三开关的一端相连，所述偏置电流源的正极通过所述开关与所述电源端相连，所述主开关管的第二端分别与所述第二开关的一端、所述齐纳二极管的正级以及所述电阻的一端相连，作为信号输出端输出所述主开关管所需要的栅源电压；

所述第二开关的另一端通过所述第二电流源接地，所述第一开关的另一端通过所述第一电流源与所述电源端相连，所述第三开关管的另一端与所述电阻的另一端相连。

进一步的，所述主开关管为NMOS管。

进一步的，所述主开关管的第一端为漏极、第二端为源极以及控制端为栅极

经由上述的技术方案可知，与现有技术相比，本发明公开了一种调节开启时间的模拟开关电路，包括：控制电路、电流产生电路以及主开关电路，其中：控制电路接收时钟信号、使能信号以及时间设定信号，并对时间设定信号进行解码，输出控制电流产生电路的控制信号；电流产生电路接收控制信号，将控制信号转换为相应的输出电流，并将输出电流输入到主开关电路；主开关电路接收输入信号以及电流产生电路的输出电流，并将电流产生电路的输出电流转换为主开关管所需要的栅源电压，以实现模拟开关电路的缓慢开启。通过本发明提供的调节开启时间的模拟开关电路可以进行较长的开启延时以及自行调节开启延时。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的开关电路原始电路示意图；

图2为本发明实施例提供的一种调节开启时间的模拟开关电路框图；

图3为本发明实施例提供的控制电路示意图；

图4为本发明实施例提供的电流产生电路示意图；

图5为本发明实施例提供的主开关电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有技术中的开关方案主要采用电容和电阻进行开关电压的滤波产生一定的延迟，或者是采用开关电容以及电流施加于电容等方法。现有技术中的方法虽然对开启时间延迟有一定的效果，但是随着手机厂商的要求提高，要求具备开启时间可调，且具有较长时间的开启过程，因此，现有技术中的方法则不能满足上述应用需求或者是需要较大的代价才可以满足上述应用需求。

如图1所示，为本发明实施例提供的开关电路原始电路，其由电流源IB、开关S以及主开关管M0和齐纳二极管D0组成，在开关S闭合后，齐纳二极管D0在电流源IB的电流I的作用下产生一个钳位电压，为主开关管M0提供开启所需要的栅源电压。该电路的启动时间取决于开关管M0的栅极到源极以及漏极的电容，一般情况下开启时间在微秒级别，这对于音频类开关来说仍然太快，无法满足毫秒甚至更长的开启时间要求，为此，本发明实施例提供了一种调节开启时间的模拟开关电路。

如图2所示，本发明实施例提供了一种调节开启时间的模拟开关电路，包括：控制电路201、电流产生电路202以及主开关电路203，其中：

上述控制电路201的输入端作为信号输入端接收时钟信号、使能信号以及时间设定信号，上述控制电路201的输出端与上述电流产生电路202的输入端相连，上述电流产生电路202的输出端与上述主开关电路203的第一输入端相连，上述主开关电路203的第二输入端接收输入信号，上述主开关电路203的输出端作为信号输出端输出主开关管所需要的栅源电压；

上述控制电路201接收所述时钟信号、上述使能信号以及上述时间设定信号，并对上述时间设定信号进行解码，输出控制上述电流产生电路202的控制信号；

上述电流产生电路202接收上述控制信号，将上述控制信号转换为相应的输出电流，并将上述输出电流输入到上述主开关电路203；

上述主开关电路203接收上述输入信号以及上述电流产生电路202的输出电流，并将上述电流产生电路202的输出电流转换为上述主开关管所需要的栅源电压，以实现模拟开关电路的缓慢开启。

如图3所示，上述控制电路201包括：解码电路2011和计数器2012，其中：

上述解码电路2011包括第一端、第二端、第三端、第四端以及第五端，上述计数器2012包括：第一端、第二端和输出端；

上述解码电路2011的第一端作为时钟信号输入端输入上述时钟信号，上述解码电路2011的第二端作为使能端输入上述使能信号，上述解码电路2011的第三端作为时间设定端输入上述时钟设定信号，上述解码电路2011对上述时间设定信号进行解码；

上述解码电路2011的第四端作为上述输出端输出脉冲信号，与上述计数器2012的第一端相连；上述解码电路2011的第五端作为反馈端与上述计数器2012的第二端相连，接收上述计数器2012的反馈信号；

上述计数器2012的第三端作为上述控制电路201的输出端，与上述电流产生电路202的输入端相连，输出控制上述电流产生电路202的控制信号，上述控制信号为Nbit的二进制编码。

需要说明的是，如图3所示，上述解码电路2011的功能是根据时钟设定信号进而确定解码输出的脉冲的频率，时间设定可以为Nbit的二进制输入，例如设定值转换为十进制后为X，则解码会每隔X个时钟周期输出一个脉冲CK1，该脉冲将作为计数器2012的时钟输入，FB是计数器2012返回的反馈信号，该信号为高，则表示计数器2012的S[0]～S[N-1]均为高，即解码收到FB为高时，则停止CK1的状态变化。上述计数器2012功能，此处省略了复位信号，计数器2012的输入为CK1，输出为NBit的二进制编码，最大可以计数为2N-1，其中时钟信号为方波，其频率可以根据系统对开启时间要求进行设定，时间设定信号为Nbit的二进制输入。

如图4所示，上述电流产生电路202包括：N个电流源(如图4所示)、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第一PMOS管P1和第二PMOS管P2，其中：

N个上述电流源对应的电流为I、2I…2^N-1*I，每个上述电流源经过一个开关S[N-1]连接到上述第一NMOS管的漏极，且每个上述开关S[N-1]接收上述控制电路的输出，每个上述电流源的另一端相连，并与电源端相连，当对应的bit为高时，响应的开关闭合；

上述第一NMOS管的第一端、上述第一NMOS管的控制端、上述第二NMOS管的控制端以及上述第三NMOS管的控制端相连；

上述第一NMOS管的第二端、上述第二NMOS管的第二端以及上述第三NMOS管的第二端接地；

上述第二NMOS管的第一端与上述第一PMOS管的第一端相连，上述第一PMOS管的第一端、上述第一PMOS管的控制端以及上述第二PMOS管的控制端相连；

上述第一PMOS管的第二端和上述第二PMOS管的第二端相连，并与上述电源端相连；

上述第二PMOS管的第一端电流IH与上述第三NMOS管的第一端电流IL相等。

进一步的，上述第一NMOS管、上述第二NMOS管以及上述第三NMOS管的第一端为漏极、第二端为源极以及控制端为栅极。

进一步的，上述第一PMOS管和上述第二PMOS管的第一端为漏极、第二端为源极以及控制端为栅极。

需要说明的是，上述电流产生电路如图4所示，左边由N个电流源组成，电流对应为I、2I…2^N-1*I，每个电流源经过一个开关连接到公共端，也就是第一NMOS管N1的漏端。其中，第一NMOS管N1、第二NMOS管N2和第三NMOS管N3大小相同，第一PMOS管P1和第二PMOS管P2大小相同，则第一NMOS管N1、第二NMOS管N2和第三NMOS管N3构成电流镜，也就是第一NMOS管N1的漏端电流将等于IL，同时大小也等于IH，开关S[0]～S[N-1]接收控制电路的输出，当对应bit为高时，响应的开关闭合。

如图5所示，上述主开关电路包括：主开关管M0、偏置电流源IB、开关S、第一开关S1、第二开关S2、第三开关S3、齐纳二极管D0、电阻R、第一电流源IH以及第二电流源IL，其中：

上述主开关管M0的第一端接收上述输入信号，上述主开关管M0的控制端分别与上述偏置电流源IB的负极、上述齐纳二极管D0的负级、上述第一开关S1的一端以及上述第三开关S3的一端相连，上述偏置电流源IB的正极通过上述开关S与上述电源端VCC相连，上述主开关管M0的第二端分别与上述第二开关S2的一端、上述齐纳二极管D0的正级以及所述电阻R的一端相连，作为信号输出端输出上述主开关管M0所需要的栅源电压；

上述第二开关S2的另一端通过上述第二电流源IL接地，上述第一开关S1的另一端通过上述第一电流源IH与上述电源端VCC相连，上述第三开关S3管的另一端与上述电阻R的另一端相连。

进一步的，上述主开关管M0为NMOS管，上述主开关管M0的第一端为漏极、第二端为源极以及控制端为栅极。

需要说明的是，上述主开关电路203由主开关管M0、偏置电流源IB、开关S、第一开关S1、第二开关S2、第三开关S3、齐纳二极管D0以及第一电流源IH和第二电流源IL和电阻R组成，正常工作下，第一开关S1、第二开关S2和第三开关S3断开，开关S闭合，这样主开关管M0的栅源电压为A和S之间电压，也就会被齐纳二极管D0钳位在其本身的钳位电压。

整体启动过程如下：

(1)开关S关闭，第一开关S1、第二开关S2和第三开关S3闭合，则第一电流源IH和第二电流源IL将产生相等的电流，该电流经过电阻R生成IH*R的电压，该电压随着第一电流源IH和第二电流源IL的电流变大而变大。

(2)在上述的计数器2022的所有bit全部为高后，闭合开关S，断开第一开关S1、第二开关S2和第三开关S3完成启动。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上结合附图对本发明所提出的电路进行了示例性描述，以上实施例的说明只是用于帮助理解本发明的核心思想。对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种调节开启时间的模拟开关电路，其特征在于，包括：控制电路、电流产生电路以及主开关电路，其中：

所述主开关电路包括：主开关管、偏置电流源、开关、第一开关、第二开关、第三开关、齐纳二极管、电阻、第一电流源以及第二电流源，其中：

所述主开关管的第一端接收所述输入信号，所述主开关管的控制端分别与所述偏置电流源的负极、所述齐纳二极管的负级、所述第一开关的一端以及所述第三开关的一端相连，所述偏置电流源的正极通过所述开关与电源端相连，所述主开关管的第二端分别与所述第二开关的一端、所述齐纳二极管的正级以及所述电阻的一端相连，作为信号输出端输出所述主开关管所需要的栅源电压；

2.根据权利要求1所述的模拟开关电路，其特征在于，所述控制电路包括：解码电路和计数器，其中：

3.根据权利要求2所述的模拟开关电路，其特征在于，所述电流产生电路包括：N个电流源、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管和第二PMOS管，其中：

N个所述电流源对应的电流为I、2I…2^N-1*I，每个所述电流源的一端经过一个开关S[N-1]连接到所述第一NMOS管的漏极，且每个所述开关S[N-1]接收所述控制电路的输出，每个所述电流源的另一端相连，并与所述电源端相连，当对应的bit为高时，响应的开关闭合；

4.根据权利要求3所述的模拟开关电路，其特征在于，所述第一NMOS管、所述第二NMOS管以及所述第三NMOS管的第一端为漏极、第二端为源极以及控制端为栅极。

5.根据权利要求3所述的模拟开关电路，其特征在于，所述第一PMOS管和所述第二PMOS管的第一端为漏极、第二端为源极以及控制端为栅极。

6.根据权利要求1-3任一项所述的模拟开关电路，其特征在于，所述主开关管为NMOS管。

7.根据权利要求1-3任一项所述的模拟开关电路，其特征在于，所述主开关管的第一端为漏极、第二端为源极以及控制端为栅极。