CN203278747U

CN203278747U - 一种低功耗高增益的下混频器

Info

Publication number: CN203278747U
Application number: CN 201320041151
Authority: CN
Inventors: 李智群; 吴晨健; 陈亮; 张萌; 曹佳; 王志功
Original assignee: Southeast University
Current assignee: Southeast University
Priority date: 2013-01-25
Filing date: 2013-01-25
Publication date: 2013-11-06
Anticipated expiration: 2023-01-25

Abstract

一种低功耗高增益的下混频器，设有电流源单元、输入跨导单元、开关单元以及负载单元，电流源单元的输出连接输入跨导单元，射频输入信号从输入跨导单元与电流源单元之间输入，输入跨导单元放大射频信号并通过两对交叉耦合增强信号，然后输出至开关单元，本振输入信号输入至开关单元，开关单元的输出连接负载单元，负载单元通过正反馈进一步增强输出信号，差分中频输出信号从负载单元与开关单元之间输出。

Description

一种低功耗高增益的下混频器

技术领域

本实用新型涉及各类无线发射机中的变频电路，尤其是一种低功耗高增益的下混频器，可以应用于射频收发芯片，例如无线局域网（WLAN）、无线传感网（WSN）、全球定位系统（GPS）、射频识别系统（RFID）、蓝牙系统、移动通信系统、移动数字电视（CMMB，TMMB）等收发芯片中。

背景技术

下混频器一般用作各类无线接收机的变频电路，其功能是将高频信号转换为利于信号处理的低频信号，对于绝大多数的射频接收系统来说，下混频器是一个必不可少的模块。为了延长系统电池使用寿命，希望接收机中各模块降低功耗，并且在降低功耗的基础上，下混频器需提供一定或者更高的电压增益。设计一款低功耗高增益的下混频器IP核具有较为广泛的应用前景和应用价值。

传统的吉尔伯特混频器广泛应用于下混频器的设计中，主要原因是其具有一定的增益和较大的隔离度，传统的吉尔伯特混频器电路如图1所示。通过调节M1及其偏置可控制电路电流大小。差分射频信号从M2、M3的栅极输入，改变M2与M3的大小及其偏置可调节混频器跨导g_m，再调节负载电阻R5和R6的大小，可获得不同的电压增益。M4-M7为开关管，通过调节其大小及其偏置电压，并且在其栅极输入差分的本振信号，可使它们工作在开关状态，实现本振信号与从M2和M3放大过来的射频信号进行混频。该结构具有一定的增益以及较高的隔离度。但是传统的吉尔伯特混频器具有以下缺点：

第一是功耗大，为了使混频器电路有一定的增益，以满足系统需求，其电流需达到毫安级。

第二是增益低，传统吉尔伯特混频器的增益很大程度上取决于跨导管跨导的大小和负载阻抗的大小，但是在低功耗的情况下，跨导管的跨导会很小，增大普通电阻负载带来的增益提升也很有限。

第三是噪声系数大，传统吉尔伯特混频器从栅端输入信号，从栅端看进去的输入阻抗很大，与前级电路输出阻抗（通常为一百多欧姆）或50欧姆匹配程度差，致使噪声系数较大，难以满足系统需要。

发明内容

本实用新型的目的是为克服传统的吉尔伯特下混频器的不足，提出一种低功耗高增益的下混频器，能够在降低电路功耗的同时，提高电路增益，降低噪声系数。

本实用新型采取的技术方案如下：一种低功耗高增益的下混频器，其特征在于：设有电流源单元、输入跨导单元、开关单元以及负载单元，电流源单元的输出连接输入跨导单元，输入跨导单元放大射频信号并通过两对交叉耦合增强信号，然后输出至开关单元，开关单元的输出连接负载单元，负载单元通过正反馈进一步增强输出信号，差分中频输出信号从负载单元与开关单元之间输出，射频输入信号从输入跨导单元与电流源单元之间输入，本振输入信号输入至开关单元，其中：

电流源单元包括NMOS管M1和NMOS管M2，NMOS管M1和NMOS管M2的源极接地，栅极连接偏置电压V_b1；

输入跨导单元包括NMOS管M3、NMOS管M4、电容C₁、电容C₂、电阻R₁和电阻R₂，NMOS管M3和NMOS管M4的源极分别与电流源单元的NMOS管M1和NMOS管M2的漏极以及差分射频输入信号的正负两端连接，NMOS管M3的源极通过电容C₂连接至NMOS管M4的栅极，NMOS管M4的源极通过电容C₁连接至NMOS管M3的栅极，NMOS管M3的衬底连接至NMOS管M4的源极，NMOS管M4的衬底连接至NMOS管M3的源极，偏置电压V_b2通过串联电阻R₁连接至NMOS管M3的栅极，偏置电压V_b2通过串联电阻R₂连接至NMOS管M4的栅极；

开关单元包括NMOS管M5、NMOS管M6、NMOS管M7、NMOS管M8、电阻R3电阻R4，MOS管M5和NMOS管M8的栅极互连并通过串联电阻R₄连接电源电压V_dd，NMOS管M6和NMOS管M7的栅极互连并通过串联电阻R₃连接电源电压V_dd，NMOS管M5和NMOS管M6的源极互连并连接输入跨导单元的NMOS管M3的漏极，NMOS管M7和NMOS管M8的源极互连并连接输入跨导单元的NMOS管M4的漏极，NMOS管M5的漏极与NMOS管M7的漏极互连，NMOS管M6的漏极与NMOS管M8的漏极互连，本振输入信号正端连接NMOS管M5和NMOS管M8的栅极，本振输入信号负端连接NMOS管M6和NMOS管M7的栅极；

负载单元包括PMOS管M9、PMOS管M10、电阻R_L1和电阻R_L2，PMOS管M9的漏极与开关单元的NMOS管M5和NMOS管M7的漏极连接并作为中频输出信号正输出端，PMOS管M10的漏极与开关单元的NMOS管M6和NMOS管M8的漏极连接并作为中频输出信号的负输出端，PMOS管M9的栅极连接PMOS管M10的漏极，PMOS管M10的栅极连接PMOS管M9的漏极，PMOS管M9的源极通过电阻R_L1连接电源V_dd，PMOS管M10的源极通过电阻R_L2连接电源V_dd。

上述电路中的场效应管也可以用双极型晶体管实现，只需要将NMOS管替换成NPN型三极管，PMOS管替换成PNP型三极管即可。

本实用新型的优点及显著效果：

(1)低功耗。

本实用新型使用交叉耦合技术提高了跨导管的等效跨导。并使用电阻与晶体管串联作为负载以增大负载阻抗，同时将晶体管连接成正反馈形式以增大输出信号。以上两种技术使得本实用新型与传统的下混频器相比，在获得相同增益的情况下功耗更低。

在2.4-2.5GHz频段，电源电压为1.8V，相同增益(13dB)的条件下，本实用新型功耗为0.9mW，传统吉尔伯特混频器为5mW，仅使用负载增强技术的混频器为3.2mW，仅使用跨导交叉耦合技术的混频器为2.4mW。本实用新型功耗远低于其他结构。

(2)高增益。

本实用新型使用交叉耦合技术提高了跨导管的等效跨导；并使用电阻与晶体管串联作为负载，同时将晶体管连接成正反馈形式。与传统的吉尔伯特下混频器相比，增大了负载阻抗和输出信号，从而大幅度提高增益。

在2.4-2.5GHz频段和相同功耗（电源电压1.8V，工作电流0.5mA）的条件下，通过仿真将本实用新型的转换增益与其它三种混频器进行比较，本实用新型的增益为13dB，传统吉尔伯特混频器的增益为-28dB，仅使用负载增强技术的混频器增益为1dB，仅使用跨导交叉耦合技术的混频器增益为-4dB。本实用新型的增益远高于其他结构。

(3)低噪声。

本实用新型从跨导管源极输入信号，使用跨导管交叉耦合技术提高了等效跨导，降低了电路的输入阻抗，使其与信号源阻抗形成更好的匹配，从而降低了噪声系数。

在2.4-2.5GHz频段，电源电压为1.8V，工作电流为0.5mA，信号源内阻为50欧姆的情况下，通过仿真将本实用新型的噪声系数与其它三种混频器进行比较，本实用新型的噪声系数15.3dB，仅使用负载增强技术的混频器噪声系数为29.1dB左右，仅使用跨导交叉耦合技术的混频器噪声系数为16.8dB左右，传统吉尔伯特混频器的噪声系数为39.1dB。本实用新型在噪声系数上也有优势。

(4)本实用新型采用吉尔伯特结构+跨导交叉耦合技术+负载增强技术+跨导源极输入的下混频器，可以大幅降低功耗，提高转换电压增益，降低噪声系数，可以应用于低功耗射频前端中。

附图说明

图1是传统吉尔伯特混频器的电路原理图；

图2是本实用新型下混频器的电路方框图；

图3是本实用新型下混频器的电路原理图；

图4是相同功耗下转换增益仿真曲线比较；

图5是相同功耗下噪声系数仿真曲线比较；

图6是将图3电路中的场效应管用双极型晶体管替代的实施电路图。

具体实施方式

参看图2，本实用新型设有电流源单元1、输入跨导单元2、开关单元3、负载单元4。射频输入信号的正负两端V_RF+、V_RF-分别连接在电流源单元1和输入跨导单元之间，电流源单元1输出端与输入跨导单元2的输入端连接，输入跨导单元2放大信号然后输出，输入跨导单元2输出端与开关单元3连接，本振输入信号V_LO+、V_LO-输入至开关单元3，开关单元3的输出连接至负载单元4，中频输出信号V_IF+、V_IF-从开关单元3与负载单元4之间输出。

参看图3，电流源单元1由一对NMOS管组成，通过调节NMOS管大小以及它们的栅极偏置可以控制整个下混频器电路的电流（功耗），在本发明中可以通过电流源单元1将功耗设置得较小。射频信号从输入跨导单元2的NMOS管的源极输入，从源极输入与从栅极输入相比，降低了上混频器的输入阻抗，提高了与源阻抗的匹配程度，从而降低了整个电路的噪声系数。输入跨导单元2的NMOS管之间采用两对交叉耦合结构，提高了跨导管的等效跨导，从而提高了下混频器的增益，减小了输入阻抗。输入跨导单元2的输出连接至开关单元3，使其输出与本振信号在开关单元3进行混频。开关单元3的输出连接到负载单元4。负载单元4采用电阻与PMOS管串联作为负载，PMOS管的引入直接增加混频器的负载阻抗，同时又通过PMOS管的交叉正反馈增强混频器输出信号，从而提高下混频器的增益。差分中频输出信号从负载单元4的PMOS管漏极输出。

电流源单元1设有NMOS管M1、M2；输入跨导单元2设有NMOS管M3、M4，电容C₁、C₂以及电阻R₁、R₂；开关单元3设有NMOS管M5、M6、M7、M8以及电阻R₃、R₄；负载单元4设有PMOS管M9、M10，电阻R_L1、R_L2；电路连接关系如下：

电流源单元1的NMOS管M1、M2的源极相连并接地，M1、M2的栅极连接至偏置电压V_b1，M1、M2的漏极分别连接到输入跨导单元2的NMOS管M3、M4的源极。

差分射频输入信号V_RF+、V_RF-分别从输入跨导单元2的NMOS管M3、M4的源极输入，M3的源极串联电容C₂连接至M4的栅极，M4的源极串联电容C₁连接至M3的栅极，M3的衬底连接至M4的源极，M4的衬底连接至M3的源极，偏置电压V_b2串联电阻R₁连接至M3的栅极，同时偏置电压V_b2串联电阻R₂连接至M4的栅极，M3的漏极与开关单元的NMOS管M5、M6的源极连接，M4的漏极与开关单元的NMOS管M7、M8的源极连接。

差分本振输入信号V_LO+、V_LO-分别从开关单元3的NMOS管M5、M8的栅极和NMOS管M6、M7的栅极输入，M6、M7的栅极通过串联电阻R₃连接至电源电压V_dd，M5、M8的栅极通过串联电阻R₄连接至电源电压V_dd，NMOS管M5、M7的漏极相连，并连接至负载单元4的PMOS管M9的漏极，NMOS管M6、M8的漏极相连，并连接至负载单元4的PMOS管M10的漏极。

负载单元4的PMOS管M9的栅极与PMOS管M10的漏极连接，PMOS管M10的栅极与PMOS管M9的漏极连接，差分中频输出信号V_IF+、V_IF-分别从M9、M10的漏极输出，M9的源极串联电阻R_L1连接至电源V_dd，M10的源极串联电阻R_L2连接至电源V_dd。

差分输入射频信号V_RF+与V_RF-为一对差分信号，设V_RF+=V，V_RF-=-V，NMOS跨导管M3、M4的跨导为g_m，衬底到源极的电位差产生的等效跨导为g_mb。跨导管源极到栅极的交叉耦合将栅极到源极的信号电位差从原有的V提高至2V，从而提高了g_m，跨导管衬底到源极的交叉耦合将衬底到源极的信号电位差从0提高至V，从而提高了g_mb，最终使得跨导管的等效跨导提高了，从而提高了混频器的转换增益。

差分输入射频信号V_RF+、V_RF-从输入跨导单元2的NMOS跨导管M3、M4的源极输入，其输入阻抗约为1/(g_m+g_mb)。跨导管源极到栅极的交叉耦合提高了g_m，跨导管衬底到源极的交叉耦合提高了g_mb，最终降低了混频器的输入阻抗，较低的输入阻抗能够与源阻抗50欧姆或前级电路较小的输出阻抗匹配更好，降低了下混频器的噪声系数。

负载单元4的负载阻抗由电阻R_L1、R_L2与PMOS管M9、M10串联而成。PMOS管M9和PMOS管M10的引入，一方面，与负载电阻串联直接增加了混频器的负载阻抗；另一方面，M9和M10连接成正反馈形式，增加了输出信号，从而提高混频器的增益。

参看图4可见，相同功耗下本发明与仅用负载增强技术的混频器、仅用跨导交叉耦合技术的混频器、传统吉尔伯特混频器的转换增益曲线比较，其结果显示本实用新型设计的下混频器的增益最高。

参看图5可见，相同功耗下本实用新型与仅用负载增强技术的混频器、仅用跨导交叉耦合技术的混频器、传统吉尔伯特混频器的噪声系数曲线比较，其结果显示本实用新型设计的下混频器的噪声最低。

虽然本实用新型中给出的仿真结果是2.4-2.5GHz频段的，但通过调整本实用新型的元件参数，本实用新型同样适用于其他频段。

本实用新型电路中的场效应管能够完全或者部分使用双极型晶体管实现，只需要将NMOS管替换成NPN型三极管，PMOS管替换成PNP型三极管。其中，完全使用双极型晶体管具体实施方案如图6所示。

Claims

1.一种低功耗高增益的下混频器，其特征在于：设有电流源单元、输入跨导单元、开关单元以及负载单元，电流源单元的输出连接输入跨导单元，输入跨导单元放大射频信号并通过两对交叉耦合增强信号，然后输出至开关单元，开关单元的输出连接负载单元，负载单元通过正反馈进一步增强输出信号，差分中频输出信号从负载单元与开关单元之间输出，射频输入信号从输入跨导单元与电流源单元之间输入，本振输入信号输入至开关单元，其中：

2.根据权利要求1所述的低功耗高增益的下混频器，其特征在于：上述所有PMOS管全部或者部分由PNP型三极管替换，上述所有NMOS管全部或者部分由NPN型三极管替换。