CN203135850U - 一种提高短波接收机倒易混频指标的dds本振源 - Google Patents
一种提高短波接收机倒易混频指标的dds本振源 Download PDFInfo
- Publication number
- CN203135850U CN203135850U CN 201320066782 CN201320066782U CN203135850U CN 203135850 U CN203135850 U CN 203135850U CN 201320066782 CN201320066782 CN 201320066782 CN 201320066782 U CN201320066782 U CN 201320066782U CN 203135850 U CN203135850 U CN 203135850U
- Authority
- CN
- China
- Prior art keywords
- dds
- frequency
- wave receiver
- amplitude
- reciprocal mixing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
本实用新型公开了一种提高短波接收机倒易混频指标的DDS本振源，其主要由高精度恒温晶振、低噪声倍频器、DDS模块、跟踪调谐放大器与幅度均衡电路、缓冲和控制器组成，高精度恒温晶振输出的32.768MHz信号经缓冲放大后接低噪声倍频器，经过10倍频后作为参考时钟接送DDS模块，在控制器控制下DDS模块产生本振信号，信号经过跟踪调谐放大器与幅度均衡电路，滤除带内杂散并平滑幅值后作为短波接收机本振信号输出。本实用新型采用时钟源直接倍频和跟踪选频与幅度均衡的方式，大大提高了短波接收机倒易混频指标指标，实测数据满足了短波接收机倒易混频技术指标的要求。
Description
技术领域
本实用新型涉及频率信号源，特别是一种用于短波接收机的具有高倒易混频指标的本振源。
背景技术
随着现代无线电通信技术进步与电子对抗、电子侦察与反侦察的发展，以及无线设备的大量使用所带来电磁环境恶劣状况，对无线电接收机高频前端电路提出了更高的技术要求，作为接收机关键部件的本振源，其性能直接影响设备的综合性能。短波接收机倒易混频指标主要是用来评价接收机本振电路性能的优劣。高倒易混频指标的接收机表示其本振源在时域里的频率稳定度高，频域里的相位噪声低。其作为短波接收机的一个重要指标，一直受到广泛关注。因此，研制出一种高倒易混频指标的本振源就显得尤为重要。
直接数字频率合成（DDS）有着极快的频率切换速度、极高的频率分辨率、较低的相位噪声等优点，这些优点特别适合诸如扩频通信等要求频率快速变化和捕捉的应用场合。随着半导体工艺的发展，DDS技术已经较成熟，一片DDS芯片已经不仅仅只是包含相位累加器、ROM查找表、DA转换等核心部分，同样集成了锁相倍频电路作为时钟产生单元，它产生的附加相位漂移会直接影响DDS的输出相噪。同时也存在着产生较多的杂散频率、需要频率很高的高稳定参考时钟等缺点。因此，如何克服其自身的缺点，充分发挥其优势长处，让其在无线通信中得到更广泛的应用是当下研究的重点。
发明内容
本实用新型所要解决的技术问题是：提供一种提高短波接收机倒易混频指标的DDS本振源，以满足现代短波无线电通信对短波接收机综合技术指标的要求。
本实用新型解决其技术问题的技术方案是：主要由高精度恒温晶振、低噪声倍频器、DDS模块、跟踪调谐放大器与幅度均衡电路、缓冲和控制器组成，高精度恒温晶振32.768MHz的信号经缓冲放大后接低噪声倍频器，经过10倍频后作为参考时钟接送DDS模块，在控制器控制下DDS模块产生本振信号，信号经过跟踪调谐放大器与幅度均衡电路，滤除带内杂散并平滑幅值后作为短波接收机本振信号输出。
所述低噪声倍频器可以采用低噪声场效应管组成的×5和×2两级倍频电路，倍频至327.68MHz的信号作为DDS的输入时钟，替换原专用DDS自带的锁相倍频电路，杜绝其内部锁相倍频附加相位噪声的影响，提高了本振源的频率稳定度。
所述的DDS模块输出经过跟踪调谐电路滤除DDS输出中的带外杂散频率信号，控制器将输入工作频率控制字作为只读存储器的地址，对应地址存储的数据与跟踪电调谐电压对应，使电调谐跟踪滤波器始终处于最佳调谐状态。
所述幅度均衡电路，控制器将输入工作频率控制字作为只读存储器的地址，对应地址存储的数据与幅度均衡控制电压对应，可有效均衡放大器的幅频特性。
本实用新型与现有技术相比，主要有以下的优点：
高精度恒温晶振输出的32.768MHz的信号经缓冲放大后，由低噪声×5和×2两级倍频电路倍频至327.68MHz的信号作为DDS的高稳时钟源，替换专用DDS芯片内部的锁相倍频电路，杜绝了芯片内部的锁相倍频电路附加相位噪声的影响，提高了短波接收机本振源的频率稳定度。DDS的输出采用跟踪选频与幅度均衡电路，使输出的本振频率信号杂散得到抑制，幅度得到平滑。
本申请发明人对一种采用片内锁相倍频时钟源的DDS本振源和另一种通过外电路×5和×2两级倍频至327.68MHz作为时钟源的DDS本振源的两台短波接收机分别进行了倒易混频指标的测试，测试结果如下：
采用锁相环时钟源电路作本振参考源的短波接收机：
采用本实用新型电路作本振参考源的短波接收机：
；
；
；
。
由以上测试数据表明，采用本实用新型作本振参考源的短波接收机的倒易混频指标提高了近
。
附图说明
图1是本实用新型的整体结构框图。
图2是本实用新型的×5和×2两级倍频电原理图。
图3是本实用新型的跟踪选频与幅度均衡电原理图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的说明。
本实用新型提供的提高短波接收机倒易混频指标的DDS本振源，是一种具有高倒易混频指标的短波接收机本振源。其结构框图如图1所示，它包括32.768MHz的高精度恒温晶振、低噪声×5倍频器和低噪声×2倍频器、DDS模块、跟踪调谐放大器与幅度均衡电路、缓冲和控制器。高精度恒温晶振缓冲放大后输出的32.768MHz的频率信号，经过10倍频倍至327.68MHz后作为参考时钟接送DDS。在控制器控制下DDS模块产生43～71.4MHz的本振信号，信号经过跟踪选频与幅度均衡电路，滤除带内杂散并平滑幅值后作为短波接收机本振信号输出。
所述×5和×2两级倍频器的结构如图2所示，恒温晶振经缓冲器后输出的32.768MHz的频率信号由低噪声场效应管组成×5倍频和×2两级倍频电路，倍频至327.68MHz的信号经缓冲后作为DDS的输入时钟，替换原专用DDS芯片自带的锁相倍频电路。
所述×5和×2两级倍频器的工作原理是：参考时钟源选用高精度恒温晶振，如果对频率稳定度指标要求不高，也可以选用温补晶振。参考时钟源的输出信号首先输入到由低噪声场效应管构成的×5倍频器进行五倍频，选用场效应管是因其具有极低的噪声系数，输入阻抗高且易匹配。倍频选用双调谐回路选频，并增加一级场效应管对倍频信号进行选频放大后得到163.84MHz的信号。用同样的方法由×2倍频器实现二倍频。也由场效应管对327.68MHz的倍频信号进行选频放大，再经缓冲放大后作为独立参考时钟源送DDS。
所述DDS模块可以选用AD99xx系列专用集成DDS芯片，也可以由FPGA器件编程实现。
因倍频器的输出信号作其为时钟，需软件编程旁路DDS芯片内部的PLL电路，控制器视频率切换的时间要求可选用单片机或ARM，控制器将频率控制字数据串行加载至DDS内部寄存器得到所需频率输出。DDS内部集成高速DA，具有差分信号输出端。通过传输变压器将差分信号转换为单端信号。传输变压器的特征阻抗为50欧姆，故下级的低通滤波器的输入阻抗也应设计为匹配阻抗50欧姆。
所述跟踪调谐放大器与幅度均衡电路的结构如图3所示，由低通滤波器、跟踪选频与幅度均衡放大器、缓冲放大器组成。DDS输出信号经低通滤波器后，送跟踪选频与幅度均衡放大器，再由缓冲放大器缓冲后送第一混频器。
所述跟踪选频与幅度均衡放大器由双栅场效应管组成，输出调谐回路的跟踪选频作用滤除DDS输出中的带外杂散频率信号，调谐回路由变容二极管与电感组成。采用4个变容二极管的串并联结构以满足43～71.4MHz频率复盖范围的要求。变容管的控制电压由控制器内部的DA提供，控制器将输入工作频率命令作为只读控制器内部存储器的地址，存储器存储的数据与跟踪电调谐电压一一对应，使电调谐跟踪滤波器始终处于最佳调谐状态。为了使本振源输出本振信号稳定，设计了幅度控制电路，利用双栅场效应管第二栅极的增益控制作用实现幅度均衡功能，通过改变双栅场效应管的第二栅极与源级间的电压来改变放大倍数，控制器将输入工作频率控制字作为只读存储器的地址，对应地址存储的数据与幅度均衡控制电压对应，可有效均衡放大器的幅频特性。
本实用新型采用内部各模块单独供电的设计方法，DDS模块、控制器、放大器、倍频器等都使用独立的稳压芯片隔离供电。同时在PCB布局上隔离各模块，将数字地与模拟地分开，将模块内部的相互干扰降到最低。
本实用新型提供的提高短波接收机倒易混频指标的DDS本振源，其工作过程是：高精度恒温晶振输出的32.768MHz频率信号经缓冲放大后，由低噪声×5倍频器和×2倍频器两级倍频至327.68MHz，将其替换专用DDS芯片内部的锁相倍频电路，作为DDS电路的高稳时钟源，杜绝了芯片内部的锁相倍频电路附加相位噪声的不良影响，以提高短波接收机本振源的频率稳定度。同时，DDS的输出采用跟踪调谐电路，滤除DDS输出中的带外杂散频率分量。通过幅度均衡电路改善放大器的幅频特性，使输出本振信号的幅度得到平滑。跟踪调谐与幅度均衡电路受控制器控制，使其在本振输出频率范围内始终处于最佳状态。
Claims (4)
1. 一种提高短波接收机倒易混频指标的DDS本振源，其特征是主要由高精度恒温晶振、低噪声倍频器、DDS模块、跟踪调谐放大器与幅度均衡电路、缓冲和控制器组成，高精度恒温晶振32.768MHz的信号经缓冲放大后接低噪声倍频器，经过10倍频后作为参考时钟接送DDS模块，在控制器控制下DDS模块产生本振信号，信号经过跟踪调谐放大器与幅度均衡电路，滤除带内杂散并平滑幅值后作为短波接收机本振信号输出。
2.根据权利要求1所述的提高短波接收机倒易混频指标的DDS本振源，其特征在于所述低噪声倍频器采用低噪声场效应管组成的×5和×2两级倍频电路，倍频至327.68MHz的信号作为DDS的输入时钟，替换原专用DDS芯片自带的锁相倍频电路。
3. 根据权利要求1所述的提高短波接收机倒易混频指标的DDS本振源，其特征在于所述的DDS模块输出经过跟踪调谐电路滤除DDS输出中的带外杂散频率信号，控制器将输入工作频率控制字作为只读存储器的地址，对应地址存储的数据与跟踪电调谐电压对应，使电调谐跟踪滤波器始终处于最佳调谐状态。
4. 根据权利要求1所述的提高短波接收机倒易混频指标的DDS本振源，其特征在于所述幅度均衡电路，控制器将输入工作频率控制字作为只读存储器的地址，对应地址存储的数据与幅度均衡控制电压对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320066782 CN203135850U (zh) | 2013-02-06 | 2013-02-06 | 一种提高短波接收机倒易混频指标的dds本振源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320066782 CN203135850U (zh) | 2013-02-06 | 2013-02-06 | 一种提高短波接收机倒易混频指标的dds本振源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203135850U true CN203135850U (zh) | 2013-08-14 |
Family
ID=48943786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201320066782 Expired - Fee Related CN203135850U (zh) | 2013-02-06 | 2013-02-06 | 一种提高短波接收机倒易混频指标的dds本振源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203135850U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104698274A (zh) * | 2013-12-10 | 2015-06-10 | 苏州普源精电科技有限公司 | 一种具有本振校准功能的频谱分析仪 |
| CN110176929A (zh) * | 2019-06-20 | 2019-08-27 | 常州国光数据通信有限公司 | 一种用于短波双路同时接收系统的双通道本振源模块 |
| CN113311228A (zh) * | 2021-05-28 | 2021-08-27 | 中电科思仪科技股份有限公司 | 一种太赫兹频谱分析装置及频谱分析方法 |
-
2013
- 2013-02-06 CN CN 201320066782 patent/CN203135850U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104698274A (zh) * | 2013-12-10 | 2015-06-10 | 苏州普源精电科技有限公司 | 一种具有本振校准功能的频谱分析仪 |
| CN104698274B (zh) * | 2013-12-10 | 2019-01-08 | 苏州普源精电科技有限公司 | 一种具有本振校准功能的频谱分析仪 |
| CN110176929A (zh) * | 2019-06-20 | 2019-08-27 | 常州国光数据通信有限公司 | 一种用于短波双路同时接收系统的双通道本振源模块 |
| CN113311228A (zh) * | 2021-05-28 | 2021-08-27 | 中电科思仪科技股份有限公司 | 一种太赫兹频谱分析装置及频谱分析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100715119B1 (ko) | 차동신호를 얻기 위한 푸쉬-푸쉬 전압조정발진기 | |
| CN102201819B (zh) | 采用cpld设计的dds短波发射机用频率合成源 | |
| Chang et al. | A differential digitally controlled crystal oscillator with a 14-bit tuning resolution and sine wave outputs for cellular applications | |
| US10079671B2 (en) | Circuit and method for providing an adjustable impedance | |
| CN101435862A (zh) | 上变频器及其信号处理方法 | |
| CN203135850U (zh) | 一种提高短波接收机倒易混频指标的dds本振源 | |
| Meng et al. | A fully integrated 150-GHz transceiver front-end in 65-nm CMOS | |
| CN104485951A (zh) | 带锁相环(pll)的频率合成源电路及控制方法 | |
| CN103762979A (zh) | 一种应用于lte信道模拟器的宽带频率源 | |
| Razavi et al. | A low-power 60-GHz CMOS transceiver for WiGig applications | |
| Chien | Low-noise local oscillator design techniques using a DLL-based frequency multiplier for wireless applications | |
| CN105306047A (zh) | 一种高性能同步时钟参考源及同步时钟参考产生方法 | |
| Sadhu et al. | A 46.4–58.1 GHz frequency synthesizer featuring a 2nd harmonic extraction technique that preserves VCO performance | |
| CN203377843U (zh) | 高次倍频器 | |
| CN202652188U (zh) | 跳频频率合成器 | |
| CN205945700U (zh) | 一种用于通信系统的低相噪锁相倍频晶体振荡器 | |
| CN104300972A (zh) | 一种粗调和细调相结合的环形压控振荡器电路 | |
| CN106663867B (zh) | Em耦合屏蔽 | |
| CN203301455U (zh) | 离子囚禁的稳频信号源的dds射频信号源 | |
| CN209016994U (zh) | 一种压控振荡器电路 | |
| CN203722605U (zh) | 一种集成超宽带压控振荡器 | |
| CN103490770B (zh) | 一种基于c波段连续波应答机的快速锁定装置 | |
| CN113114113A (zh) | 一种基于双频无线供电的频率信号产生电路和方法 | |
| CN109245763B (zh) | 一种近载频低相位噪声频率合成器 | |
| CN108075771B (zh) | 一种高性能参差频率综合器及其频率计算方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130814 Termination date: 20170206 |