CN203301455U - 离子囚禁的稳频信号源的dds射频信号源 - Google Patents

Abstract

本实用新型公开了一种用于离子囚禁的稳频DDS射频信号源的装置，其主要由高精度恒温晶振、低噪声倍频器、DDS模块、低通滤波器、自动增益放大器、衰减器和控制器组成。高精度恒温晶振输出的10MHZ信号经缓冲放大后接倍频器，经过100倍频后作为参考时钟送DDS模块，在ARM控制器下产生捷变的幅度、相位、频率可控高稳稳频射频源，经过低通滤除杂散并经过自动增益和衰减缓冲放大调节输出幅度。本实用新型采用恒温晶振直接倍频，大大提高了信号的杂散水平，采用ARM控制器提高了幅度、相位、频率捷变速度。

Description

离子囚禁的稳频信号源的DDS射频信号源

技术领域

本实用新型涉及频率信号源，特别是一种用于离子囚禁的稳频信号源的DDS射频信号源。

背景技术

利用边带冷却，在线型离子阱中冷却一串离子到量子振动态的基态（包括一维冷却和三维冷却）；对每个离子进行个别寻址，对离子串整体的量子态进行精确操控和测量；通过逻辑操作，实现单个离子的非经典态，如Fock态、相干态等，实现两到三个离子的纠缠；探索量子力学的基本问题。本项目是离子阱量子信息处理的初期工作，将帮助我们掌握量子态制备、操控和探测的核心技术，提升我国量子信息研究的实验水平，为实现大规模的超冷离子量子信息处理打下良好基础。

直接数字频率合成（DDS）有着极快的频率切换速度、极高的频率分辨率、较低的相位噪声等优点，这些优点可以用于离子囚禁稳频信号锁定，随着DDS芯片技术的成熟，其在集成化方面进一步提升，一片DDS芯片不仅仅只是含有相位累加器、ROM查询表、DA转换等核心部分，同样也集成了锁相倍频电路，它产生的附加相位漂移会直接影响DDS的输出相噪。同时也存在着产生很多杂散频率、需要频率很高的高稳定参考时钟等缺点。用自动增益控制模块和衰减器可以改变信号的输出幅度，降低信号的相位噪声。因此对离子囚禁稳频DDS射频信号源的设计具有非常重要的意义。

发明内容

本实用新型所要解决的技术问题是：提供一种用于离子囚禁的稳频DDS射频信号源。

本实用新型解决其技术问题的技术方案是：由高精度恒温晶振、低噪声倍频器、DDS模块、低通滤波器、自动增益控制器、可控的衰减器、缓冲放大器和ARM控制器组成，高精度恒温晶振输出的10MHZ信号经过缓冲放大器放大后接低噪声倍频器，经过100倍频后作为参考时钟接送DDS模块，在ARM控制器下控制DDS模块产生射频信号输出，该信号经过低通滤波器滤除杂散并平滑信号后，再经过衰减器和自动增益控制器调节输出所述信号的幅度。

所述的低噪声倍频器是由低噪声的VHF双栅场效应管和UHF双栅场效应管组成的X5、X5、X2和X2四级倍频器，高精度恒温晶振10MHZ经过缓冲放大器后接低噪声倍频器，倍频至1GHZ的时钟信号作为DDS模块的输入时钟，替换原DDS模块的内部的锁相倍频电路。

所述的ARM控制器通过其内部的两个DA产生的电压分别控制衰减器和自动增益控制器。

所述的ARM控制器主频可以为72MHZ。

本实用新型与现有技术相比，主要有以下的优点：

1.高精度恒温晶振输出的10MHz的信号经缓冲放大后，由低噪声X5、X5、X2和X2四级倍频电路电路，后倍频至1GHz的信号作为DDS的高稳时钟源，替换专用DDS芯片内部的锁相倍频电路，杜绝了芯片内部的锁相倍频电路附加相位噪声的影响，提高了稳频信号源的稳定度和杂散度。DDS的输出采用低通滤波器和幅度调节电路，使输出的稳频信号杂散得到抑制，输出很平滑。

2.能够用于离子囚禁稳频信号源的DDS信号源的测试。

3.性能优异：频率捷变时间<10us，幅度调节范围为45db，频率调节范围为50MHZ-400MHZ，达到项目中的指标，日稳小于2×10^-9，短稳小于5×10^-11。

附图说明

图1是本实用新型的整体结构框图。

图2是本实用新型的×5，×5，×2，×2四级倍频电路框图。

图3是本实用新型的低通、幅度衰减和自动增益放大电路图。

图4是本实用新型的程序流程图。

具体实施方式

下面结合实施例和附图对本实用新型作进一步的说明。

本实用新型提供的离子囚禁的稳频信号源的DDS信号源，其结构如图1所示：主要由高精度恒温晶振、低噪声倍频器、DDS模块、低通滤波器、缓冲放大器、可控的衰减器和ARM控制器组成。高精度恒温晶振10MHz的信号经缓冲放大器放大后接低噪声倍频器，经过100倍频后作为参考时钟接送DDS模块，在ARM控制器控制下DDS模块产生射频信号，信号经过低通滤波器，滤除带内杂散并通过幅度控制波形输出。并且经过衰减器和自动增益放大器调节输出所述信号的幅度。通过ARM控制器可以提高频率、幅度、相位的捷变时间。

所述信号经过低通滤波器后再通过衰减器和自动增益放大器，在ARM控制器控制下DDS模块可以产生50～400MHz的射频信号输出。

所述高精度恒温晶振采用10MHz的高精度恒温晶振。

所述低噪声倍频器可以采用低噪声场效应管组成的X5，X5，X2和X2四级倍频电路，倍频至1GHZ的信号作为DDS模块的输入时钟，替换原专用DDS自带的锁相倍频电路，杜绝其内部锁相倍频附加相位噪声的影响，提高了射频信号源的频率稳定度。

所述×5、×5、X2和X2四级倍频器的结构如图2所示，恒温晶振经缓冲器后输出的10MHz的频率信号由低噪声场效应管组成×5、×5、X2和X2四级倍频器倍频电路，倍频至到1GHZ作为DDS的输入时钟，选用场效应管是因其具有极低的噪声系数，输入阻抗高且易匹配，替换原专用DDS芯片自带的锁相倍频电路，后经过一个放大器选频缓冲放大接DDS模块时钟。

所述DDS模块可以选用AD99xx系列专用集成DDS芯片，也可以由FPGA器件编程实现。因倍频器的输出信号作其为时钟，需软件编程旁路DDS芯片内部的PLL电路，控制器视频率切换的时间要求可选用单片机或ARM控制器，该控制器将频率控制字数据串行加载至DDS内部寄存器得到所需频率输出。DDS内部集成高速DA，具有差分信号输出端。通过传输变压器将差分信号转换为单端信号。传输变压器的特征阻抗为50欧姆，故下级的低通滤波器的输入阻抗也应设计为匹配阻抗50欧姆。

所述的DDS模块输出经过低通滤波器后，ARM控制器将分别通过DA输出电压来联合控制衰减器和自动增益放大器来控制幅度，这样可以提高控制幅度的变化范围。

所述幅度调节的结构如图3所示，由低通滤波器、衰减器、自动增益放大器、缓冲放大器组成。DDS输出信号经低通滤波器后，送衰减器和自动增益放大器调节幅度，再由缓冲放大器输出，通过衰减器和幅度调节模块可以提高幅度的调节范围，降低相位杂散。

所述的ARM控制器主频可以为72MHZ。

本实用新型提供的离子囚禁的稳频信号源的DDS射频信号源，可以产生捷变的射频信号源的幅度、相位、频率，参见图4：ARM控制器通过发送频率、相位控制字到DDS模块，可以改变射频源的频率、相位发生变化，再通过内部的两个DA分别控制自动增益模块和衰减器可以改变射频源的幅度。当数据发送完后，在显示屏上显示射频源的幅度、相位、频率，并等待下一次的设置。

本实用新型离子囚禁的稳频信号源的DDS射频信号源，其工作过程是：高精度恒温晶振输出的10MHz频率信号经缓冲放大后，由低噪声场效应管×5、×5、X2和X2四级倍频器倍频电路倍频至1GHZ，将其替换专用DDS芯片内部的锁相倍频电路，作为DDS电路的高稳时钟源，杜绝了芯片内部的锁相倍频电路附加相位噪声的不良影响，以提高离子囚禁稳频DDS射频信号源频率稳定度和相位杂散。同时，DDS的输出采用衰减器和自动增益放大器调节幅度范围，可以改善幅度的调节范围，使输出本振信号的幅度得到平滑，采用ARM控制器处理速度快，可以提高频率捷变时间，使其在信号输出频率范围内始终处于最佳状态。

Claims (4)

1.一种离子囚禁的稳频信号源的DDS射频信号源，其特征是由高精度恒温晶振、低噪声倍频器、DDS模块、低通滤波器、自动增益控制器、可控的衰减器、缓冲放大器和ARM控制器组成，高精度恒温晶振输出的10MHZ信号经过缓冲放大器放大后接低噪声倍频器，经过100倍频后作为参考时钟接送DDS模块，在ARM控制器下控制DDS模块产生射频信号输出，该信号经过低通滤波器滤除杂散并平滑信号后，再经过衰减器和自动增益控制器调节输出所述信号的幅度。

2.根据权利要求1所述的离子囚禁的稳频信号源的DDS射频信号源，其特征在于所述的低噪声倍频器是由低噪声的VHF双栅场效应管和UHF双栅场效应管组成的X5、X5、X2和X2四级倍频器，高精度恒温晶振10MHZ经过缓冲放大器后接低噪声倍频器，倍频至1GHZ的时钟信号作为DDS模块的输入时钟，替换原DDS模块的内部的锁相倍频电路。

3.根据权利要求1所述的离子囚禁的稳频信号源的DDS射频信号源，其特征在于所述的ARM控制器通过其内部的两个DA产生的电压分别控制衰减器和自动增益控制器。

4.根据权利要求1所述的离子囚禁的稳频信号源的DDS射频信号源，其特征在于所述的ARM控制器主频为72MHZ。

Images