CN202837761U - 一种阵列基板及显示装置 - Google Patents

Abstract

本实用新型涉及显示技术领域，尤其涉及一种阵列基板和显示装置。该阵列基板包括基板以及形成在所述基板上的栅线和数据线，所述栅线和数据线限定了若干个亚像素单元，数据线位于亚像素单元的中部，将亚像素单元分为第一子像素单元和第二子像素单元；第一子像素单元和第二子像素单元各自单独连接一个薄膜晶体管进行独立充电而且薄膜晶体管整体位于所述栅线对应的区域。本实用新型实施例提供的阵列基板及显示装置，采用将数据线设置于像素单元的中部，同时连接两个独立的小薄膜晶体管开关单独进行充电，可大幅度缩小扫描线宽度，提高像素开口率。

Description

一种阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种具有较高开口率同时还具有易修补特点的像素结构。 

背景技术

在薄膜晶体管液晶显示器（Thin Film Transistor Liquid Crystal Display，TFT-LCD）生产领域中，面板的透光率是一个重要的产品指标。 

随着光刻和制造技术的发展，可生产出越来越精细的面板结构。现有技术中通过不断降低数据线宽度来减小对开口率的损失，但是随着数据线线宽的降低，数据线断路现象出现的比率也会有所增长，设计和制造高开口率同时具有易于修补的像素结构，将会有广阔的应用前景。 

如图1所示，为传统像素结构示意图。该像素结构包括数据线1、像素单元、栅线2，该数据线1位于像素单元的一侧。现有技术中的像素结构为了避免色偏现象采用上下两畴的设计方式，该结构不可避免会在像素中间部分出现电极形状不规则，像素缝隙交叉区域3位置处出现液晶排列错乱，容易产生较多区域的暗区，影响像素结构整体的透过率。 

实用新型内容

（一）要解决的技术问题 

本实用新型的目的是提供一种阵列基板及显示装置，以克服现有技术像素结构的像素开口率低下导致影响最终产品良品率的缺陷。 

（二）技术方案 

为了实现上述目的，本实用新型一方面提供一种阵列基板，包括 基板以及形成在所述基板上的栅线和数据线，所述栅线和数据线限定了若干个亚像素单元，数据线位于亚像素单元的中部，将亚像素单元分为第一子像素单元和第二子像素单元； 

所述第一子像素单元和第二子像素单元各自单独连接一个薄膜晶体管进行独立充电，而且所述薄膜晶体管整体位于所述栅线对应的区域。 

进一步地，所述数据线位于亚像素单元的中间位置。 

进一步地，所述阵列基板上形成有公共电极和像素电极，而且在所述公共电极和/或像素电极上形成有狭缝； 

在同一个子像素单元中的狭缝方向保持一致；而且，位于同一条数据线两侧的所述第一子像素单元和第二子像素单元中的狭缝方向关于数据线对称。 

进一步地，所述薄膜晶体管的漏极和像素电极通过过孔连接。 

进一步地，所述第一子像素单元和第二子像素单元中像素电极的缝隙方向形成夹角，所述过孔位置分别设置在第一子像素单元和第二子像素单元的空位处。 

进一步地，当所述第一子像素单元和第二子像素单元中像素电极的缝隙方向形成的夹角开口朝向薄膜晶体管时，所述过孔位置设置在数据线底部并紧贴在数据线两侧位置处。 

进一步地，当所述第一子像素单元和第二子像素单元中像素电极的缝隙方向形成的夹角开口朝向薄膜晶体管的反方向时，所述过孔位置设置在数据线底部并远离数据线两侧位置处。 

进一步地，每个所述薄膜晶体管的源极通过两个独立的连接电极与其相邻的数据线相连； 

所述连接电极与所述薄膜晶体管的源极、所述数据线一体制作。 

另一方面，本实用新型还提供一种显示装置，包括上述的阵列基板。 

进一步地，还包括彩膜基板，所述彩膜基板上用于遮挡数据线区域的遮光层遮盖在第一子像素单元和第二子像素单元的像素单元交叉区域对应位置处。 

（三）有益效果 

本实用新型实施例具有以下优点：本实用新型实施例提供的阵列基板及显示装置，采用将数据线设置于像素单元的中部，同时连接两个独立的小薄膜晶体管开关进行同时充电；由于同一亚像素由两个薄膜晶体管进行充电，相应地每个薄膜晶体管的沟道宽长比可以减小，同时由于本方案中的薄膜晶体管整体位于栅线上方，因此缩小薄膜晶体管栅极宽度，也就是缩小栅线的宽度。因此，利用本实用新型实施例提供的方案，可大幅度缩小扫描线宽度，提高像素开口率。 

附图说明

图1为现有技术中传统的像素结构示意图； 

图2为本实用新型实施例像素结构示意图； 

图3为本实用新型实施例像素结构另一示意图； 

图4为本实用新型像素结构交叉排列结构示意图； 

图5为本实用新型实施例像素结构修补原理示意图。 

其中：1:数据线；2：栅电极；3：交叉区域；4：公共电极线；5：像素电极；6：薄膜晶体管7：第一子像素单元；8：第二子像素单元；9：过孔。 

具体实施方式

下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。 

如图2至图4所示，本实用新型提供一种阵列基板，包括基板以及形成在所述基板上的栅线和数据线1，所述栅线和数据线1限定了若干个亚像素单元，数据线1位于亚像素单元的中部，将亚像素单元 分为第一子像素单元7和第二子像素单元8； 

所述第一子像素单元和第二子像素单元各自单独连接一个薄膜晶体管6（TFT）进行独立充电，而且薄膜晶体管6整体位于所述栅线对应的区域。由于同一亚像素由两个薄膜晶体管进行充电，相应地每个薄膜晶体管的沟道宽长比可以减小，即TFT的栅极宽度可以减小；而且在本实施例中，以栅线作为TFT的栅电极使用，栅极宽度减小也就是栅线宽度可以减小，从而提高开口率。 

较优地，该数据线1位于亚像素单元的中间位置，使得第一子像素单元7和第二子像素单元8的区域均等，保证TFT充电效果相同。 

采用将数据线1设置于亚像素单元的中间部分，将一个亚像素单元均等分成第一子像素单元7和第二子像素单元8，同时采用两个独立小TFT开关分别对第一子像素单元电极和第二子像素单元电极进行充电，避免了传统的阵列基板中亚像素单元中心部分由于两畴的交叉引起的开口率和透过率损失，可有效地避免色偏现象的发生，同时实施例的阵列基板中将像素缝隙交叉排列产生的影响与数据线1上遮光层对像素开口率的损失集合在了一起，保证了像素开口区域中全部呈现规则的像素缝隙结构，优化了像素结构，降低了对开口率的损失同时保证了像素透过率的均匀性。 

本实施例中的第一子像素单元7和第二子像素单元8由两个小TFT同时分别对其进行充电，将一个亚像素单元分割为两个部分时，每一部分只需要原来二分之一大小的TFT开关就可以实现正常充电，以栅线作为TFT的栅电极，使得栅线的宽度可以折半，从而提高开口率。具体的，以46inch像素电极所具有的TFT宽长比为例，传统结构中TFT沟道宽长比（W/L）为58um/5.0um，理论上若按照本实用新型的方式设计，每个子TFT沟道的宽长比（W/L）即可以实现29um/5.0um，TFT沟道宽度缩小可以大大减少扫描线的线宽，从而可以大幅度提高像素的开口率。以46inch像素结构为例，经计算采用本像素结构设计 时，开口率可以提升2.6%。 

与现有技术相比，数据线设置像素单元中间位置后，其原来位置对应的位置不用设置黑矩阵，由于亚像素单元与亚像素单元中间的液晶受到左右两个方向像素电极的作用，该两个电极形成的水平电场与摩擦方向一致，因此液晶不会发生旋转，该位置处也不会发生漏光现象，可以确保显示品质。 

阵列基板上形成有公共电极和像素电极，而且在所述公共电极和/或像素电极上形成有狭缝；在同一个子像素单元中的狭缝方向保持一致；而且，位于同一条数据线两侧的所述第一子像素单元和第二子像素单元中的狭缝方向关于数据线对称。 

在本实施例中，以公共电极在下、像素电极在上（即公共电极更靠近基板、像素电极更靠近液晶层）的结构为例。公共电极与公共电极线4相连，以获取到公共电压；像素电极5通过过孔与薄膜晶体管的漏极相连。 

从图2至图5中可以看出，本实施例中的像素电极5上形成有狭缝，且数据线两侧的像素电极5的狭缝关于该数据线对称排布。 

其中，设置彩膜基板上用于遮挡数据线区域的遮光层遮盖在第一子像素单元7和第二子像素单元8的像素单元交叉区域3（低光效区）位置处，可优化像素结构，减少对开口率的损失。 

其中，TFT的漏极和像素电极通过过孔9连接。第一子像素单元和第二子像素单元中像素电极的缝隙方向形成夹角，所述过孔9位置分别设置在第一子像素单元7和第二子像素单元8的空位处，避免占用像素电极区域，最大程度的节省空间。 

具体的，参考图2，当第一子像素单7和第二子像素单元8中像素电极5的缝隙方向形成的夹角开口朝向TFT时，所述过孔9位置设置在数据线底部并紧贴在数据线1两侧位置处。 

参考图3，当第一子像素单元7和第二子像素单元8中像素电极5 的缝隙方向形成的夹角开口朝向TFT的反方向时，过孔9位置设置在数据线1底部并远离数据线1两侧位置处. 

上述两种结构设置，优化了像素结构，最大程度地节省占用像素电极的空间，实现了对开口率和透过率影响最小化。 

参考图4，与现有的面板显示区域的不同，本实施例的像素显示区域中亚像素单元与亚像素单元之间并非完全规则的重复排列，而是将像素结构中像素方向由两种不同的亚像素结构交叉分布并进行拓展，从整体上避免了色偏现象。 

如图5所示，本实用新型实施例中TFT位置可实现易修补的效果。每个所述薄膜晶体管的源极通过两个独立的连接电极与其相邻的数据线相连；所述连接电极与所述薄膜晶体管的源极、所述数据线一体制作。 

正常情况下，栅电极2打开，数据线1输入充电信号，该充入的信号流经两个小TFT开关6形成分支，分别对第一子像素单元7和第二子像素单元8进行独立充电，具体的，该第一子像素单元7通过a→b→c完成充电，同时第二子像素单元8通过a→e→f完成充电，随后信号通过d→h（或者g→h）传递给下一行的像素。 

当“b”处存在数据线断路（DO）时，第二子像素单元8正常充电，而第一子像素单元7通过a→e→f→g→d→c完成充电，不影响像素的充电效果；同理当第二子像素单元TFT上“e”处发生数据线断路（DO）时，第二子像素单元TFT通过a→b→c→d→g→f完成充电。由于数据线1与栅电极2不存在垂直交叉区域，因此交叠电容对线延迟的影响大大降低。 

由同一条数据线1输入信号的左右两个TFT，分别对第一子像素单元7和第二子像素单元8左右两部分像素结构进行充电，当其中的一个TFT处发生数据线断路（DO）或数据线和栅电极短路（DGS）时，另外一个TFT仍然可以进行正常充电，从而避免了上述不良对画 面品质的影响。 

本实用新型实施例提供的阵列基板，采用将数据线设置于像素单元的中间部分，同时连接两个独立薄膜晶体管开关进行同时充电，可大幅度缩小扫描线宽度，提高像素开口率，同时，当其中一个像素单元区域出现问题时，并不会影响另外一个区域正常充电，最大程度的提高产品画面品质。 

另外，本实用新型还提供一种显示装置，包括上述实施例中的阵列基板，本实用新型中的显示装置包括但不局限于液晶电视、平板电脑、液晶显示器或其他电子显示产品。 

本实用新型实施例提供的显示装置中的阵列基板采用将数据线设置于像素单元的中部，同时连接两个独立的小薄膜晶体管开关进行同时充电；由于同一亚像素由两个薄膜晶体管进行充电，相应地每个薄膜晶体管的沟道宽长比可以减小，同时由于本方案中的薄膜晶体管整体位于栅线上方，因此缩小薄膜晶体管栅极宽度，也就是缩小栅线的宽度。因此，利用本实用新型实施例提供的方案，可大幅度缩小扫描线宽度，提高像素开口率。 

本实用新型的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本实用新型限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本实用新型的原理和实际应用，并且使本领域的普通技术人员能够理解本实用新型从而设计适于特定用途的带有各种修改的各种实施例。 

Claims (10)

1.一种阵列基板，包括基板以及形成在所述基板上的栅线和数据线，所述栅线和数据线限定了若干个亚像素单元，其特征在于，数据线位于亚像素单元的中部，将亚像素单元分为第一子像素单元和第二子像素单元； 

所述第一子像素单元和第二子像素单元各自单独连接一个薄膜晶体管进行独立充电，而且所述薄膜晶体管整体位于所述栅线对应的区域。 

2.如权利要求1所述的阵列基板，其特征在于，所述数据线位于亚像素单元的中间位置。 

3.如权利要求1所述的阵列基板，其特征在于，所述阵列基板上形成有公共电极和像素电极，而且在所述公共电极和/或像素电极上形成有狭缝； 

在同一个子像素单元中的狭缝方向保持一致；而且，位于同一条数据线两侧的所述第一子像素单元和第二子像素单元中的狭缝方向关于数据线对称。 

4.如权利要求3所述的阵列基板，其特征在于，所述薄膜晶体管的漏极和像素电极通过过孔连接。 

5.如权利要求4所述的阵列基板，其特征在于，所述第一子像素单元和第二子像素单元中像素电极的缝隙方向形成夹角，所述过孔位置分别设置在第一子像素单元和第二子像素单元的空位处。 

6.如权利要求5所述的阵列基板，其特征在于，当所述第一子像素单元和第二子像素单元中像素电极的缝隙方向形成的夹角开口朝向薄膜晶体管时，所述过孔位置设置在数据线底部并紧贴在数据线两侧位置处。 

7.如权利要求5所述的阵列基板，其特征在于，当所述第一子像素单元和第二子像素单元中像素电极的缝隙方向形成的夹角开口 朝向薄膜晶体管的反方向时，所述过孔位置设置在数据线底部并远离数据线两侧位置处。 

8.如权利要求1所述的阵列基板，其特征在于，每个所述薄膜晶体管的源极通过两个独立的连接电极与其相邻的数据线相连； 

所述连接电极与所述薄膜晶体管的源极、所述数据线一体制作。 

9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的阵列基板。 

10.如权利要求9所述的显示装置，其特征在于，还包括彩膜基板，所述彩膜基板上用于遮挡数据线区域的遮光层遮盖在第一子像素单元和第二子像素单元的像素单元交叉区域对应位置处。 

Images