CN202584735U - 用于铁电随机存储器的灵敏放大电路 - Google Patents

用于铁电随机存储器的灵敏放大电路 Download PDF

Info

Publication number
CN202584735U
CN202584735U CN 201220101370 CN201220101370U CN202584735U CN 202584735 U CN202584735 U CN 202584735U CN 201220101370 CN201220101370 CN 201220101370 CN 201220101370 U CN201220101370 U CN 201220101370U CN 202584735 U CN202584735 U CN 202584735U
Authority
CN
China
Prior art keywords
pipe
nmos pipe
pmos
drain electrode
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220101370
Other languages
English (en)
Inventor
牛丹梅
张志勇
黄涛
张丽丽
王剑
贾涛
宋晓莉
田伟莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan University of Science and Technology
Original Assignee
Henan University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan University of Science and Technology filed Critical Henan University of Science and Technology
Priority to CN 201220101370 priority Critical patent/CN202584735U/zh
Application granted granted Critical
Publication of CN202584735U publication Critical patent/CN202584735U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本实用新型涉及非易失存储器技术领域,尤其涉及一种用于铁电随机存储器的灵敏放大电路。本实用新型由一对交叉耦合的CMOS反相器,一个栅极接使能信号的PMOS管和一个栅极接使能信号的NMOS管组成;位线预放电信号控制的两个NMOS管可以使得静态时位线电压为零,减小对内部信号的干扰。本实用新型在读取数据时的抗干扰性和可靠性高,电路结构简单、占用面积小、速度快、功耗低、输入输出合一。

Description

用于铁电随机存储器的灵敏放大电路
技术领域
本实用新型涉及非易失存储器技术领域,尤其涉及一种用于铁电随机存储器的灵敏放大电路。
背景技术
随着IT技术的发展,对于非易失性存储器的需求越来越大,读写速度要求越来越快,功耗要求越来越小,现有的传统非易失性存储器,例如EEPROM、FLASH已经难以满足需求。
铁电随机存储器是一种在断电时不会丢失内容的非易失性存储器,其利用铁电薄膜材料的极化可随电场反转并在断电时仍可保持的特定,将铁电薄膜与硅基CMOS工艺集成的存储器。铁电存储器的铁电晶体在施加电场后,中心原子顺着电场的方向在晶体移动,当原子移动时,它通过一个能量壁垒,从而引起电荷击穿,内部电路感应到电荷击穿并设置存储器,移去电场后,中心原子保持不动,存储器的状态也得到保存。
铁电存储器有两种基本工作模式,一种是破坏性读出,另一种是非破坏性读出,其中破坏性读出利用铁电薄膜的电容效应,以铁电存储器电容取代常规的存储电荷的电容,而非破坏性读出则是利用铁电薄膜的极化特性,以铁电薄膜取代常规MOS场效用管中的栅介质层而构成的MFS结构铁电场效应管作为存储单元。
实用新型内容
针对上述存在的技术问题,本实用新型的目的是提供一种用于铁电随机存储器的灵敏放大电路,以提高存储电路数据读取的抗干扰性和可靠性。
为达到上述目的,本实用新型采用如下的技术方案:
一种用于铁电随机存储器的灵敏放大电路,包括:
两个PMOS管M1、M2,两NMOS管M3、M4,PMOS管M1的栅极与NMOS管M3的栅极相连接,PMOS管M2的栅极与NMOS管M3的栅极相连接,PMOS管M1的漏极连接到NMOS管M3的漏极,PMOS管M2的漏极连接到NMOS管M4的漏极,PMOS管M1的漏极和NMOS管M3的漏共同连接到位线BL,PMOS管M2的漏极和NMOS管M4的漏极共同连接到反位线BLn;
PMOS管M1与PMOS管M2的源极相连接后连接到PMOS管M5的漏极,PMOS管M5的源极连接电源Vdd,PMOS管M5的栅极连接使能信号端,NMOS管M3与NMOS管M4的源极共同连接到NMOS管M6的漏极,NMOS管M6的源极接地,NMOS管M6的栅极连接栅极使能信号端;
NMOS管M7、M8的栅极共同连接到位线预放电信号端,NMOS管M7、M8的源极共同连接然后接地,NMOS管M7的漏极连接到位线BL,NMOS管M8的漏极反位线BLn。
位线BL上连接负载电容Cb,反位线BLn连接负载电容Cbn,负载电容Cb、Cbn的另一端接地。
当反相器中的2个PMOS管M1,M2的尺寸偏差为±5%时,即M1管子尺寸增大5%,M2管子尺寸减小5%,灵敏放大器正确放大的最小电压差为⊿V1=56 mV;
当反相器中的2个NMOS管M3, M4的尺寸偏差为±5%时,即M3管子尺寸增大5%,M4管子尺寸减小5%,灵敏放大器正确放大的最小电压差为⊿V2=75 mV。
当反相器中的2个PMOS管M1,M2的阈值偏差为±0.05 V时,即M1的阈值增加0.05 V,M4的阈值减小0.05 V,灵敏放大器正确放大的最小电压差为⊿V4=56 mV;
当反相器中的2个NMOS管M3,M4的阈值偏差为士0.05 V时,即M3的阈值增加0.05 VM4的阈值减小0.05 V,灵敏放大器能正确放大的最小电压差为⊿V4=69 mV。
本实用新型具有以下优点和积极效果:
1)本实用新型能提高铁电随机存储器在读取数据时的抗干扰性和可靠性;
2)本实用新型提高铁电随机存储器读出电路的灵敏度,电路结构简单、占用面积小、速度快、功耗低、输入输出合一。
附图说明
图1是本实用新型提供的灵敏放大器的电路结构图。
图2是本实用新型提供的电流型灵敏放大器的电路结构图。
具体实施方式
灵敏放大器是铁电随即存储器中比较重要的电路,它主要有两个作用,一是将经过电荷再分配在其两侧位线上产生的微小电压差放大;二是将铁电随即存储器破坏性读出过程中被破坏的数据“1”的进行回写以及完成数据“0”的刷新,使得存储信息得以恢复。由于它直接与存储单元相连,它的灵敏度直接决定电路的抗干扰能力和可靠性,而它的工作时间又直接影响电路的工作速度。灵敏放大器具有模拟电路本质,其性能影响到存储器的全面时序。
下面以具体实施例结合附图对本实用新型作进一步说明:
图1是本实用新型提供的灵敏放大器的电路结构图,由于交叉耦合CMOS灵敏放大器有电路简单、占用面积小、速度快、功耗低、输入输出合一等优点,因此在铁电随即存储器中选用这种结构,这也是绝大多数存储器中所采用的结构。如该图所示,这种结构主体由一对交叉耦合的CMOS反相器(M1、M2、M3、M4),一个栅极接使能信号SAEP的PMOS管M5和一个栅极接使能信号SAEN的NMOS管M6组成;位线预放电信号PRE控制的两个NMOS管可以使得静态时位线电压为零,减小对内部信号的干扰;Cb和Cbn为位线上的负载电容。
具体来说,用于铁电随机存储器的灵敏放大电路包括两个PMOS管M1、M2,两NMOS管M3、M4,PMOS管M1的栅极与NMOS管M3的栅极相连接,PMOS管M2的栅极与NMOS管M3的栅极相连接,PMOS管M1的漏极连接到NMOS管M3的漏极,PMOS管M2的漏极连接到NMOS管M4的漏极,PMOS管M1的漏极和NMOS管M3的漏共同连接到位线BL,PMOS管M2的漏极和NMOS管M4的漏极共同连接到反位线BLn,PMOS管M1、M2的源极相连接后连接到PMOS管M5的漏极,PMOS管M5的源极连接Vdd,PMOS管M5的栅极连接使能信号端SAEP,NMOS管M3、M4的源极共同连接到NMOS管M6的漏极,NMOS管M6的源极接地,NMOS管M6的栅极连接栅极使能信号端SAEN,两个NMOS管的栅极共连接后连接到位线预放电信号PRE端,两个NMOS管的源极共连接然后接地,两个NMOS管的漏极分别连接到位线BL、反位线BLn,位线BL上连接负载电容Cb,反位线BLn连接负载电容Cbn,负载电容Cb、Cbn的另一端接地。
下面介绍本实用新型提供的用于铁电随机存储器的灵敏放大电路的工作原理,CMOS触发式灵敏放大器在工作时,首先PRE电压降为零,此时BL和BLn上的电压仍为零;然后在BL和BLn上加一定的电压差;接下来SAEN电压升高至Tcc,  SAEP电压降为零,灵敏放大器开始工作,在M1、M3和M2、M4所组成的交叉耦合反相器的正反馈作用下,BL和BLn上的电压很快被分别放大到Fcc和0;最后SAEN电压回零,SAEP电压升高至Fcc, PRE电压重新升高至Fcc。,BL和BLn电压强制回零,放大过程结束。
灵敏度(Sensitivity)是衡量灵敏放大器性能的一个重要标志,指的是灵敏放大器能够分辨的最小输入电压差。在理想状况下,如果灵敏放大器电路完全对称且不受外界噪声信号的干扰,则灵敏放大器的灵敏度为零,即可以正确放大任意小的输入电压差。但由于实际电路的不完全对称,主要是工艺造成的器件参数不对称、位线电容不对称以及阵列耦合噪声等,灵敏放大器的灵敏度并不为零,而是这些因素造成的失配电压(指在不对称或噪声干扰下灵敏放大器能正常工作所需要的最小电压差)的总和。
下面分别模拟分析这些因素对灵敏度造成的影响,在模拟过程中均考虑最差情况。首先考虑工艺造成的管子尺寸偏差。当反相器中的2个PMOS管M1,M2的尺寸偏差为±5%时,即M1管子尺寸增大5%,M2管子尺寸减小5%,经过模拟,灵敏放大器能正确放大的最小电压差为⊿V1=56 mV;当反相器中的2个NMOS管M3, M4的尺寸偏差为±5%时,即M3管子尺寸增大5%,M4管子尺寸减小5%,经过模拟,灵敏放大器能正确放大的最小电压差为⊿V2=75 mV。
再考虑工艺造成的管子阈值偏差。当反相器中的2个PMOS管M1、 M2的阈值偏差为±0.05 V时,即M1的阈值增加0.05 V,M4的阈值减小0.05 V,经过模拟,灵敏放大器能正确放大的最小电压差为⊿V4=56 mV;当反相器中的2个NMOS管M3,M4的阈值偏差为士0.05 V时,即M3的阈值增加0.05 VM4的阈值减小0.05 V,经过模拟,灵敏放大器能够正确放大的最小电压差为⊿V4=69 mV 。
接下来考虑位线负载电容Cb和Cbn。的容值偏差。假设这个偏差为±5%,即Cb的电容值增加5%, Cbn的电容值减小5%,经过模拟,灵敏放大器能正确放大的最小电压差为⊿V5=16 mV最后再加上电源电压漂移的影响,假设漂移10%,即当电源电压由5V降至4.5V时,以上各种情况下能分辨的最小电压差分别为⊿V1’=46 mV,⊿V2’=75 mV,⊿V3’=53 mV,⊿V4’=73 mV,⊿V5’=22 mV,灵敏放大器的灵敏度为⊿V1’+⊿V2’+⊿V3’+⊿V4’+⊿V5’=269 mV。在阵列灵敏放大器的设计中,还需要考虑阵列耦合噪声对灵敏度的影响,由于阵列噪声的研究非常复杂,所以在阵列设计中,失配电压采用10 mV的经验数值。
除了上述这种灵敏放大器结构,本实用新型同时提出一种如图2所示的电流型灵敏放大器结构,这种灵敏放大器的基本结构与前面类似,区别在于这种结构通过M7, M8, M9和M10这4个管子把BL和BLB上的输入电压转化为电流然后进行比较放大,并且通过SEN和SENB输出放大后的结果,从而忽略了BL和BLB上的负载电容不对称带来的影响。在BL上的位线负载电容为10 pF,BLB上的位线负载电容为0.1 pF,位线负载电容严重失调的情况下,对输入电压差为1mV的情况进行模拟。模拟结果显示,灵敏放大器仍然能够正确分辨,电路能够正常工作,这种结构在1T1C的铁电随机存储器参考单元中得以应用。
下面详细描述该电流型灵敏放大器的组成结构,如图2所示,包括两个PMOS管M1、M2,两NMOS管M3、M4,PMOS管M1的栅极与NMOS管M3的栅极相连接,PMOS管M2的栅极与NMOS管M3的栅极相连接,PMOS管M1的漏极连接到NMOS管M3的漏极,PMOS管M2的漏极连接到NMOS管M4的漏极,PMOS管M1的源极和PMOS管M2的源极共同连接到PMOS管M5的漏极,PMOS管M5的源极接Vdd,PMOS管M5的栅极连接使能信号端SAEP,NMOS管M3、M4的源极共同连接到NMOS管M6的漏极,NMOS管M6的源极接地,NMOS管M6的栅极连接栅极使能信号端SAEN;
电流型灵敏放大器还包括NMOS管M7、M8、M9、M10,NMOS管M7的漏极与NMOS管M8的漏极相连,NMOS管M7的源极接Vdd,NMOS管M7的栅极接位线BL,NMOS管M8的源极接地,NMOS管M8的栅极接位线预放电信号端PRE,NMOS管M9的漏极与NMOS管M10的漏极相连,NMOS管M9的源极接Vdd,NMOS管M9的栅极接反位线BLB,NMOS管M10的源极接地,NMOS管M10的栅极接位线预放电信号端PRE;
电流型灵敏放大器还包括源极共连接并接地的两个NMOS管,这两个NMOS管的栅极共同连接到位线预放电信号端PRE。
以上实施例仅供说明本实用新型之用,而非对本实用新型的限制,有关技术领域的技术人员,在不脱离本实用新型的精神和范围的情况下,还可以作出各种变换或变型,因此所有等同的技术方案,都落入本实用新型的保护范围。

Claims (5)

1.一种用于铁电随机存储器的灵敏放大电路,其特征在于包括:
两个PMOS管M1、M2,两NMOS管M3、M4,PMOS管M1的栅极与NMOS管M3的栅极相连接,PMOS管M2的栅极与NMOS管M3的栅极相连接,PMOS管M1的漏极连接到NMOS管M3的漏极,PMOS管M2的漏极连接到NMOS管M4的漏极,PMOS管M1的漏极和NMOS管M3的漏共同连接到位线BL,PMOS管M2的漏极和NMOS管M4的漏极共同连接到反位线BLn;
PMOS管M1与PMOS管M2的源极相连接后连接到PMOS管M5的漏极,PMOS管M5的源极连接电源Vdd,PMOS管M5的栅极连接使能信号端,NMOS管M3与NMOS管M4的源极共同连接到NMOS管M6的漏极,NMOS管M6的源极接地,NMOS管M6的栅极连接栅极使能信号端;
NMOS管M7、M8的栅极共同连接到位线预放电信号端,NMOS管M7、M8的源极共同连接然后接地,NMOS管M7的漏极连接到位线BL,NMOS管M8的漏极反位线BLn。
2.根据权利要求1所述的用于铁电随机存储器的灵敏放大电路,其特征在于还包括:
位线BL上连接负载电容Cb,反位线BLn连接负载电容Cbn,负载电容Cb、Cbn的另一端接地。
3.根据权利要求1或2所述的用于铁电随机存储器的灵敏放大电路,其特征在于:
当反相器中的2个PMOS管M1,M2的尺寸偏差为±5%时,即M1管子尺寸增大5%,M2管子尺寸减小5%,灵敏放大器正确放大的最小电压差为⊿V1=56 mV;
当反相器中的2个NMOS管M3, M4的尺寸偏差为±5%时,即M3管子尺寸增大5%,M4管子尺寸减小5%,灵敏放大器正确放大的最小电压差为⊿V2=75 mV。
4.根据权利要求1或2所述的用于铁电随机存储器的灵敏放大电路,其特征在于:
当反相器中的2个PMOS管M1,M2的阈值偏差为±0.05 V时,即M1的阈值增加0.05 V,M4的阈值减小0.05 V,灵敏放大器正确放大的最小电压差为⊿V4=56 mV;
当反相器中的2个NMOS管M3,M4的阈值偏差为士0.05 V时,即M3的阈值增加0.05 VM4的阈值减小0.05 V,灵敏放大器能正确放大的最小电压差为⊿V4=69 mV。
5.根据权利要求3所述的用于铁电随机存储器的灵敏放大电路,其特征在于:
当反相器中的2个PMOS管M1,M2的阈值偏差为±0.05 V时,即M1的阈值增加0.05 V,M4的阈值减小0.05 V,灵敏放大器正确放大的最小电压差为⊿V4=56 mV;
当反相器中的2个NMOS管M3,M4的阈值偏差为士0.05 V时,即M3的阈值增加0.05 VM4的阈值减小0.05 V,灵敏放大器能正确放大的最小电压差为⊿V4=69 mV。
CN 201220101370 2012-03-19 2012-03-19 用于铁电随机存储器的灵敏放大电路 Expired - Fee Related CN202584735U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220101370 CN202584735U (zh) 2012-03-19 2012-03-19 用于铁电随机存储器的灵敏放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220101370 CN202584735U (zh) 2012-03-19 2012-03-19 用于铁电随机存储器的灵敏放大电路

Publications (1)

Publication Number Publication Date
CN202584735U true CN202584735U (zh) 2012-12-05

Family

ID=47254123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220101370 Expired - Fee Related CN202584735U (zh) 2012-03-19 2012-03-19 用于铁电随机存储器的灵敏放大电路

Country Status (1)

Country Link
CN (1) CN202584735U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104036821A (zh) * 2014-06-12 2014-09-10 江南大学 一种改进型交叉耦合灵敏放大器
CN108648775A (zh) * 2018-05-07 2018-10-12 睿力集成电路有限公司 灵敏放大器、半导体存储装置及电压差的放大方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104036821A (zh) * 2014-06-12 2014-09-10 江南大学 一种改进型交叉耦合灵敏放大器
CN108648775A (zh) * 2018-05-07 2018-10-12 睿力集成电路有限公司 灵敏放大器、半导体存储装置及电压差的放大方法
CN108648775B (zh) * 2018-05-07 2023-10-20 长鑫存储技术有限公司 灵敏放大器、半导体存储装置及电压差的放大方法

Similar Documents

Publication Publication Date Title
US7460387B2 (en) eDRAM hierarchical differential sense amp
US8644101B2 (en) Local sense amplifier circuit and semiconductor memory device including the same
CN102592651B (zh) 用于铁电随机存储器的灵敏放大电路
CN102446545B (zh) 适用于低功耗芯片的静态随机访问存储器的设计方法
CN103871461A (zh) 一种适用于静态随机存储器的写复制电路
CN115171751B (zh) 存储器及其访问方法、电子设备
Nayak et al. A novel charge recycle read write assist technique for energy efficient and fast 20 nm 8T-SRAM array
CN102610264B (zh) 一种用于铁电随机存储器读出电路的电流型灵敏放大器
CN202584735U (zh) 用于铁电随机存储器的灵敏放大电路
CN202534357U (zh) 一种用于铁电随机存储器读出电路的电流型灵敏放大器
CN106205664A (zh) 存储器读写传输门管控电路
CN203799670U (zh) 一种适用于静态随机存储器的写复制电路
US8027193B2 (en) Semiconductor memory device having bit line disturbance preventing unit
US9418713B2 (en) Apparatus and method for sense amplifying
CN101814313B (zh) 单管单电容型铁电存储器
Nayak et al. Design of low-leakage and high writable proposed SRAM cell structure
US7983080B2 (en) Non-body contacted sense amplifier with negligible history effect
US20030095456A1 (en) Sense amplifier with independent write-back capability for ferroelectric random-access memories
Chun et al. Logic-compatible embedded DRAM design for memory intensive low power systems
US7525859B2 (en) Sense amplifier of semiconductor memory device
US7149138B2 (en) Increasing a refresh period in a semiconductor memory device
Ruixing et al. Bitline leakage current compensation circuit for high-performance SRAM design
US20070104003A1 (en) Memory device with auxiliary sensing
Kumar et al. DESIGN OF HIGH SPEEDAND LOW POWER 4T SRAM CELL
Wang et al. Read bitline sensing and fast local write-back techniques in hierarchical bitline architecture for ultralow-voltage SRAMs

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

Termination date: 20150319

EXPY Termination of patent right or utility model