CN202422687U - 一种像素单元驱动电路、像素单元和显示装置 - Google Patents

Abstract

本实用新型提供一种像素单元驱动电路、像素单元和显示装置，其中，所述像素单元驱动电路包括开关单元，其第一端与高电压信号端连接，第二端与发光器件连接，第三端与第一控制线连接，第四端与第二控制线连接；驱动晶体管，其源极与所述开关单元连接，漏极与低电压信号端连接；电容存储单元，其第一端与所述驱动晶体管的栅极连接，第二端与所述驱动晶体管的漏极之间，第三端与第二控制线连接。通过开关单元控制驱动电流I_oled和数据电流I_data的大小以及其通断，以使电流缩放比I_data/I_oled随着I_oled的变化而成相反趋势的变化，确保无论驱动电流I_oled大小，数据电流I_data都能够快速对电容存储单元快速充电。

Description

一种像素单元驱动电路、像素单元和显示装置

技术领域

本实用新型涉及有机电致发光装置的技术领域，具体地，涉及一种像素单元驱动电路、像素单元和显示装置。

背景技术

有机发光二极管(Organic Light-Emitting Diode，OLED)显示器等电致发光显示装置与传统的液晶显示器的显示方式不同，OLED显示器不需背光源，因此OLED显示装置可以做得更轻、更薄，可视角度更大，并且能够显著节省电能，所以，OLED显示技术越来越多普及。

OLED显示器包括驱动电路和OLED发光器件等，通过驱动电路向发光器件输出电流以驱动发光器件发出不同亮度的光。图1为现有技术中OLED显示器中的像素结构。如图1所示，现有技术中OLED像素包括第一信号线CN1、第二信号线CN2、驱动电路和OLED发光器件，其中，驱动电路包括电容Cst、驱动晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4，驱动晶体管T1的栅极和源极之间串联电容Cst，驱动晶体管T 1的栅极和漏极之间串联第三晶体管T3和第四晶体管T4，驱动晶体管T 1的漏极与第二晶体管T2的源极连接，第一信号线CN1分别连接第三晶体管T3的栅极和第四晶体管T4的栅极，第二信号线连接第四晶体管的栅极。驱动电路接收外部输入的数据电流I_data，数据电流I_data将存储在电容Cst中，电容Cst产生驱动OLED发光的驱动电流I_oled，现有技术中的数据电流I_data等于驱动电流I_oled。由于OLED发光时所需要的驱动电流I_oled比较小，因此数据电流I_data也比较小，当电容Cst较大时，较小的数据电流I_data需较长的时间对电容Cst充电，在低数据电流I_data的情况下，对电容Cst充电时间会很长，导致OLED显示器的刷新速度慢。

实用新型内容

为解决上述问题，本实用新型提供一种像素单元驱动电路、像素单元和显示装置，用于解决现有技术中像素单元刷新速度慢的问题。

为此，本实用新型提供一种像素单元驱动电路，其中，包括：

开关单元，其第一端与高电压信号端连接，第二端与发光器件连接，第三端与第一控制线连接，第四端与第二控制线连接；

驱动晶体管，其源极与所述开关单元连接，漏极与低电压信号端连接；

电容存储单元，其第一端与所述驱动晶体管的栅极连接，第二端与所述驱动晶体管的漏极之间，第三端与第二控制线连接。

其中，所述电容存储单元包括：第一电容、第二电容和第五晶体管；其中

所述第一电容一端与所述驱动晶体管的栅极连接，另一端与所述驱动晶体管的源极连接；

所述第二电容的一端与所述驱动晶体管的栅极连接，另一端与所述第五晶体管的源极连接；

所述第五晶体管的栅极与所述第二控制线连接，漏极与所述驱动晶体管的源极连接。

其中，所述电容存储单元包括：第一电容、第二电容和第五晶体管；其中

所述第一电容一端与所述驱动晶体管的栅极连接，另一端与所述第二电容的一端连接；

所述第二电容的另一端与所述驱动晶体管的源极连接；

所述第五晶体管的源极连接在所述第一电容和第二电容之间，栅极与第二控制线连接，漏极与所述驱动晶体管的源极连接。

其中，所述开关单元包括：第二晶体管、第四晶体管；

所述第二晶体管的源极与高电压信号端连接，栅极与第二控制线连接，漏极与所述驱动晶体管的漏极连接；

所述第四晶体管的漏极与所述驱动晶体管的栅极连接，栅极与第一控制线连接，源极与高电压信号端连接。

其中，所述开关单元还包括：

第三晶体管，其源极与所述驱动晶体管漏极连接，漏极与高电压信号端连接，栅极与第一控制线连接。

其中，所述驱动晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管为n型薄膜晶体管。

本实用新型提供一种像素单元，其中，包括OLED和上述任一像素单元驱动电路，所述像素单元驱动电路与所述OLED的阴极连接，所述OLED的阳极与高电压信号端连接。

本实用新型提供一种显示装置，其中，包括上述的像素单元。

本实用新型具有下述有益效果：

本实用新型提供的像素单元驱动电路，通过开关单元控制驱动电流I_oled和数据电流I_data的大小以及其通断，以使电流缩放比I_data/I_oled随着I_oled的变化而成相反趋势的变化，确保无论驱动电流I_oled大小，数据电流I_data都能够快速对电容存储单元快速充电。

本实用新型提供的像素单元和显示装置，通过开关单元控制驱动电流I_oled和数据电流I_data的大小以及其通断，以使电流缩放比I_data/I_oled随着I_oled的变化而成相反趋势的变化，确保无论驱动电流I_oled大小，数据电流I_data都能够快速对第一电容快速充电，提高像素单元的刷新速度，有助于实现高分辨率显示图像，同时降低电源在显示高亮度图像时的功耗，而且还可以通过控制外部输入的数据电流I_data的数值来控制驱动电流I_oled，从而控制发光器件的显示亮度。

附图说明

图1为现有技术中OLED显示器中的像素结构；

图2为本实用新型像素单元驱动电路第一实施例的结构示意图；

图3为本实用新型像素单元驱动电路第二实施例的结构示意图；

图4为图3所示像素单元驱动电路的时序信号图；

图5为图3所示素单元驱动电路在第一时序阶段的等效电路图；

图6为图3所示素单元驱动电路在第二时序阶段的等效电路图；

图7为本实用新型像素单元驱动电路第三实施例的结构示意图；

图8为图7所示素单元驱动电路在第二时序阶段的等效电路图。

具体实施方式

为使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图对本实用新型提供的像素单元驱动电路、像素单元和显示装置进行详细描述。

图2为本实用新型像素单元驱动电路第一实施例的结构示意图。如图2所示，本实施例像素单元驱动电路包括开关单元201、电容存储单元202和驱动晶体管T 1，其中，开关单元201的第一端与高电压信号端连接，开关单元201的第二端与发光器件连接，开关单元201的第三端与第一控制线CN1连接，开关单元201的第四端与第二控制线CN2连接；电容存储单元202的第一端与驱动晶体管T1的栅极连接，电容存储单元202的第二端与驱动晶体管T1的漏极之间，电容存储单元202的第三端与第二控制线CN2连接；驱动晶体管T1的源极与开关单元201连接，驱动晶体管T1的漏极与低电压信号端Vss连接。

第一控制线CN1向开关单元201输出高电平控制信号，开关单元201导通，通过第二控制线CN2分别向开关单元201和电容存储单元202输出低电平信号，电源的高电位Vdd输出数据电流I_data，数据电流I_data将存储在电容存储单元202中，存储在电容存储单元202中的电量为Q；驱动晶体管T 1的源极和漏极之间的电流为I_ds1，则I_data＝I_ds1，此时，驱动晶体管T1栅极和源极之间的电压Vgs；存储在电容存储单元202中的电量为Q；通过第一控制线CN1向开关单元201输出低电平控制信号，通过第二控制线CN2分别向开关单元201和电容存储单元202输出高电平信号，电容存储单元202的电压将降低，电源向OLED输出驱动电流I_oled，此时电容存储单元202的电压等于驱动晶体管T1的栅极和源极之间的电压V^/gs，电源向OLED输出的驱动电流I_oled等于流经驱动晶体管的源极和漏极电流I^/ _ds1，所以，数据电流I_data小于驱动电流I_oled，并且数据电流I_data的变化幅度要小于驱动电流I_oled的变化幅度，在电流缩放比I_data/I_oled随着I_oled的变化而成相反趋势的变化的同时，无论驱动电流I_oled大小，数据电流I_data都不会太小，确保数据电流I_data都能够快速对电容存储单元快速充电。

图3为本实用新型像素单元驱动电路第二实施例的结构示意图。如图3所示，本实施例像素单元驱动电路中的电容存储单元包括第一电容Cst1、第二电容Cst2和第五晶体管T5；其中，第一电容Cst1的一端与驱动晶体管T 1的栅极连接，第一电容Cst1的另一端与驱动晶体管T 1的源极连接，第二电容Cst2的一端与驱动晶体管T 1的栅极连接，第二电容Cst2的另一端与第五晶体管T5的源极连接，第五晶体管T5的栅极与第二控制线CN2连接，第五晶体管T5的漏极与驱动晶体管T 1的源极连接；开关单元包括第二晶体管T2和第四晶体管T4，第二晶体管T2的源极与高电压信号端Vdd连接，第二晶体管T2的栅极与第二控制线CN2连接，第二晶体管T2的漏极与驱动晶体管的漏极连接，第四晶体管T4的漏极与驱动晶体管T 1的栅极连接，第四晶体管T4的栅极与第一控制线CN1连接，第四晶体管T4的源极与高电压信号端Vdd连接。

进一步的，本实施例像素单元驱动电路中的开关单元还包括：第三晶体管T3，第三晶体管T3的源极与驱动晶体管T1的漏极连接，第三晶体管T3的漏极与高电压信号端Vdd连接，第三晶体管T3的栅极与第一控制线CN1连接，当第四晶体管T4的出现断路故障时，第一控制线CN1仍可通过第三晶体管T3实现对开关单元201的控制，增强了开关单元的稳定性。

图4为图3所示像素单元驱动电路的时序信号图，图5为图3所示像素单元驱动电路在第一时序阶段的等效电路图，图6为图3所示像素单元驱动电路在第二时序阶段的等效电路图。如图4所示，在第一时序阶段，通过第一控制线CN1分别向第三晶体管T3的栅极和第四晶体管T4的栅极输出高电平控制信号，第三晶体管T3和第四晶体管T4导通；通过第二控制线分别向第二晶体管T2的栅极和第五晶体管的栅极T5输出低电平控制信号，第二晶体管和第五晶体管截止。第一时序阶段中，驱动电路的等效电路如图5所示，电源的高电位Vdd输出数据电流I_data，数据电流I_data将存储在第一电容Cst1中，同时，驱动晶体管T1处于饱和状态，驱动晶体管T1的源极和漏极之间的电流为I_ds1，则I_data＝I_ds1，此时，驱动晶体管T1栅极和源极之间的电压Vgs＝Va-Vss，其中，Va为A处的电平，Vss为电源的低电平。

第一时序阶段结束时，存储在第一电容Cst1中的电量为Q，第一电容Cst1的电压等于动晶体管T1栅极和源极之间的电压Vgs，根据公式可得：

$V_{\mathrm{gs}}=\frac{Q}{\mathrm{Cst}1}---\left(1\right)$

其中，驱动晶体管T1源极和漏极之间的电流I_ds1如公式(2)所示

$I_{\mathrm{ds}1}=\frac{1}{2}k1{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2---\left(2\right)$

由于I_data＝I_ds1，根据公式(2)可得公式(3)，公式(3)如下所示：

$I_{\mathrm{data}}=I_{\mathrm{ds}1}=\frac{1}{2}k1{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2---\left(3\right)$

根据公式(1)、公式(2)和公式(3)可得公式(4)，公式(4)如下所示：

$I_{\mathrm{data}}=\frac{1}{2}k1{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2=\frac{1}{2}k1{(\frac{Q}{C_{\mathrm{st}1}}-V_{\mathrm{th}})}^2---\left(4\right)$

其中，K1为驱动晶体管的电流参数。

如图4、图6所示，在第二时序阶段，通过第一控制线CN1分别向第三晶体管T3的栅极和第四晶体管T4的栅极输出低电平控制信号，使第三晶体管T3和第四晶体管T4截止；通过第二控制线分别向第二晶体管T2的栅极和第五晶体管的栅极T5输出高电平控制信号，使第二晶体管和第五晶体管导通。当第二晶体管T2导通时，电源将向OLED输出电流I_oled，电源向OLED输出的驱动电流I_oled等于流经驱动晶体管的源极和漏极电流I^/ _ds1；当第五晶体管T5导通时，第一电容Cst1和第二电容Cst2并联，该并联电路连接在驱动晶体管T 1的栅极和源极之间，此时，存储在第一电容Cst1中的电量Q将在第一电容Cst1和第二电容Cst2之间分配，使第一电容Cst1和第二电容Cst2上的电压相等，第一电容Cst1和第二电容Cst2上的电压等于驱动晶体管T 1的栅极和源极之间的电压V^/gs，其中，驱动晶体管T1的栅极和源极之间的电压V^/gs如公式(5)所示：

$V_{\mathrm{gs}}^{\′}=\frac{Q}{\mathrm{Cst}1+\mathrm{Cst}2}---\left(5\right)$

其中，驱动晶体管T 1源极和漏极之间的电流I^/ _ds1如公式(6)所示：

$I_{\mathrm{ds}1}^{\′}=\frac{1}{2}{K}_1{(V_{\mathrm{gs}}^{\′}-V_{\mathrm{th}})}^2---\left(6\right)$

由于I_oled＝I^/ _ds1，根据公式(6)可得公式(7)，公式(7)如下所示：

$I_{\mathrm{oled}}=I_{\mathrm{ds}1}^{\′}=\frac{1}{2}{K}_1{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2$

根据公式(5)、公式(6)和公式(7)可得公式(8)，公式(8)如下所示：

$I_{\mathrm{oled}}=\frac{1}{2}k1{(V_{\mathrm{gs}}^{\′}-V_{\mathrm{th}})}^2=\frac{1}{2}k1{(\frac{Q}{C_{\mathrm{st}1}+C_{\mathrm{st}2}}-V_{\mathrm{th}})}^2---\left(8\right)$

根据公式(4)和公式(8)，对数据电流I_data与驱动电流I_oled之间的电流缩放比I_data/I_oled进行运算，电流缩放比I_data/I_oled如公式(9)所示：

$\frac{I_{\mathrm{data}}}{I_{\mathrm{oled}}}=\frac{\frac{1}{2}k{(\frac{Q}{C_{\mathrm{st}1}}-V_{\mathrm{th}})}^2}{\frac{1}{2}k{(\frac{Q}{C_{\mathrm{st}1}+C_{\mathrm{st}2}}-V_{\mathrm{th}})}^2}={\left(\frac{\frac{Q}{\mathrm{Cst}1}-V_{\mathrm{th}}}{\frac{Q}{\mathrm{Cst}1+\mathrm{Cst}2}-V_{\mathrm{th}}}\right)}^2={\left(\frac{\frac{Q}{\mathrm{Cst}1+\mathrm{Cst}2}+\frac{\mathrm{Cst}2}{\mathrm{Cst}1}\·\frac{Q}{\mathrm{Cst}1+\mathrm{Cst}2}-V_{\mathrm{th}}}{\frac{Q}{\mathrm{Cst}1+\mathrm{Cst}2}-V_{\mathrm{th}}}\right)}^2$

$={(\frac{\frac{\mathrm{Cst}2}{\mathrm{Cst}1}\·\frac{Q}{\mathrm{Cst}1+\mathrm{Cst}2}}{\frac{Q}{\mathrm{Cst}1+\mathrm{Cst}2}-V_{\mathrm{th}}}+1)}^2={(\frac{\frac{\mathrm{Cst}2}{\mathrm{Cst}1}{V}_{\mathrm{gs}}^{\′}}{V_{\mathrm{gs}}^{\′}-V_{\mathrm{th}}}+1)}^2={(\frac{\mathrm{Cst}2}{\mathrm{Cst}1}\·\frac{\sqrt{\frac{2I_{\mathrm{oled}}}{k1}}+V_{\mathrm{th}}}{\sqrt{\frac{{2I}_{\mathrm{oled}}}{k1}}}+1)}^2$

$={(\frac{\mathrm{Cst}2}{\mathrm{Cst}1}\·\frac{V_{\mathrm{th}}\sqrt{k1}}{\sqrt{2I_{\mathrm{oled}}}}+\frac{\mathrm{Cst}1}{\mathrm{Cst}2}+1)}^2=\frac{k1}{2}{\left(\frac{\mathrm{Cst}2V_{\mathrm{th}}}{\mathrm{Cst}1}\right)}^2{[\frac{1}{\sqrt{I_{\mathrm{oled}}}}+(1+\frac{\mathrm{Cst}1}{\mathrm{Cst}2})\frac{\sqrt{2}}{V_{\mathrm{th}}\sqrt{k1}}]}^2$

$=a{(\frac{1}{\sqrt{I_{\mathrm{oled}}}}+b)}^2---\left(9\right)$

其中， $a=\frac{k1}{2}{\left(\frac{\mathrm{Cst}2\·V_{\mathrm{th}}}{\mathrm{Cst}1}\right)}^2,$ $b=(1+\frac{\mathrm{Cst}1}{\mathrm{Cst}2})\frac{\sqrt{2}}{V_{\mathrm{th}}\sqrt{k1}}.$

根据公式(9)可知，电流缩放比I_data/I_oled随着I_oled的变化而成相反趋势的变化，当需要较大的驱动电流I_oled时，电流缩放比较小，因此降低了电源在显示高亮度图像时的功耗，同时有较大的数据电流I_data来对第一电容Cst1进行快速充电；当需要较小的的驱动电流I_oled时，由于电流缩放比较大，因此仍然可以维持一个相对较大的数据电流I_data来对第一电容Cst1充电，从而保证数据电流I_data对第一电容Cst1进行快速充电，提高像素单元的刷新速度，有助于实现高分辨率显示图像。

根据公式(9)可得公式(10)，公式(10)如下所示：

$\sqrt{I_{\mathrm{oled}}}=\frac{1}{b\sqrt{a}}\·\sqrt{I_{\mathrm{data}}}-\frac{1}{b}---\left(10\right)$

根据公式(10)得知，通过控制外部输入的数据电流I_data的数值来控制驱动电流I_oled，从而可以精确控制发光器件的显示亮度。

图7为本实用新型像素单元驱动电路第三实施例的结构示意图。如图7所示，本实施例中，存储单元包括第一电容Cst1、第二电容Cst2和第五晶体管T5，开关单元包括第二晶体管T2和第四晶体管T4；其中，第一电容Cst1的一端与驱动晶体管T1的栅极连接，第一电容Cst1的另一端与第二电容Cst2的一端连接，第二电容Cst2的另一端与驱动晶体管T1的源极连接；第五晶体管T5的源极连接在第一电容Cst1和第二电容Cst2之间，第五晶体管T5的栅极与第二控制线CN2连接，第五晶体管T5的漏极与驱动晶体管T1的源极连接；第二晶体管T2的源极与高电压信号端Vdd连接，第二晶体管T2的栅极与第二控制线CN2连接，第二晶体管T2的漏极与驱动晶体管T1的漏极连接，第四晶体管T4的漏极与驱动晶体管T1的栅极连接，第四晶体管T4的栅极与第一控制线CN1连接，第四晶体管T4的源极与高电压信号端Vdd连接。

进一步的，本实施例像素单元驱动电路中，开关单元还包括第三晶体管T3，第三晶体管T3的源极与驱动晶体管T1的漏极连接，第三晶体管T3的漏极与高电压信号端Vdd连接，第三晶体管T3的栅极与第一控制线CN1连接。

在实际应用中，第二晶体管T2、第三晶体管T3和第四晶体管T4的源极和漏极的功能是相同的，所以，可以将上述晶体管的源极和漏极交换连接，对驱动电路的作用是相同的。驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5为n型薄膜晶体管。

图8为图7所示像素单元驱动电路在图4所示第二时序阶段的等效电路图。本实施例中，当向像素单元驱动电路中施加如图4所示的时序信号，第一时序阶段时像素单元驱动电路的等效电路如图5所示。第二时序阶段时像素单元驱动电路的等效电路如图8所示，如图8所示，第一电容Cst1和第二电容Cst2串联，第一电容Cst1上电量Q将在第一电容Cst1和第二电容Cst2之间分配，使第一电容Cst1和第二电容Cst2上的电压相等，第一电容Cst1和第二电容Cst2上的电压等于驱动晶体管T1的栅极和源极之间的电压V^/gs，其中，驱动晶体管T1的栅极和源极之间的电压V^/gs如公式(5)所示。因此，本实用新型像素单元驱动电路第二实施例中，数据电流I_data、驱动电流I_oled和电流缩放比I_data/I_oled等电学参数与像素单元驱动电路第一实施例中公式(1)-(10)的运算过程相同，在此不再赘述。

上述像素单元驱动电路实施例中，通过开关单元控制驱动电流I_oled和数据电流I_data的大小以及其通断，以使电流缩放比I_data/I_oled随着I_oled的变化而成相反趋势的变化，确保无论驱动电流I_oled大小，数据电流I_data都能够快速对第一电容快速充电，提高像素单元驱动电路的刷新速度，有助于实现高分辨率显示图像，同时降低电源在显示高亮度图像时的功耗，而且还可以通过控制外部输入的数据电流I_data的数值来控制驱动电流I_oled，从而控制发光器件的显示亮度。

本实用新型还提供一种像素单元，包括OLED发光器件和上述的任意一种像素单元驱动电路，其中，所述像素单元驱动电路与OLED的阴极连接，OLED的阳极与高电压信号端Vdd连接。

本实用新型还提供一种显示装置，其中，包括上述实施例中的像素单元。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (8)

1.一种像素单元驱动电路，其特征在于，包括：

开关单元，其第一端与高电压信号端连接，第二端与发光器件连接，第三端与第一控制线连接，第四端与第二控制线连接；

驱动晶体管，其源极与所述开关单元连接，漏极与低电压信号端连接；

电容存储单元，其第一端与所述驱动晶体管的栅极连接，第二端与所述驱动晶体管的漏极之间，第三端与第二控制线连接。

2.根据权利要求1所述的像素单元驱动电路，其特征在于，所述电容存储单元包括：第一电容、第二电容和第五晶体管；其中

所述第一电容一端与所述驱动晶体管的栅极连接，另一端与所述驱动晶体管的源极连接；

所述第二电容的一端与所述驱动晶体管的栅极连接，另一端与所述第五晶体管的源极连接；

所述第五晶体管的栅极与所述第二控制线连接，漏极与所述驱动晶体管的源极连接。

3.根据权利要求1所述的像素单元驱动电路，其特征在于，所述电容存储单元包括：第一电容、第二电容和第五晶体管；其中

所述第一电容一端与所述驱动晶体管的栅极连接，另一端与所述第二电容的一端连接；

所述第二电容的另一端与所述驱动晶体管的源极连接；

所述第五晶体管的源极连接在所述第一电容和第二电容之间，栅极与第二控制线连接，漏极与所述驱动晶体管的源极连接。

4.根据权利要求1至3任一所述的像素单元驱动电路，其特征在于，所述开关单元包括：第二晶体管、第四晶体管；

所述第二晶体管的源极与高电压信号端连接，栅极与第二控制线连接，漏极与所述驱动晶体管的漏极连接；

所述第四晶体管的漏极与所述驱动晶体管的栅极连接，栅极与第一控制线连接，源极与高电压信号端连接。

5.根据权利要求4所述的像素单元驱动电路，其特征在于，所述开关单元还包括：

第三晶体管，其源极与所述驱动晶体管漏极连接，漏极与高电压信号端连接，栅极与第一控制线连接。

6.根据权利要求5所述的像素单元驱动电路，其特征在于，所述驱动晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管为n型薄膜晶体管。

7.一种像素单元，其特征在于，包括OLED和如权利要求1至6中任一权利要求所述的像素单元驱动电路，所述像素单元驱动电路与所述OLED的阴极连接，所述OLED的阳极与高电压信号端连接。

8.一种显示装置，其特征在于，包括多个如权利要求7所述的像素单元。

Images