CN202210519U

CN202210519U - 提高单位面积引脚量的芯片尺寸封装csp集成电路芯片

Info

Publication number: CN202210519U
Application number: CN2011203730239U
Authority: CN
Inventors: 高庄
Original assignee: Individual
Current assignee: Individual
Priority date: 2011-10-08
Filing date: 2011-10-08
Publication date: 2012-05-02
Anticipated expiration: 2021-10-08

Abstract

一种提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片，包括集成电路晶体，基板，以及引脚。尤其是，任何一个所述引脚被设置在基板底部的位置都满足，该引脚的出线方向线中至少有一根出线方向线使得该出线方向线两侧的所有引脚分别与该出线方向线的距离不小于最小安全出线距离，且该出线方向线不经过任何引脚。本实用新型充分利用集成电路芯片的基板面积，基板单位面积内能够设置的引脚数量显然较现有技术提高很多，在确保CSP封装的高集成度特点同时，在集成电路芯片基板底面布置更多的引脚，解决了现有技术的CSP封装的集成电路芯片的高集成度与单位面积引脚量低之间的矛盾。

Description

提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片

技术领域

本实用新型涉及集成电路芯片，特别是涉及采用芯片尺寸封装CSP的集成电路芯片。

背景技术

集成电路芯片包括集成有电路的晶体和用于封装所述晶体的封装结构。在集成电路晶体的众多封装结构中，芯片尺寸封装Chip Scale Package是现有技术被逐渐普及的一种封装结构。采用芯片尺寸封装CSP的集成电路芯片面积与集成电路晶体的面积几乎相同，也就是说相比其它封装结构，采用CSP封装结构的集成电路芯片中能够封装更大面积的集成电路晶体，使得CSP封装的集成电路芯片的集成度更高。但是，采用CSP封装的集成电路芯片在集成度提高的同时，势必增加了芯片的引脚数量。现有技术集成电路芯片大都采用单圈引脚布置结构，如图4所示，即集成电路芯片的引脚1′沿集成电路芯片基板3′边缘内侧一个挨一个的设置，相邻两引脚1′之间的距离不小于最小安全距离。无论采用基座插接安装模式还是采用直接焊接安装模式，在安装集成电路芯片的印刷电路板PCB上，为各引脚都设置有引出线的印刷电路，那么使相邻两根引出线之间的距离避免出现该两引出线短路和/或电干扰的距离就是所述最小安全距离。所述基座插接安装模式是指将基座的引脚电连接在电路板上，基座上设置有插槽，该插槽内对应集成电路芯片的引脚设置有引脚插孔或者触点，所述集成电路芯片通过将各引脚对应插入各插孔内或者接触触点实现与基座电连接，进而实现集成电路芯片与电路板电连接。由于采用CSP封装的集成电路芯片的集成度提高，就会造成有更多的引脚需要设置在集成电路芯片基板的底部，即使采用最紧密的单圈引脚布置结构，沿所述基板底部边缘内侧都不够设置所有引脚。现有技术解决该问题的通常做法就是增加基板的尺寸以满足用单圈引脚布置结构布置所有的引脚，但这种解决方法导致封装面积大于集成电路晶体的面积，这与CSP封装的要达到的技术效果又背道而驰。因此现有技术采用CSP封装的集成电路芯片的高集成度与单位面积引脚量低形成矛盾。

实用新型内容

本实用新型要解决的技术问题在于避免现有技术的不足之处而提出一种提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片，使得集成电路芯片在不增加基板面积的情况下增加基板底部的引脚数量，解决了现有技术的CSP封装的集成电路芯片的高集成度与单位面积引脚量低之间的矛盾。

本实用新型解决所述技术问题可以通过采用以下技术方案来实现：

设计、制造一种提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片，包括集成电路晶体，用于封装该集成电路晶体的基板，以及设置在所述基板底部的至少一个引脚。尤其是，任何一个所述引脚被设置在基板底部的位置都满足，该引脚的出线方向线中至少有一根出线方向线使得该出线方向线两侧的所有引脚分别与该出线方向线的距离不小于最小安全出线距离，且该出线方向线不经过任何引脚。所述出线方向线是指将所述集成电路芯片电连接在电路板上时，该电路板上与引脚电连接的引出线在所述基板上的正投影线。所述安全出线距离是指令两引出线之间的距离足以避免该两引出线出现短路或者电干扰的距离。

具体地，所述引脚包括沿所述基板边缘内侧设置的至少一个外圈引脚，以及位于所述外圈引脚围成区域范围内的至少一个内部引脚。

关于外圈引脚和内部引脚的布设，假设在所述基板上存在N根形状相同、互不交叉的封闭曲线，从第1根封闭曲线至第N根封闭曲线，逐根封闭曲线围成的面积逐渐减小，面积大的封闭曲线套在面积小的封闭曲线外；所述外圈引脚沿第1根封闭曲线设置，所述内部引脚被分成M组，M＝N－1；各组内部引脚分别对应沿第2根封闭曲线至第N根封闭曲线设置，即第1组内部引脚沿第2根封闭曲线设置，第2组内部引脚沿第3根封闭曲线设置，…，第M组内部引脚沿第N根封闭曲线设置，M和N都是自然数。

一般地，所述集成电路芯片呈矩形，那么所述基板也呈矩形，所述N根封闭曲线各自围成与基板形状相同的矩形。

本实用新型所述引脚都呈半球状。

同现有技术相比较，本实用新型“提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片”的技术效果在于：

本实用新型充分利用集成电路芯片的基板面积，在基板底面都设置有引脚，各引脚通过“插空”的方式确保引出线之间距离不小于最小安全距离，基板单位面积内能够设置的引脚数量显然较现有技术提高很多，在确保CSP封装的高集成度特点同时，在集成电路芯片基板底面布置更多的引脚，解决了现有技术的CSP封装的集成电路芯片的高集成度与单位面积引脚量低之间的矛盾。

附图说明

图1是本实用新型“提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片”第一实施例基板3底部的正投影示意图；

图2是本实用新型第二实施例的基板3底部的正投影示意图；

图3是本实用新型第三实施例的基板3底部的正投影示意图；

图4是现有技术集成电路芯片基板3′底部的正投影示意图。

具体实施方式

以下结合附图所示实施例作进一步详述。

本实用新型提出一种提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片，包括集成电路晶体，用于封装该集成电路晶体的基板3，以及设置在所述基板底部的至少一个引脚。任何一个所述引脚被设置在基板3底部的位置都满足，该引脚的出线方向线中至少有一根出线方向线使得该出线方向线两侧的所有引脚分别与该出线方向线的距离不小于最小安全出线距离，且该出线方向线不经过任何引脚；所述出线方向线是指将所述集成电路芯片电连接在电路板上时，该电路板上与引脚电连接的引出线在所述基板3上的正投影线；所述安全出线距离是指令两引出线之间的距离足以避免该两引出线出现短路或者电干扰的距离。本实用新型所述引脚可以杂乱无章的布设在基板3底部，而不只是像现有技术将引脚沿基板边缘内侧布设，只要任何一个引脚对应的电路板上的引出线能够被安全引出即可，即所有引出线之间应当保持所述最小安全出线距离。所述最小安全出线距离视工艺条件的不同情况而定。如图4所示，现有技术集成电路芯片的引脚都是沿基板边缘内侧布设，显然基板中部面积因没有布设引脚而浪费，本实用新型使得集成电路芯片引脚的布设不受具体位置的限制，而是只以安全出线为限定条件，从所述集成电路芯片外侧向里看，能够看到所有引脚，也就是说，所有引脚都是采用“插空”布置。本实用新型采用上述结构，充分利用了集成电路芯片的基板面积，提高了单位面积内的引脚量，在确保芯片尺寸封装CSP达到的高集成度情况下，使集成电路芯片能够设置的引脚数量也能满足CSP封装高集成度芯片对引脚数量增加的需求。

作为CSP封装结构的一种典型情况，本使用新型各实施例所述采用CSP封装的集成电路芯片引脚都呈半球状。

作为对现有技术集成电路芯片的改进，本实用新型各实施例在原有单圈引脚布置结构的基础上，在单圈引脚围成面积内又布设引脚，即所述引脚包括沿所述基板3边缘内侧设置的至少一个外圈引脚11，以及位于所述外圈引脚11围成区域范围内的至少一个内部引脚20。

本实用新型第一实施例，如图1所示，包括外圈引脚11和内部引脚20。所有的引脚11、20都满足本实用新型上述应当满足的条件。以一个具体的内部引脚201为例，该引脚201可以有任意的出线方向线，按照集成电路芯片的常规，通常使用的出线方向线是分别于集成电路芯片的矩形基板3的四条边分别平行的四条出线方向线OA、OB、OC、OD。其中出线方向线OD经过了其它引脚而不是满足本实用新型条件的出线方向线。出线方向线OB没有经过任何引脚，该出线方向线OB两侧具体的外圈引脚111、112分别距离出线方向线OB的距离是H4、H3，但是距离H3、H4小于所述最小安全出线距离，因此出线方向线OB不是满足本实用新型条件的出线方向线。从图中可以看到，出线方向线OC与两侧引脚的距离明显小于H3、H4，所以出线方向线OC不是满足本实用新型条件的出线方向线。出线方向线OA没有经过任何引脚，该出线方向线OA两侧具体的外圈引脚111、113分别距离出线方向线OB的距离是H1、H2，而且距离H1、H2不小于所述最小安全出线距离，因此出线方向线OA是满足本实用新型条件的出线方向线。综上，引脚201具有一根出线方向线OA，该出线方向线OA两侧的所有引脚分别与该出线方向线OA的距离不小于最小安全出线距离，且该出线方向线不经过任何引脚，引脚201是满足本实用新型限定引脚设置位置条件的引脚。同理，图1中所有引脚11、20都是满足上述条件的引脚，很明显采用第一实施例结构的集成电路芯片的引脚数量大于现有技术集成电路芯片，在采用CSP封装以提高集成度的同时，也满足高集成度芯片对引脚数量的需求。

所述引脚可以杂乱无章的布设，也可以采用具有一定规律的布设方式。假设在所述基板3上存在N根形状相同、互不交叉的封闭曲线，从第1根封闭曲线至第N根封闭曲线，逐根封闭曲线围成的面积逐渐减小，面积大的封闭曲线套在面积小的封闭曲线外。所述外圈引脚11沿第1根封闭曲线设置，所述内部引脚被分成M组，M＝N－1；各组内部引脚分别对应沿第2根封闭曲线至第N根封闭曲线设置，即第1组内部引脚21沿第2根封闭曲线设置，第2组内部引脚22沿第3根封闭曲线设置，…，第M组内部引脚2M沿第N根封闭曲线设置，M和N都是自然数。

本实用新型第一实施例可以看作在基板3上存在第1根封闭曲线Q11和第2根封闭曲线Q12，只是封闭曲线Q11与Q12的形状不同。

本实用新型第二实施例和第三实施例，如图2和图3所示，所述集成电路芯片呈矩形，那么所述基板3也呈矩形，所述N根封闭曲线各自围成与基板3形状相同的矩形。这里的形状相同是指根封闭曲线是按一定比例放大或者缩小而成的。

本实用新型第二实施例，如图2所示，包括外圈引脚11和第1组内部引脚21，即N=2，M＝1。外圈引脚11沿第1根封闭曲线Q21设置，第1组内部引脚21沿第2根封闭曲线Q22设置。

本实用新型第三实施例，如图3所示，包括外圈引脚11和第1组内部引脚21，即N=2，M＝1。本实施例中的第2根封闭曲线Q32采用了特殊的线段，由于按比例从第1根封闭曲线Q31缩小后，第2根封闭曲线Q32的宽边已经小于内部引脚21的直径，这种情况就将第2根封闭曲线Q32直接采用一根线段。从而，外圈引脚11沿第1根封闭曲线Q21设置，第1组内部引脚21沿第2根封闭曲线Q22设置。

Claims

1.一种提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片，包括集成电路晶体，用于封装该集成电路晶体的基板（3），以及设置在所述基板（3）底部的至少一个引脚；其特征在于：

任何一个所述引脚被设置在基板（3）底部的位置都满足，该引脚的出线方向线中至少有一根出线方向线使得该出线方向线两侧的所有引脚分别与该出线方向线的距离不小于最小安全出线距离，且该出线方向线不经过任何引脚；

所述出线方向线是指将所述集成电路芯片电连接在电路板上时，该电路板上与引脚电连接的引出线在所述基板（3）上的正投影线；

所述安全出线距离是指令两引出线之间的距离足以避免该两引出线出现短路或者电干扰的距离。

2.根据权利要求1所述的提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片，其特征在于：

所述引脚包括沿所述基板（3）边缘内侧设置的至少一个外圈引脚（11），以及位于所述外圈引脚（11）围成区域范围内的至少一个内部引脚（20）。

3.根据权利要求2所述的提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片，其特征在于：

假设在所述基板（3）上存在N根形状相同、互不交叉的封闭曲线，从第1根封闭曲线至第N根封闭曲线，逐根封闭曲线围成的面积逐渐减小，面积大的封闭曲线套在面积小的封闭曲线外；

所述外圈引脚（11）沿第1根封闭曲线设置，所述内部引脚被分成M组，M＝N－1；各组内部引脚分别对应沿第2根封闭曲线至第N根封闭曲线设置，即第1组内部引脚（21）沿第2根封闭曲线设置，第2组内部引脚（22）沿第3根封闭曲线设置，…，第M组内部引脚（2M）沿第N根封闭曲线设置，M和N都是自然数。

4.根据权利要求3所述的提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片，其特征在于：

所述集成电路芯片呈矩形，那么所述基板（3）也呈矩形，所述N根封闭曲线各自围成与基板（3）形状相同的矩形。

5.根据权利要求1至4之任一所述的提高单位面积引脚量的芯片尺寸封装CSP集成电路芯片，其特征在于：

所述引脚都呈半球状。