CN202167479U - 一种贴片式二极管改良结构 - Google Patents
一种贴片式二极管改良结构 Download PDFInfo
- Publication number
- CN202167479U CN202167479U CN 201120268757 CN201120268757U CN202167479U CN 202167479 U CN202167479 U CN 202167479U CN 201120268757 CN201120268757 CN 201120268757 CN 201120268757 U CN201120268757 U CN 201120268757U CN 202167479 U CN202167479 U CN 202167479U
- Authority
- CN
- China
- Prior art keywords
- copper sheet
- conductive copper
- chip
- overlapping
- bond end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Rectifiers (AREA)
Abstract
本实用新型公开的一种贴片式二极管改良结构,包括左、右导电铜片、芯片及绝缘胶层,左导电铜片两端分别设置有成上下布置的左接触端及左搭接端,右导电铜片两端分别设置有成上下布置的右接触端及右搭接端,左、右导电铜片以其左、右搭接端相对,绝缘胶层包覆于所述左、右导电铜片外,并令左、右导电铜片的左、右接触端露出绝缘胶层外,其左、右导电铜片的左、右搭接端设置有左、右搭接凸台,芯片固设于所述的左、右搭接凸台端之间。本实用新型的芯片与左、右导电铜片的左、右搭接端组装时,无须再注意芯片的极性,因此大幅度地提高了晶元的放置效率。
Description
技术领域
本实用新型涉及整流二极管技术领域,特别涉及一种贴片式二极管改良结构。
背景技术
随着时代潮流不断进步,求新、求变的脚步,各种用品、用具的使用也讲求方便、易携带,因此,各种电子产品在体积上尽量小,可方便置放、搬运,而携带式电子产品更是要求体积小、便于随身携带为主,电子用品的体积缩小,相对的在使用的电子电路零件中,亦要有小体积的零件来符合小体积的需求,各种电子零件中,整流二极管是不可或缺的重要零件,各种电子产品均需由整流器做截波整流,使电子产品在使用时电流更为稳定。
目前所使用的整流二极管,请参阅图1、2、3所示,目前所使用的二极管其制造方法通常为:首先如图1所示,将制作二极管的导片1B以冲压方式制成,并于两个成型的导片1B间设置芯片1C;然后,如图2所示,在两导片1B外侧以绝缘胶层1D塑模成型;最后,如图2所示,将经以绝缘胶层1D素模成型后的两导片1B的极脚1E折靠于绝缘胶层1D底部,以制成整流二极管1A。
然而如此结构的整流二极管,存在诸多缺失,使得整流二极管在制造、使用上,均无法达到理想的要求,诸如:
1、制造过程中,二极管成型成型后,导片的端脚必须弯折于绝缘胶层下方,在折弯过程中,若左、右折弯不对称,使成型的整流二极管左、右高低不平,容易摇晃,装置于电路板上后,若衔接未妥,使电流流通受影响。
2、二导电铜片的端脚在折弯时,折弯力必须适当,否则容易将端脚折断,且折弯时让端脚折弯处形成应力集中,容易产生裂痕,并使晶片产生微裂,使用寿命也较短。
为此中国发明专利授权公告号CN1177367C公开了一种表面粘着型整流二极管,参见图4,左、右导电铜片30、40以其左、右搭接端32、42相对,芯片50固设于左、右搭接端32、42之间;芯片50亦可通过导电胶层粘接固定于左、右搭接端32、42之间,以将左、右导电铜片30、40的左、右搭接端32、42接合,绝缘胶层70包覆于通过芯片50接合的左、右导电铜片30、40外,并令左、右导电铜片30、40的左、右接触端31、41露出绝缘胶层70外。由图4可以看出,其左、右导电铜片30、40的左、右接触端31、41不需要弯折,解决了现有技术中导片的端脚弯折所带来的问题。但是该贴片式二极管还存在一个问题,就是通常来说芯片50具有两级,一级为阴极(M面),一级为阳极(P面),在P面的中心蚀刻有一凹槽,在凹槽周围涂覆玻璃粉,形成绝缘,产生PN结的电极特性。因此该专利在左搭接端32上设置有凸部,以便与阳极(P面)的凹槽底面电连接,由于芯片50的阴极(M面)没有这样的凹槽,是平面,因此右导电铜片40的右搭接端42的焊接末端不需要设置有凸部。该专利二极管在规模化封装过程中,先在右导电铜片30的右搭接端42的焊接末端放入焊锡片或焊锡膏,再在焊锡膏上放入芯片50,芯片50上再放入焊锡片或焊锡膏,再将左导电铜片30的左搭接端32叠在焊锡膏上,经过高温炉焊接后然后封装。如果芯片50放反了,那么右导电铜片40的右搭接端42就会与玻璃粉2接触,使二极管不通而报废,因此,在实际生产过程中,要非常小心地放置芯片50,不能将芯片50放反,这样也就造成了晶元放置效率很低,影响到贴片二极管的封装效率。
实用新型内容
本实用新型所要解决的技术问题在于针对现有技术的不足而提供一种贴片式二极管改良结构,其通过对左、右导电铜片的左、右搭接端改进,使得芯片的放置没有方向要求,提高了封装时芯片的放置效率,提高了贴片二极管的封装效率。
本实用新型所要解决的技术问题可以通过以下技术方案来实现:
一种贴片式二极管改良结构,包括左、右导电铜片、芯片及绝缘胶层,左导电铜片两端分别设置有成上下布置的左接触端及左搭接端,右导电铜片两端分别设置有成上下布置的右接触端及右搭接端,左、右导电铜片以其左、右搭接端相对,所述绝缘胶层包覆于所述左、右导电铜片外,并令左、右导电铜片的左、右接触端露出绝缘胶层外,其特征在于,所述左、右导电铜片的左、右搭接端设置有左、右搭接凸台,所述芯片固设于所述的左、右搭接凸台端之间。
所述左、右搭接凸台形状完全相同,并对称的设置在芯片的两极。
所述左、右搭接凸台为圆台或方台。
采用上述技术结构后,芯片与左、右导电铜片的左、右搭接端组装时,无须再注意芯片的极性,因此大幅度地提高了晶元的放置效率。
附图说明
图1为现有的一种贴片式二极管制造方法示意图(冲压叠置)。
图2为现有的一种贴片式二极管制造方法示意图(塑模成型)。
图3为现有的一种贴片式二极管制造方法示意图(折弯极脚)。
图4为现有另一种贴片式二极管的封装结构示意图。
图5为本实用新型贴片式二极管改良结构示意图。
具体实施方式
为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体图示,进一步阐述本实用新型。
参见图5,图中所示的一种贴片式二极管改良结构,包括左、右导电铜片30、40、芯片50及绝缘胶层70,左导电铜片30两端分别设置有成上下布置的左接触端31及左搭接端32,右导电铜片40两端分别设置有成上下布置的右接触端41及右搭接端42,左、右导电铜片30、40以其左、右搭接端32、42相对,在左、右导电铜片30、40的左、右搭接端32、42设置有左、右搭接凸台32a、42a,左、右搭接凸台32a、42a,形状完全相同,为圆台或方台。芯片50固设于左、右搭接端32、42的左、右搭接凸台32a、42a之间;以将左、右导电铜片30、40的左、右搭接端32、42的左、右搭接凸台32a、42a接合,这样左、右搭接端32、42的左、右搭接凸台32a、42a就对称的设置在芯片50的两极。.绝缘胶层70包覆于左、右导电铜片30、40外,并令左、右导电铜片30、40的左、右接触端31、41露出绝缘胶层70外。绝缘胶层70的左、右两端面与芯片50的轴线呈5°的夹角。
以上显示和描述了本实用新型的基本原理和主要特征及本实用新型的优点。本行业的技术人员应该了解,本实用新型不受上述实施例的限制,上述实施例和说明书中描述的只是说明本实用新型的原理,在不脱离本实用新型精神和范围的前提下,本实用新型还会有各种变化和改进,这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。
Claims (3)
1.一种贴片式二极管改良结构,包括左、右导电铜片、芯片及绝缘胶层,左导电铜片两端分别设置有成上下布置的左接触端及左搭接端,右导电铜片两端分别设置有成上下布置的右接触端及右搭接端,左、右导电铜片以其左、右搭接端相对,所述绝缘胶层包覆于所述左、右导电铜片外,并令左、右导电铜片的左、右接触端露出绝缘胶层外,其特征在于,所述左、右导电铜片的左、右搭接端设置有左、右搭接凸台,所述芯片固设于所述的左、右搭接凸台端之间。
2.如权利要求1所述的贴片式二极管改良结构,其特征在于,所述左、右搭接凸台形状完全相同,并对称的设置在芯片的两极。
3.如权利要求1或2所述的贴片式二极管改良结构,其特征在于,所述左、右搭接凸台为圆台或方台。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201120268757 CN202167479U (zh) | 2011-07-27 | 2011-07-27 | 一种贴片式二极管改良结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201120268757 CN202167479U (zh) | 2011-07-27 | 2011-07-27 | 一种贴片式二极管改良结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202167479U true CN202167479U (zh) | 2012-03-14 |
Family
ID=45803288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201120268757 Expired - Lifetime CN202167479U (zh) | 2011-07-27 | 2011-07-27 | 一种贴片式二极管改良结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202167479U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820233A (zh) * | 2012-08-28 | 2012-12-12 | 绍兴文理学院 | 一种片式功率二极管封装工艺 |
-
2011
- 2011-07-27 CN CN 201120268757 patent/CN202167479U/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820233A (zh) * | 2012-08-28 | 2012-12-12 | 绍兴文理学院 | 一种片式功率二极管封装工艺 |
CN102820233B (zh) * | 2012-08-28 | 2015-07-29 | 绍兴文理学院 | 一种片式功率二极管封装工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2390918A3 (en) | Light emitting device using AC and manufacturing method of the same | |
CN110137140A (zh) | 功率模块以及电力变换装置 | |
CN107887367A (zh) | 微型桥堆整流器 | |
CN104600061A (zh) | 一种半导体芯片的堆叠式3d封装结构 | |
CN205657051U (zh) | 一种半桥结构的全SiC功率半导体模块 | |
CN202167479U (zh) | 一种贴片式二极管改良结构 | |
CN103779343A (zh) | 功率半导体模块 | |
CN202120903U (zh) | 一种半桥功率模块 | |
CN204144252U (zh) | 一体化超量子led发光装置 | |
CN202013900U (zh) | 一种有基座的led封装结构 | |
CN102842572A (zh) | 一种小型双列式桥堆 | |
CN204130524U (zh) | 一种新型单相整流桥 | |
CN202662615U (zh) | 轴向二极管 | |
CN203746841U (zh) | 功率半导体模块 | |
CN103594458A (zh) | 一种衬板结构 | |
CN203553212U (zh) | 一种可组合的晶片直接封装cob支架 | |
CN207199600U (zh) | 高可靠性整流半导体器件 | |
CN102354720A (zh) | 一种led的封装方法及led封装结构 | |
CN104362137A (zh) | 一种高散热性二极管 | |
CN204216026U (zh) | 一种高散热性二极管 | |
CN207098955U (zh) | 一种带有便于焊接的电极的三相整流桥模块 | |
CN102208403B (zh) | 一种半桥功率模块 | |
CN103078477A (zh) | 智能功率模块端子及其连接结构 | |
CN205122630U (zh) | 全串联的高功率密度led芯片封装结构 | |
CN205544973U (zh) | 一种整流桥模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20120314 |