CN202167017U - 一种基于物联网管理控制dsp的数据接收电路 - Google Patents

一种基于物联网管理控制dsp的数据接收电路 Download PDF

Info

Publication number
CN202167017U
CN202167017U CN 201120280128 CN201120280128U CN202167017U CN 202167017 U CN202167017 U CN 202167017U CN 201120280128 CN201120280128 CN 201120280128 CN 201120280128 U CN201120280128 U CN 201120280128U CN 202167017 U CN202167017 U CN 202167017U
Authority
CN
China
Prior art keywords
circuit
dsp
chip
data
arinc429
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201120280128
Other languages
English (en)
Inventor
廖昕
杨涛
陈松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chinawiserv Technologies Inc
Chengdu Qinzhi Digital Technology Co Ltd
Original Assignee
Chengdu Qinzhi Digital Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Qinzhi Digital Technology Co Ltd filed Critical Chengdu Qinzhi Digital Technology Co Ltd
Priority to CN 201120280128 priority Critical patent/CN202167017U/zh
Application granted granted Critical
Publication of CN202167017U publication Critical patent/CN202167017U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Communication Control (AREA)

Abstract

本实用新型公开了一种基于物联网管理控制DSP的数据接收电路,包括DSP电路、ARINC429总线收发器芯片电路、还包括由CPLD芯片编程实现的寄存器电路,ARINC429总线收发器芯片的控制脚输出端分别与DSP芯片和CPLD芯片连接,16位数据总线与DSP数据总线连接,通过DSP电路控制ARINC429总线收发器芯片电路和由CPLD芯片编程实现的寄存器电路实现并行数据接收,并且通过在DSP芯片中的软件编程顺利解析接收到的数据选择有需要的数据进行高速处理的ARINC429数据接收电路。

Description

一种基于物联网管理控制DSP的数据接收电路
技术领域
本实用新型涉及一种基于物联网管理控制DSP的数据接收电路。
背景技术
 目前,公知的物联网中基于DSP和FPGA的ARINC429数据接收电路由DSP电路、FPGA电路和ARINC429总线收发器芯片电路构成,只能通过串口方式进行数据接收,不能适应很多需要高速稳定处理ARINC429数据的系统,而且电路复杂,需要多个控制信号,占用大量资源,实现极不方便,多路接收ARINC429数据容易出现数据丢失和误码。
发明内容
本实用新型目的旨在克服现有技术中的不足,提供一种基于物联网管理控制DSP的数据接收电路,包括DSP电路(1),ARINC429总线收发器芯片电路(2),其特征是:还包括CPLD芯片编程实现的寄存器电路(3);所述DSP电路(1)的D0-D15与所述ARINC429总线收发器芯片电路(2)的D0-D15连接,所述ARINC429总线收发器芯片电路(2)的RX1RDY、RX2RDY端分别与所述DSP电路(1)RX1RDY、RX2RDY端对应连接,所述DSP电路(1)的A0端与所述ARINC429总线收发器芯片电路(2)A0端连接;所述由CPLD芯片编程实现的寄存器电路(3)的WR429CW端与所述ARINC429总线收发器芯片电路(2)的WR429CW脚连接,所述CPLD芯片编程实现的寄存器电路(3)的RD429A端 、RD429B端与所述ARINC429总线收发器芯片电路(2)的RD429A端 、RD429B端对应连接。
本实用新型不仅能应用DSP芯片的数据总线直接接收ARINC429总线收发器芯片电路发出的数据,而且为了避免数据丢失和误码,采用不同路数的ARINC429数据分别连接不同的DSP芯片外部中断,并且利用CPLD(复杂可编程逻辑器件)编程实现的寄存器电路控制时序关系,通过DSP数据总线准确地连续读取ARINC429数据。本实用新型以接收2路ARINC429数据为例。
本实用新型解决问题所采用的技术方案是:一种基于物联网管理控制DSP的数据接收电路,包括DSP电路(1)、ARINC429总线收发器芯片电路(2)、还包括由CPLD芯片编程实现的寄存器电路(3);
通过DSP电路(1)控制ARINC429总线收发器芯片电路(2)和由CPLD芯片编程实现的寄存器电路(3)。首先由寄存器电路(3)配合DSP电路(1)通过数据总线将配置信号传递给ARINC429总线收发器芯片电路(2),配置完成的ARINC429总线收发器芯片开始通过串行接口接收ARINC429数据,数据接收完成后接收数据使能端置“0”,DSP电路(1)外部中断感应到相应通道的ARINC429数据接收完成,自动通过地址线A0在数据总线上进行读取,由于ARINC429总线收发器芯片的数据总线为16位,而我们读取的ARINC429数据格式是32位,因此通过地址线的变化分两次读取,第一次读取的数据是数据的识别信息如数据标号等和低3位的DATA数据,第二次读取高位的DATA数据,通过在DSP芯片中的软件编程,可顺利解析接收到的数据信号,并可通过数据标号提取我们需要处理的数据,对于不需要的数据可在识别数据标号后直接舍去,既节省了芯片资源,又加快了数据处理速度。本电路中采用的各种电路都是非常简洁的总线读取模式,通过由CPLD芯片编程实现的寄存器电路(3)控制时序关系,避免出现数据的丢失或误码,并通过DSP芯片连接ARINC429总线收发器芯片的复位信号,以便在数据溢出的情况下使ARINC429总线收发器芯片的接收器复位,保证数据继续正常传输。
与现有技术相比,本实用新型的有益效果是:可以将多路ARINC429数据通过DSP芯片数据总线实时读取出来,数据正确无丢失或误码,实现对数据的高速处理。而且电路十分简洁,使用较少的控制信号实现功能,避免了读取数据时的时序容易混乱,还可节省大量资源,布局合理,操作方便,成本低、体积小。
附图说明
图1本实用新型的电路结构框图。
图2本实用新型具体实施例的DSP电路原理图。其中, DSP电路--1,ARINC429总线收发器芯片电路---2,CPLD芯片编程实现的寄存器电路---3。
具体实施方式
下面结合附图和实施例对本实用新型做进一步的描述
在图1中,各功能框图和箭头的连接方向代表了本实用新型的基本电路原理和信号控制关系,基于DSP的ARINC429数据接收电路,包括DSP电路1、ARINC429总线收发器芯片电路2、还包括由CPLD芯片编程实现的寄存器电路3;
所述DSP电路1的16位数据总线D0-D15与ARINC429总线收发器芯片电路2的发送缓存FIFO的16位数据总线D0-D15连接;
所述ARINC429总线收发器芯片电路2的读写状态控制脚WR#和RD#输入端分别与DSP电路1和寄存器电路3的输出端WR#、RD#连接;
所述DSP电路1控制由CPLD芯片编程实现的寄存器电路3,ARINC429数据通过所述ARINC429总线收发器芯片电路2的发送缓存FIFO的16位数据总线传递给DSP芯片。
所述ARINC429总线收发器芯片电路2的2路接收通道RX1RDY、RX2RDY使能输出端分别与DSP电路1的2个外部中断RX1RDY、RX2RDY连接;
所述DSP电路1的地址线A0输出端与ARINC429总线收发器芯片电路2字选择控制脚输入端A0连接;
所述由CPLD芯片编程实现的寄存器电路3的输出端WR429CW与ARINC429总线收发器芯片电路2的配置信号控制脚WR429CW连接由CPLD芯片编程实现的寄存器电路3的输出端RD429A 、RD429B与ARINC429总线收发器芯片电路2的429通道选择信号RD429A 、RD429B连接。
本实用新型的内容实施例是:所述的DSP电路采用的芯片是TMS320F2812。
本实用新型的内容实施例是:所述的CPLD芯片采用XC95144。
本实用新型的内容实施例是:所述的ARINC429总线收发器芯片电路采用的芯片是DEI1016。 

Claims (1)

1.一种基于物联网管理控制DSP的数据接收电路,包括DSP电路(1),ARINC429总线收发器芯片电路(2),其特征是:还包括CPLD芯片编程实现的寄存器电路(3);所述DSP电路(1)的D0-D15与所述ARINC429总线收发器芯片电路(2)的D0-D15连接,所述ARINC429总线收发器芯片电路(2)的RX1RDY、RX2RDY端分别与所述DSP电路(1)RX1RDY、RX2RDY端对应连接,所述DSP电路(1)的A0端与所述ARINC429总线收发器芯片电路(2)A0端连接;所述由CPLD芯片编程实现的寄存器电路(3)的WR429CW端与所述ARINC429总线收发器芯片电路(2)的WR429CW脚连接,所述CPLD芯片编程实现的寄存器电路(3)的RD429A端 、RD429B端与所述ARINC429总线收发器芯片电路(2)的RD429A端 、RD429B端对应连接。
CN 201120280128 2011-08-04 2011-08-04 一种基于物联网管理控制dsp的数据接收电路 Expired - Fee Related CN202167017U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201120280128 CN202167017U (zh) 2011-08-04 2011-08-04 一种基于物联网管理控制dsp的数据接收电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201120280128 CN202167017U (zh) 2011-08-04 2011-08-04 一种基于物联网管理控制dsp的数据接收电路

Publications (1)

Publication Number Publication Date
CN202167017U true CN202167017U (zh) 2012-03-14

Family

ID=45802830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201120280128 Expired - Fee Related CN202167017U (zh) 2011-08-04 2011-08-04 一种基于物联网管理控制dsp的数据接收电路

Country Status (1)

Country Link
CN (1) CN202167017U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103823785A (zh) * 2014-03-25 2014-05-28 北京航空航天大学 一种基于dsp和cpld开发的多路arinc429数据收发电路结构
CN105959194A (zh) * 2016-06-16 2016-09-21 成都易云知科技有限公司 基于dsp的电子通信系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103823785A (zh) * 2014-03-25 2014-05-28 北京航空航天大学 一种基于dsp和cpld开发的多路arinc429数据收发电路结构
CN103823785B (zh) * 2014-03-25 2017-01-11 北京航空航天大学 一种基于dsp和cpld开发的多路arinc429数据收发电路结构
CN105959194A (zh) * 2016-06-16 2016-09-21 成都易云知科技有限公司 基于dsp的电子通信系统

Similar Documents

Publication Publication Date Title
CN105468547B (zh) 一种基于axi总线的便捷可配置帧数据存取控制系统
CN105117360A (zh) 基于fpga的接口信号重映射方法
CN103823785B (zh) 一种基于dsp和cpld开发的多路arinc429数据收发电路结构
CN203224621U (zh) 基于pci-e总线的天气雷达高速数据传输装置
CN107171728B (zh) 1b4b与曼彻斯特编码的正向、反向传输方法及装置、系统
CN207718364U (zh) 一种基于fpga的多路rs-422串口扩展接口
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
CN103036685A (zh) 基于dp83849c的afdx接口转换器
CN106445853A (zh) 基于fpga的spi接口与uart接口的转换方法
CN106681951B (zh) 用于mvb网卡与pci总线接口通信的设备及系统
CN201732367U (zh) 一种基于dsp的数据接收电路
CN104991880A (zh) 一种基于pci-e接口的fc-ae-asm通讯板卡
CN202167017U (zh) 一种基于物联网管理控制dsp的数据接收电路
CN102075397A (zh) Arinc429总线与高速智能统一总线的直接接口方法
CN105279123A (zh) 双冗余1553b总线的串口转换结构及转换方法
CN203746067U (zh) 一种基于dsp和cpld开发的多路arinc429数据收发电路结构
CN101800587B (zh) 一种具有两种工作模式的pcm码流模拟器及模拟器中fpga工作方法
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN105389282B (zh) 处理器和arinc429总线的通信方法
CN201674483U (zh) 一种irig_b码解码接口电路
CN104050121A (zh) 双收双发可编程arinc429通讯接口芯片
CN107291655A (zh) 一种带APB总线接口的SoC自举IP电路
CN102645647A (zh) 雷达成像信号模拟器
CN108268416B (zh) 一种异步接口转同步接口控制电路
CN201918981U (zh) 双相哈佛码总线信号编解码电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Two Lu Tian Hua high tech Zone of Chengdu City, Sichuan province 610041 No. 219 Tianfu Software Park C District 10 building 20 layer

Patentee after: CHINAWISERV TECHNOLOGIES Inc.

Address before: Two Lu Tian Hua high tech Zone of Chengdu City, Sichuan province 610041 No. 219 Tianfu Software Park C District 10 building 20 layer

Patentee before: CHENGDU QINZHI DIGITAL TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Two Lu Tian Hua high tech Zone of Chengdu City, Sichuan province 610041 No. 219 Tianfu Software Park C District 10 building 20 layer

Patentee after: CHENGDU QINZHI DIGITAL TECHNOLOGY Co.,Ltd.

Address before: High tech Zone Chengdu City Tianyun road 610041 Sichuan No. 150 High Tech International Plaza D block, room 404

Patentee before: Chengdu Qinzhi Digital Technology Co.,Ltd.

PP01 Preservation of patent right
PP01 Preservation of patent right

Effective date of registration: 20191211

Granted publication date: 20120314

PD01 Discharge of preservation of patent
PD01 Discharge of preservation of patent

Date of cancellation: 20210804

Granted publication date: 20120314

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120314

Termination date: 20190804