CN202093427U - 一种多颗龙芯3号系列cpu互联的装置 - Google Patents
一种多颗龙芯3号系列cpu互联的装置 Download PDFInfo
- Publication number
- CN202093427U CN202093427U CN2011201561378U CN201120156137U CN202093427U CN 202093427 U CN202093427 U CN 202093427U CN 2011201561378 U CN2011201561378 U CN 2011201561378U CN 201120156137 U CN201120156137 U CN 201120156137U CN 202093427 U CN202093427 U CN 202093427U
- Authority
- CN
- China
- Prior art keywords
- cpu
- godson
- longson
- fpga
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Microcomputers (AREA)
- Multi Processors (AREA)
Abstract
本实用新型提供了一种多颗龙芯3号系列CPU互联的装置，该装置包括DDR2内存，龙芯CPU，北桥芯片，FPGA芯片；所述龙芯CPU通过内部内存控制器与DDR2内存相连接，通过16位HT总线与FPGA芯片相连接；所述北桥芯片与一个龙芯CPU相连接或者直接与FPGA芯片相连接。本实用新型可以灵活的选择CPU的个数，在性能要求较低的情况下可以插入较少的CPU子卡，而在要求性能较高的情况下，插入较多的CPU子卡，节省电能成本。节约了设计成本和时间，设计较为简单。
Description
技术领域
本实用新型涉及CPU互联技术，具体提供了一种实现多颗龙芯3号系列CPU互联的装置。
背景技术
龙芯3号系列CPU和AMD X86 CPU一样都具有HT bus(Hyper Transport)，但区别是AMD目前主流的G34架构的CPU有4个16位的HT bus，而龙芯CPU只有2个16位的HT bus。AMD CPU实现两路和四路CPU互联架构如图1所示。
目前龙芯3号CPU已知的互联方案只有两路和四路互联架构，更多龙芯CPU互联的架构方案没有。图2描述了龙芯3号CPU目前已有的两路和四路互联架构方案。
对于图1和图2可以看出龙芯3号CPU互联方案的不足：
龙芯3号CPU为了实现四路龙芯CPU的互联，采取了把1个16位HT bus拆分成2个8位的HT bus的方法来实现，对比AMD四路CPU互联的方案可以看出有两方面的不足；一个是每个HT bus位宽是AMD的1/2；另一个不足是各CPU互联之间少一个HT bus。另一方面，目前多颗龙芯3号CPU互联方案最多解决了4个CPU之间的互联，即图2所示，更多CPU之间的互联方案目前还没有。
实用新型内容
为解决四路龙芯CPU互联，HT bus由16位变为8位，信号带宽变为1/2；以及目前4个CPU的互联，本实用新型设计采用FPGA(Field Programmable GateArray，即现场可编程门阵列)芯片互联各个龙芯CPU。
一种多颗龙芯3号系列CPU互联的装置，该装置包括DDR2内存，龙芯CPU，北桥芯片，FPGA芯片；
所述龙芯CPU通过内部内存控制器与DDR2内存相连接，通过16位HT总线与FPGA芯片相连接；
所述北桥芯片与一个龙芯CPU相连接或者直接与FPGA芯片相连接。
优选的，所述装置可以同时连接1-16个龙芯CPU。
优选的，所述龙芯CPU与所述DDR2内存可以组成一个龙芯CPU子卡。
优选的，该装置可以设置插槽连接龙芯子卡。
本实用新型可以灵活的选择CPU的个数，在性能要求较低的情况下可以插入较少的CPU子卡，而在要求性能较高的情况下，插入较多的CPU子卡，节省电能成本。节约了设计成本和时间，设计较为简单。
附图说明
图1是AMD G34架构CPU的互联架构
图2是目前龙芯3号CPU已有的互联方案
图3是本实用新型多颗龙芯CPU互联方案1
图4是本实用新型多颗龙芯CPU互联方案2
图5是本实用新型改进架构
图6是龙芯CPU子卡
具体实施方式
本实用新型设计采用FPGA(Field Programmable Gate Array，即现场可编程门阵列)芯片互联各个龙芯CPU，如图3和图4所示。FPGA具有非常灵活的在线编程特点，能反复的修改代码，能模拟出目前常见的IO接口，包括HT bus接口。
每个龙芯CPU通过16位的HT bus和FPGA互联，解决了其他方案中CPU的带宽只能是8位的问题。而且根据使用FPGA规模的大小决定龙芯CPU互联的个数，目前一般中等规模大小的FPGA能连接8个以上的龙芯CPU。FPGA的功能类似于一个具有多个HT bus接口的交换芯片，用来接收、发送和交换各个龙芯CPU的信息。
龙芯3号CPU内存通过自带的内存控制器与DDR2内存连接，图3和图4是两种不同的解决方案，一种是把chipsets连接在龙芯CPU0上，另一种方案是把chipsets也和龙芯CPU一样连接在FPGA上。两种方案的不同是方案2比方案1被chipsets多占了一个HT bus接口。
本实用新型在基于图3和图4的基础上又进一步设计了能灵活配置CPU个数的一种方法，而且能够节省成本。此设计的架构如图5所示，把原先与FPGA直接相连的CPU换成一个槽(slot)，而把CPU单独设计成一个子卡，如图6所示。
Claims (4)
1.一种多颗龙芯3号系列CPU互联的装置，其特征在于：该装置包括DDR2内存，龙芯CPU，北桥芯片，FPGA芯片；
所述龙芯CPU通过内部内存控制器与DDR2内存相连接，通过16位HT总线与FPGA芯片相连接；
所述北桥芯片与一个龙芯CPU相连接或者直接与FPGA芯片相连接。
2.如权利要求1所述的装置，其特征在于：所述装置可以同时连接1-16个龙芯CPU。
3.如权利要求1所述的装置，其特征在于：所述龙芯CPU与所述DDR2内存可以组成一个龙芯CPU子卡。
4.如权利要求1所述的装置，其特征在于：该装置可以设置插槽连接龙芯子卡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011201561378U CN202093427U (zh) | 2011-05-16 | 2011-05-16 | 一种多颗龙芯3号系列cpu互联的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011201561378U CN202093427U (zh) | 2011-05-16 | 2011-05-16 | 一种多颗龙芯3号系列cpu互联的装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202093427U true CN202093427U (zh) | 2011-12-28 |
Family
ID=45368482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011201561378U Expired - Lifetime CN202093427U (zh) | 2011-05-16 | 2011-05-16 | 一种多颗龙芯3号系列cpu互联的装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202093427U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107844433A (zh) * | 2017-11-24 | 2018-03-27 | 郑州云海信息技术有限公司 | 一种异构混合内存服务器架构 |
| CN109302470A (zh) * | 2018-09-26 | 2019-02-01 | 郑州云海信息技术有限公司 | 一种n路服务器互联系统 |
| CN111190840A (zh) * | 2018-11-15 | 2020-05-22 | 北京大学 | 基于现场可编程门阵列控制的多方中央处理器通信架构 |
| CN112416850A (zh) * | 2020-11-20 | 2021-02-26 | 新华三云计算技术有限公司 | 一种多处理器的互联系统及其通信方法 |
-
2011
- 2011-05-16 CN CN2011201561378U patent/CN202093427U/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107844433A (zh) * | 2017-11-24 | 2018-03-27 | 郑州云海信息技术有限公司 | 一种异构混合内存服务器架构 |
| CN109302470A (zh) * | 2018-09-26 | 2019-02-01 | 郑州云海信息技术有限公司 | 一种n路服务器互联系统 |
| CN111190840A (zh) * | 2018-11-15 | 2020-05-22 | 北京大学 | 基于现场可编程门阵列控制的多方中央处理器通信架构 |
| CN112416850A (zh) * | 2020-11-20 | 2021-02-26 | 新华三云计算技术有限公司 | 一种多处理器的互联系统及其通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202093427U (zh) | 一种多颗龙芯3号系列cpu互联的装置 | |
| CN105183683B (zh) | 一种多fpga芯片加速卡 | |
| CN206696771U (zh) | 一种基于Purley平台四路服务器主板 | |
| CN104516434B (zh) | 服务器系统 | |
| CN209168746U (zh) | 一种基于fpga的通用闪存测试系统 | |
| CN204347834U (zh) | 一种基于fpga的服务器集群存储系统 | |
| CN106970894A (zh) | 一种基于Arria10的FPGA异构加速卡 | |
| CN104699654A (zh) | 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法 | |
| CN204347812U (zh) | 一种基于fpga的服务器存储电路 | |
| CN101872308A (zh) | 内存条控制系统及其控制方法 | |
| CN107566301A (zh) | 一种实现RapidIO交换机系统总线速度自动配置的方法及装置 | |
| CN106649162A (zh) | 一种Pci‑Express多端口聚合系统及其使用方法 | |
| CN112948316A (zh) | 一种基于网络互联的ai边缘计算一体机架构 | |
| CN205230035U (zh) | 一种基于高端服务器的PCIE Box板卡 | |
| CN109144927A (zh) | 一种多fpga互联装置及方法 | |
| CN205092880U (zh) | 基于fpga芯片的hdlc协议控制器 | |
| CN202617157U (zh) | 一种pcie交换电路 | |
| CN215679358U (zh) | 基于zynq芯片的超高速信息采集与存储设备 | |
| CN205091735U (zh) | 一种基于qpi总线实现扩展系统内存的新型扩展模块 | |
| CN2896369Y (zh) | 一种实现多路ic卡和一路串口之间的数据切换电路 | |
| CN209248518U (zh) | 一种固态硬盘扩展板卡及服务器 | |
| CN202512473U (zh) | 一种基于ddr3 sodimm设计的控制板卡 | |
| CN107423249A (zh) | 一种基于AHB‑lite总线协议的从端总线控制器设计方法 | |
| CN202771309U (zh) | 一种基于sr5690的主板 | |
| CN202771310U (zh) | 一种基于sr5690的双路主板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20111228 |