CN201986129U - 一种开关爆破音抑制电路 - Google Patents

Abstract

本实用新型公开了一种开关爆破音抑制电路，涉及音频功放技术领域。所述电路设有一个旁路控制端，用于控制旁路偏置电容的充放电电流，所述电路包括一个依次连接的恒流源供给电路、第一镜像电路以及第二镜像电路；还包括第一迟滞比较器、第二迟滞比较器以及电压源；本实用新型的开关爆破音抑制电路，在音频功放启动或者关闭时爆破音得到明显的改善，即使音频功放工作在单端输出模式也几乎听不到爆破音。

Description

一种开关爆破音抑制电路

技术领域

本实用新型涉及音频功放技术领域，尤其涉及音频系统在启动和关闭时爆破音抑制技术。

背景技术

音频处理系统中，音频信号与音频功放工作电压之间一般都存在直流电位差。系统设计时，常常采用电容实现交流信号藕合，以消除直流压差带来的额外功耗。这样，在音频功放正常工作前，需要对耦合信号的电容充电，建立起音频功放内部直流共模电位。如果对电容的充电速度不一致，运放的同相和反相输入端将会存在电位差。该电位差如果在静音开关打开后没有消除，将会在输出端得到放大，形成上电爆破音，下电时，也是如此。在感官上，爆破音会破坏声音的听觉舒适感，严重时甚至对耳膜造成损伤。对于爆破音的处理，业内现阶段采用的方法是设计一个旁路电路BYPASS，控制上述电容的充放电时间。充放电时间的设定借助另一电容来设定。这种方式虽然对破音有一定程度的抑制，但在电容充放电的拐点处，仍然存在较大的电压瞬变，导致一定程度的爆破音产生。

传统的旁路电路方案请参阅图1，通过电阻R1、R2分压网络得到系统需要的直流共模电压，通常设定为电源电压的一半VDD/2。R3为高阻值电阻，与外部旁路电容Cb构成RC滤波网络，提高的共模电压的PSRR(电源抑制比)。S1是充放电控制开关。开关S2在给电容Cb充放电时提供低阻通路，用以减少整个系统的启动时间。

当音频功放启动时，电源通过电阻R1、S2对电容Cb充电。当电容Cb上电位接近共模电压时，迟滞比较器2发出充电完成信号，S2断开。上电时，电容Cb两端的电压U(t)与启动时间之间满足下面公式：

$U_{\left(t\right)}=\frac{V_{\mathrm{DD}}}{2}(1-e^{-\frac{2}{{\mathrm{RC}}_b}t}).$

当音频功放关断时，S1断开，S2导通，电容Cb通过S2、R2放电。当电容上电位放到接近零时，迟滞比较器1发出放电完成信号。电容Cb两端的电压U(t)与启动时间之间满足下面公式：

$U_{\left(t\right)}=\frac{V_{\mathrm{DD}}}{2}{e}^{-\frac{2}{{\mathrm{RC}}_b}t};$

从前面理论分析，可以做出共模电压在系统启动和关断时的变化波形，如图2所示。在音频系统启动瞬间和关断瞬间，电容上的电压波形变化都比较快，存在明显的拐点。这样，共模电压的突变(变化拐点)在功率输出端将被放大，还是会产生轻微爆破音。

实用新型内容

本实用新型主要解决的技术问题是提供一种开关爆破音抑制电路，可有效抑制音频功放系统在启动和关闭时的爆破音。

本实用新型提供了一种开关爆破音抑制电路，所述电路设有一个旁路控制端，用于控制旁路偏置电容的充放电电流，所述电路包括一个依次连接的恒流源供给电路、第一镜像电路以及第二镜像电路；还包括第一迟滞比较器、第二迟滞比较器以及电压源；

恒流源供给电路以及第一镜像电路同时连接第二迟滞比较器的反相输入端；

电压源分别连接到第二镜像电路以及第一迟滞比较器的反相输入端；

第一迟滞比较器的同相输入端和第二迟滞比较器的同相输入端分别与旁路控制端连接；

第二镜像电路依次连接第一开关和第二开关到第一镜像电路；

电压源通过第三开关、第四开关、第五开关以及第六开关连接到第二迟滞比较器的反相输入端；

第一开关和第二开关的中间端点通过第一限流电阻连接到第四开关和第五开关的中间端点和旁路控制端。

作为进一步改进，所述恒流源供给电路包括第一支路和第二支路，所述第一支路包括第一场效应管，第一场效应管的漏极连接到第二迟滞比较器的反相输入端；第二支路包括依次连接的第二限流电阻和第二场效应管，第二场效应管的漏极连接到第一镜像电路。

作为进一步改进，第一场效应管的栅极连接到第三开关和第四开关的中间端点；第二场效应管的栅极连接到第五开关和第六开关的中间端点。

作为进一步改进，第一开关、第四开关、第六开关与第二开关、第三开关、第五开关的逻辑开关顺序是相反的。

作为进一步改进，当第一开关、第四开关、第六开关闭合时，所述电路包括恒定电流供给电路、第一镜像电路、第二镜像电路、电压源、第一迟滞比较器和第二迟滞比较器；

其中第一镜像电路包括第一NMOS管和第二NMOS管，第二镜像电路包括第三PMOS管和第四PMOS管；

第二场效应管的漏极分别连接到第一NMOS管的漏极以及第一和第二NMOS管的栅极，第二NMOS管的漏极分别连接第三PMOS管的漏极以及第三和第四PMOS管的栅极，第四PMOS管的漏极通过限流电阻连接到旁路控制端以及第一和第二迟滞比较器的同相输入端；

第一NMOS管的源极和第二NMOS管的源极分别连接到第二迟滞比较器的反相输入端；

电压源分别连接到第三PMOS管的源极和第四PMOS管的源极以及第一迟滞比较器的反相输入端。

作为进一步改进，当第二开关、第三开关、第五开关闭合时，所述电路包括恒定电流供给电路、第一镜像电路、电压源、第一迟滞比较器以及第二迟滞比较器；

其中第二场效应管的漏极分别连接到第一NMOS管的漏极以及第一和第二NMOS管的栅极；

第二NMOS管的漏极通过限流电阻连接到旁路控制端、第一迟滞比较器和第二迟滞比较器的同相输入端；

第一NMOS管和第二NMOS管的源极分别连接到第二迟滞比较器的反相输入端；

电压源连接到第一迟滞比较器的反相输入端。。

采用本实用新型的电路后，在音频功放启动或者关闭时爆破音得到明显的改善，即使音频功放工作在单端输出模式也几乎听不到爆破音。

附图说明

下面结合附图和具体实施方式对本实用新型作进一步详细说明。

图1是现有技术中开关爆破音抑制电路的示意图；

图2是现有技术中开关爆破音抑制电路启动和关断时共模电压的波形图；

图3是本实用新型提供的开关爆破音抑制电路的示意图；

图4是本实用新型提供的开关爆破音抑制电路进行充电时的电路示意图；

图5是本实用新型提供的开关爆破音抑制电路进行放电时的电路示意图；

图6是本实用新型提供的开关爆破音抑制电路应用在音频功放电路关断和启动时的波形图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的实施方式作进一步地详细描述。

请参阅图3，本实用新型提供一种开关爆破音抑制电路，所述电路设有一个旁路控制端，用于控制旁路偏置电容的充放电电流。所述电路包括一个依次连接的恒流源供给电路10、第一镜像电路20以及第二镜像电路30；还包括电压源40、第一迟滞比较器50、以及第二迟滞比较器60。恒流源供给电路10和第一镜像电路20同时连接第二迟滞比较器60的反相输入端；电压源40分别连接到第二镜像电路30以及第一迟滞比较器50的反相输入端。第一迟滞比较器50的同相输入端和第二迟滞比较器60的同相输入端分别与旁路控制端连接。第二镜像电路30依次连接第一开关S1和第二开关S2到第一镜像电路20；电压源40通过第三开关S3、第四开关S4、第五开关S5以及第六开关S6连接到第二迟滞比较器60的反相输入端；第一开关S 1和第二开关S2的中间端点通过第一限流电阻R1连接到第四开关S4和第五开关S5的中间端点和旁路控制端。所述恒流源供给电路10包括第一支路和第二支路，所述第一支路包括第一场效应管M1A，第一场效应管M1A的漏极连接到第二迟滞比较器60的反相输入端；第二支路包括依次连接的第二限流电阻R2和第二场效应管M1B，第二场效应管M1B的漏极连接到第一镜像电路20。第一场效应管M1A的栅极连接到第三开关S3和第四开关S4的中间端点；第二场效应管M1B的栅极连接到第五开关S5和第六开关S6的中间端点。第一开关S1、第四开关S4、第六开关S6与第二开关S2、第三开关S3、第五开关S5的逻辑开关顺序是相反的，分别用于控制充电和放电。

请参阅图4，所述为当控制开关选择充电时，该充电电路的示意图。当第一开关S1、第四开关S4、第六开关S6闭合时，所述充电电路包括恒定电流供给电路10、第一镜像电路20、第二镜像电路30、电压源40、第一迟滞比较器50和第二迟滞比较器60；其中第一镜像电路20包括第一NMOS管M2和第二NMOS管M3，第二镜像电路30包括第三PMOS管M5和第四PMOS管M6；第二场效应管M1B的漏极分别连接到第一NMOS管M2的漏极以及第一NMOS管M2和第二NMOS管M3的栅极，第二NMOS管M3的漏极分别连接第三PMOS管M5的漏极以及第三和第四PMOS管M5、M6的栅极，第四PMOS管M6的漏极通过限流电阻R2连接到旁路控制端以及第一和第二迟滞比较器50、60的同相输入端；第一NMOS管M2的源极和第二NMOS管M3的源极分别连接到第二迟滞比较器60的反相输入端；电压源40分别连接到第三PMOS管M5的源极和第四PMOS管M6的源极以及第一迟滞比较器50的反相输入端。

该充电过程分为三个阶段：涓流充电阶段、恒流充电阶段以及线性区充电阶段。

第一阶段：涓流充电阶段。在音频放大器启动时，电容Cb上的初始电压为0，此时Φ＝1，开关S1、S4、S6闭合，S2、S3、S5断开，M1A的栅极A点与BYPASS电位相连，M1B的栅极与GND相连，电流源I＝IA+IB。M1B管的电流IB经过M2、M3、M5、M6的镜像后，对Cb充电。最初，由于R1与M2对输入对管M1A和M1B的电流拉偏作用，使得电流IB远小于IA，但随着Cb电压的上升，A点电压持续上升，IA电流减小，IB电流增加，电容Cb的充电电流持续增加，此过程为电容自举升压的正反馈过程。

第二阶段：恒流充电阶段。当电容Cb的电压上升到一定程度后，导致M1A管进入亚阈值区，因此，IB远大于IA，电流IB约等于I，电流IB经过M2、M3、M5、M6的镜像后，对Cb进行恒定电流充电。

第三阶段：线性区充电阶段。当电容Cb的电压持续上升到接近VDD/2时，晶体管M6由饱和区进入到线性区，不再镜像M5管的源漏电流。流经M6管的电流(即充电电流)为：

$I_{\mathrm{ds}6}=\frac{\mathrm{VDD}/2-V_{\mathrm{Cb}}}{R_{\mathrm{on}}}=\mathrm{\μ}{C}_{\mathrm{os}}{W}_6/L_6(\mathrm{VDD}/2-V_{\mathrm{Cb}})\left|(V_{\mathrm{gs}6}-V_{\mathrm{th}6})\right|$

其中，VCb为电容Cb的电压，μ为M6管的电子迁移率，W6/L6为M6管的宽长比，Vgs6为M6管的栅源电压，Vth6为M6管的阈值电压。随着电容Cb的电压上升，Ids6逐渐减小，当VCb趋向于VDD/2时，Ids6趋向于0。迟滞比较器1发出充电完成信号，音频放大器进入工作状态。

请参阅图5，所述为当控制开关选择放电时，该放电电路的示意图，当第二开关S2、第三开关S3、第五开关S5闭合时，所述放电电路包括恒定电流供给电路10、第一镜像电路20、电压源40、第一迟滞比较器50以及第二迟滞比较器60。其中第二场效应管M1B的漏极分别连接到第一NMOS管M2的漏极以及第一和第二NMOS管M2、M4的栅极；第二NMOS管M4的漏极通过限流电阻R2连接到旁路控制端、第一迟滞比较器50和第二迟滞比较器60的同相输入端；第一NMOS管M2和第二NMOS管M4的源极分别连接到第二迟滞比较器60的反相输入端；电压源40连接到第一迟滞比较器50的反相输入端。

该放电过程分为三个阶段：涓流放电阶段、恒流放电阶段以及线性区放电阶段。

第一阶段：涓流放电阶段。在此过程前，电容Cb电压为VDD/2，进入放电时，Φ＝0，开关S1、S4、S6断开，S2、S3、S5闭合。此时，M1B的栅极B点与BYPASS电位相连，M1A的栅极与VDD/2相连，电容Cb通过R2、S2、M4到地放电，放电电流取决于晶体管M4的源漏电流。由于R1与M2对输入“晶体管对”M1A和M1B的电流拉偏作用，IB远小于IA，因此，在放电的初始阶段，放电电流很微弱，随着电容Cb电压的降低，B点电位逐渐降低，IA逐渐减小，IB逐渐增大，放电电流也逐渐增大。

第二阶段：恒流放电阶段。当电容Cb的电压下降到一定程度后，M1B进入饱和区，而M1A仍然处于亚阈值区，因此IB远大于IA，此时电流IB约等于I，经过M2、M4的镜像后，对Cb进行恒定电流放电。

第三阶段：线性区放电阶段，当电容Cb的电压降到接近于地时，此时IB＝I，M4管进入线性区，M4管不再镜像M2管的源漏电流，流经M4管的电流(即放电电流)为：

$I_{\mathrm{ds}4}=\frac{V_{\mathrm{Cb}}}{R_{\mathrm{on}}}=\mathrm{\μ}{C}_{\mathrm{ox}}{W}_4/L_4(V_{\mathrm{gs}4}-V_{\mathrm{th}4})V_{\mathrm{Cb}}$

其中，VCb为电容Cb的电压，μ为M4管的电子迁移率，W4/L4为M4管的宽长比，Vgs4为M4管的栅源电压，Vth6为M4管的阈值电压。随着电容Cb的电压降低，Ids4逐渐减小，当VCb趋向于0时，Ids4趋向于0。迟滞比较器2发出放电完成信号，音频放大器进入关机状态。

请参阅图6，可以看出应用本实用新型电路后的音频功放在开机和关机的时候，经过对旁路电容Cb的充电和放电电流进行分段控制后，旁路电容Cb的充放电电压的曲线非常平滑。

虽然通过参照本实用新型的某些优选实施方式，已经对本实用新型进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。

Claims (6)

1.一种开关爆破音抑制电路，其特征在于，所述电路设有一个旁路控制端，用于控制旁路偏置电容的充放电电流，所述电路包括一个依次连接的恒流源供给电路、第一镜像电路以及第二镜像电路；还包括第一迟滞比较器、第二迟滞比较器以及电压源；

恒流源供给电路以及第一镜像电路同时连接第二迟滞比较器的反相输入端；

电压源分别连接到第二镜像电路以及第一迟滞比较器的反相输入端；

第一迟滞比较器的同相输入端和第二迟滞比较器的同相输入端分别与旁路控制端连接；

第二镜像电路依次连接第一开关和第二开关到第一镜像电路；

电压源通过第三开关、第四开关、第五开关以及第六开关连接到第二迟滞比较器的反相输入端；

第一开关和第二开关的中间端点通过第一限流电阻连接到第四开关和第五开关的中间端点和旁路控制端。

2.根据权利要求1所述的开关爆破音抑制电路，其特征在于，所述恒流源供给电路包括第一支路和第二支路，所述第一支路包括第一场效应管，第一场效应管的漏极连接到第二迟滞比较器的反相输入端；第二支路包括依次连接的第二限流电阻和第二场效应管，第二场效应管的漏极连接到第一镜像电路。

3.根据权利要求2所述的开关爆破音抑制电路，其特征在于，第一场效应管的栅极连接到第三开关和第四开关的中间端点；第二场效应管的栅极连接到第五开关和第六开关的中间端点。

4.根据权利要求3所述的开关爆破音抑制电路，其特征在于，第一开关、第四开关、第六开关与第二开关、第三开关、第五开关的逻辑开关顺序是相反的。

5.根据权利要求4所述的开关爆破音抑制电路，其特征在于，当第一开关、第四开关、第六开关闭合时，所述电路包括恒定电流供给电路、第一镜像电路、第二镜像电路、电压源、第一迟滞比较器和第二迟滞比较器； 

其中第一镜像电路包括第一NMOS管和第二NMOS管，第二镜像电路包括第三PMOS管和第四PMOS管；

第二场效应管的漏极分别连接到第一NMOS管的漏极以及第一和第二NMOS管的栅极，第二NMOS管的漏极分别连接第三PMOS管的漏极以及第三和第四PMOS管的栅极，第四PMOS管的漏极通过限流电阻连接到旁路控制端以及第一和第二迟滞比较器的同相输入端；

第一NMOS管的源极和第二NMOS管的源极分别连接到第二迟滞比较器的反相输入端；

电压源分别连接到第三PMOS管的源极和第四PMOS管的源极以及第一迟滞比较器的反相输入端。

6.根据权利要求5所述的开关爆破音抑制电路，其特征在于，当第二开关、第三开关、第五开关闭合时，所述电路包括恒定电流供给电路、第一镜像电路、电压源、第一迟滞比较器以及第二迟滞比较器；

其中第二场效应管的漏极分别连接到第一NMOS管的漏极以及第一和第二NMOS管的栅极；

第二NMOS管的漏极通过限流电阻连接到旁路控制端、第一迟滞比较器和第二迟滞比较器的同相输入端；

第一NMOS管和第二NMOS管的源极分别连接到第二迟滞比较器的反相输入端；

电压源连接到第一迟滞比较器的反相输入端。 

Images