CN201936857U - 半导体封装产品的定形压块装置 - Google Patents

半导体封装产品的定形压块装置 Download PDF

Info

Publication number
CN201936857U
CN201936857U CN2011200462731U CN201120046273U CN201936857U CN 201936857 U CN201936857 U CN 201936857U CN 2011200462731 U CN2011200462731 U CN 2011200462731U CN 201120046273 U CN201120046273 U CN 201120046273U CN 201936857 U CN201936857 U CN 201936857U
Authority
CN
China
Prior art keywords
arc
upper holder
encapsulating products
block surface
lower lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2011200462731U
Other languages
English (en)
Inventor
包锋
陈新咏
崔军
赵冬冬
郭桂冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Original Assignee
SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd filed Critical SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Priority to CN2011200462731U priority Critical patent/CN201936857U/zh
Application granted granted Critical
Publication of CN201936857U publication Critical patent/CN201936857U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本实用新型公开一种半导体封装产品的定形压块装置，其包含一上压块及一下压块，各具有对应的一弧形上压块表面及一弧形下压块表面，能在封胶后烘烤(PMC)期间将封装产品预先压成具有相反于材料本身正向翘曲的反向预翘曲。因此，在取出封装产品进行冷却后，所述封装产品因材料本身造成的正向翘曲将会与预制的反向预翘曲相互抵消，而使所述封装产品最终得以保持水平度，故确实能相对提高封胶后烘烤的良品率，并连带提升后续切割机台使用率，以增加整体生产效率及降低生产成本。

Description

半导体封装产品的定形压块装置
技术领域
本实用新型涉及一种半导体封装产品的定形压块装置，特别是有关于一种具有弧形压块表面的半导体封装产品的封胶后烘烤(PMC)用定形压块装置。
背景技术
在半导体芯片封装过程的塑封步骤中，封装胶材(molding compound)在注塑成型后并不会马上达到100％的固化状态。为了使半导体封装产品更加稳定、可靠，通常在塑封步骤后，会增加一个封胶后烘烤(post molding cure，PMC)的步骤，以让封装胶材完全固化(熟化)。
请参照图1所示，其揭示一种现有四方扁平无外引脚(QFN)封装产品的示意图，其中一QFN型的封装产品10刚完成塑封步骤，且具有一导线架条11，其上包含数个QFN型的封装单元，每一封装单元各包含一导线架110、一芯片12、数条导线13及一封装胶体14，所述导线架110具有一芯片承座111及数个接点112，所述芯片承座111用以承载所述芯片12，及所述导线13电性连接在所述芯片12的有源表面的数个焊垫与所述接点112的上表面之间。所述封装胶体14包覆保护所述芯片12、所述导线13及所述导线架110的上表面。此时，所述数个QFN型的封装单元仍位于同一导线架条11上，尚未切割分离。
请参照图2所示，其揭示一种现有QFN型封装产品的封胶后烘烤(PMC)用定形压块装置的示意图，其中一定形压块装置20包含一槽体21、一下压块22、两个压板23及数个上压块24。在烘烤前进行预组装时，首先将所述下压块22置入所述槽体21内。接着，将其中一个所述压板23、数个所述封装产品10及另一个所述压板23依序放在所述下压块22的一平坦下压块表面上。最后，再将所述上压块24放在所述压板23及封装产品10上，所述上压块24的一平坦上压块表面朝向所述压板23及封装产品10。在烘烤时，利用一加热器(未绘 示)加热所述槽体21内的所有物件，以固化所述封装产品10的封装胶材14。同时，利用一向下作用力F作用在所述上压块24上，以向下压迫所述封装产品10，迫使所述封装产品10在加热固化时能维持水平度，以防止翘曲(warpage)。如图3所示，在完成烘烤后，即可移除所述上压块24及压板23，以取出所述封装产品10进行冷却定形以及后续的加工步骤，例如背印(backmarking)、成形/分离(forming/singulation)与热循环试验(temperature cycling test)等。
然而，如图3所示，上述封胶后烘烤(PMC)处理方式的问题在于：虽然利用所述定形压块装置20的下压块22的平坦下压块表面、压板23及上压块24的平坦上压块表面来压迫所述封装产品10能促使所述封装产品10在5个小时的加热固化后初步维持水平度，但是所述封装产品10实际上在冷却时却会呈现出中间低、周边高的翘曲问题，其翘曲的原因是由于所述导线架条11与所述封装胶体14的热膨胀系数(coefficient of thermal expansion，CTE)不一致(即热胀冷缩程度不一致)，进而导致所述导线架条11的周边朝向所述封装胶体14的方向发生翘曲。结果，这种翘曲状的封装产品10在进行后续成形/分离的切割作业时，由于所述封装产品10不平整，因此将直接导致真空吸嘴无法吸住所述封装产品10，使其无法被正常切割，进而产生大量的切割不良品。同时，当机台在传送有翘曲问题的封装产品10时，也常会造成机台警报频传，使得操作员必需不断的停止机台排除不良品，而导致单位时间的机台使用率大幅降低，进而影响了单位时间的产量及相对提高了生产成本。
故，有必要提供一种半导体封装产品的定形压块装置，以解决现有技术所存在的问题。
实用新型内容
本实用新型的主要目的在于提供一种半导体封装产品的定形压块装置，其中上、下压块具有对应的弧形上、下压块表面，能在封胶后烘烤期间将封装产 品预先压成具有相反于材料本身正向翘曲的反向预翘曲，因此在取出封装产品进行冷却后，封装产品因材料本身造成的正向翘曲将会与预制的反向预翘曲相互抵消，而使封装产品最终得以保持水平度，因此确实能相对提高封胶后烘烤的良品率，并连带提升后续切割机台使用率，以增加整体生产效率及降低生产成本。
为达成本实用新型的前述目的，本实用新型提供一种半导体封装产品的定形压块装置，其中所述定形压块装置包含：一下压块，具有一弧形下压块表面；以及，一上压块，具有一弧形上压块表面；其中所述弧形下压块表面及弧形上压块表面迫使至少一封装产品预先形成一反向预翘曲，所述反向预翘曲相反于所述封装产品因材料本身造成的一正向翘曲。
再者，本实用新型提供另一种半导体封装产品的定形压块装置，其中所述定形压块装置包含：一槽体；一下压块，置于所述槽体内，并具有一弧形下压块表面；以及，一上压块，置于所述槽体内的封装产品上，并具有一弧形上压块表面朝向所述封装产品；其中所述弧形下压块表面及弧形上压块表面迫使所述封装产品预先形成一反向预翘曲，所述反向预翘曲相反于所述封装产品因材料本身造成的一正向翘曲。
在本实用新型的一实施例中，另包含两个压板，分别位于所述上压块与所述封装产品之间以及位于所述下压块与封装产品之间；所述压板优选是一弹性压板。
在本实用新型的一实施例中，另包含至少一辅助上压块，位于所述上压块的上方。
在本实用新型的一实施例中，所述弧形下压块表面是一弧凸上表面，所述弧形上压块表面是一弧凹下表面；所述封装产品的一导线架条相对靠近所述弧形下压块表面。
在本实用新型的一实施例中，所述弧形下压块表面是一弧凹上表面，所述 弧形上压块表面是一弧凸下表面；所述封装产品的一导线架条相对靠近所述弧形上压块表面。
在本实用新型的一实施例中，所述弧形下压块表面及弧形上压块表面的弧度范围介于130至140度之间。
在本实用新型的一实施例中，所述封装产品是具有导线架的封装产品，例如四方扁平无外引脚(QFN)型的封装产品。
附图说明
图1是一现有四方扁平无外引脚(QFN)封装产品的示意图。
图2是一现有QFN型封装产品的封胶后烘烤(PMC)用定形压块装置的示意图。
图3是图1及2中现有四方扁平无外引脚(QFN)封装产品在封胶后烘烤(PMC)处理及冷却之后产生翘曲缺陷的示意图。
图4是本实用新型第一实施例半导体封装产品的定形压块装置的分解示意图。
图4A及4B是本实用新型第一实施例下压块及上压块的弧度示意图。
图5是本实用新型第一实施例半导体封装产品的定形压块装置的组合及使用示意图。
图6是本实用新型第一实施例半导体封装产品在封胶后烘烤(PMC)处理之后产生反向预翘曲的示意图。
图7是本实用新型第一实施例半导体封装产品在冷却后因正向翘曲、反向预翘曲相互抵消而回复水平度的示意图。
图8是本实用新型第二实施例半导体封装产品的定形压块装置的组合及使用示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型 较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。
请参照图4及5所示，本实用新型第一实施例的半导体封装产品的定形压块装置30主要包含：一槽体31、一下压块32、两个压板33、一上压块34及至少一辅助上压块35，其中所述下压块32及上压块34用以迫使至少一封装产品10(如图1所示)预先形成一反向预翘曲，所述反向预翘曲预设成相反于所述封装产品10因材料本身即将造成的一正向翘曲，以便在封胶后烘烤(PMC)处理及冷却后，使所述封装产品10的正向翘曲与反向预翘曲相互抵消，而使所述封装产品10最终得以保持水平度。再者，所述封装产品10优选是具有导线架的封装产品，特别是四方扁平无外引脚(QFN)型的封装产品，其刚完成塑封步骤，且具有一导线架条11，所述导线架条11上包含数个QFN型的封装单元，每一封装单元各包含一导线架110、一芯片12、数条导线13及一封装胶体14，所述导线架110并具有一芯片承座111及数个接点112。
请参照图4及5所示，本实用新型第一实施例的槽体31是由导热材料制成，例如可选自各种金属与合金，所述槽体31具有一容室，可用以依序置入所述下压块32、两个压板33及封装产品10、上压块34及辅助上压块35，其中所述槽体31可利用一加热器(未绘示)来加热其容室内的所有物件，以固化所述封装产品10的封装胶材14。
请参照图4、4A及5所示，本实用新型第一实施例的下压块32是由导热材料制成，例如可选自各种金属与合金，所述下压块32置于所述槽体31内，并且所述下压块32具有一弧形下压块表面321，在图3中，所述弧形下压块表面321是所述所述下压块32的一个弧凸状的上表面。在图4A中，所述弧形下压块表面321的弧度θ1范围介于130至140度之间，其单位亦可表示为(130 ±5)×π/180，其中所述弧度θ1的定义方式是分别在所述弧形下压块表面321的边缘处做切线，两条切线的夹角就是弧度θ1。更详细来说，若所述封装产品10的导线架条11相对靠近所述弧形下压块表面321，则所述弧形下压块表面321则形成中间高、周边低的弧凸状构形(profile)。
请参照图4及5所示，本实用新型第一实施例的两个压板33分别可选自具弹性变形能力的板体，例如金属或合金板。在一实施例中，所述压板33可以是与所述封装产品10的导线架条11相同材质制成的金属薄板，但不限于此。所述压板33的弹性变形能力可以使其在受外力作用短暂变形以及接着在移除外力之后主动的弹性回复至原平坦状态，以便可以重复回收使用所述压板33。所述两个压板33可置于所述槽体31内，并且分别放置于所述上压块34与所述封装产品10之间以及放置于所述下压块32与封装产品10之间，以便后续进行封胶后烘烤(PMC)及加压作业。
请参照图4、4B及5所示，本实用新型第一实施例的上压块34是由导热材料制成，例如可选自各种金属与合金，所述上压块34置于所述槽体31内，并且所述上压块34具有一弧形上压块表面341，在图3中，所述弧形上压块表面341是所述所述上压块34的一个弧凹状的下表面。在图4B中，所述弧形上压块表面341的弧度θ2范围介于130至140度之间，其单位亦可表示为(130±5)×π/180，其中所述弧度θ2的定义方式是分别在所述弧形上压块表面341的边缘处做切线，两条切线的夹角就是弧度θ2。更详细来说，若所述封装产品10的封装胶材14相对靠近所述弧形上压块表面341，则所述弧形上压块表面341则形成中间高、周边低的弧凹状构形(profile)。在本实用新型中，所述弧形上压块表面341的弧度范围基本上相同于或接近所述弧形下压块表面321的弧度范围，且两者具有互补或接近互补的关系。
请参照图4及5所示，本实用新型第一实施例的上压块34上方可进一步选择堆迭至少一辅助上压块35，其是由导热材料制成，例如可选自各种金属与 合金。所述辅助上压块35至少具有一平坦的下表面，同时所述上压块34则具有一平坦的上表面，以相互接触匹配。或者，所述辅助上压块35的下表面可与所述上压块34的上表面形成其他可相互接触匹配的结合表面形态。
请参照图5、6及7所示，当使用本实用新型第一实施例的定形压块装置30对数个QFN型的封装产品10进行一封胶后烘烤(PMC)处理时，首先进行烘烤前的预组装作业，其是将所述下压块32置入所述槽体31内。接着，将其中一个所述压板33、数个所述封装产品10及另一个所述压板33依序的放在所述下压块32的一弧形下压块表面321上。最后，再将所述上压块34放在所述压板33及封装产品10上，所述上压块34的一弧形上压块表面341朝向所述压板33及封装产品10。最后，将所述辅助上压块35堆迭在所述上压块34上方。
接着，如图5所示，在进行烘烤时，利用一加热器(未绘示)加热所述槽体31内的所有物件，以固化所述封装产品10的封装胶材14。同时，利用一向下作用力F作用在所述辅助上压块35及上压块34上，以通过所述弧形上压块表面341来向下压迫所述封装产品10，迫使所述封装产品10在加热固化时能预变形成具有反向预翘曲(或称为反向弧曲)，也就是刻意使其具有往特定方向预先形成弧曲的设计。在本实施例中，当所述封装产品10的导线架条11相对靠近所述弧形下压块表面321时，所述弧形下压块表面321需设计成是一弧凸上表面，同时所述弧形上压块表面341需设计成是一弧凹下表面，而此时的封装产品10的反向预翘曲在图中即为形成中间高、周边低的弧凸形状。
接着，如图6所示，在完成烘烤后，即可移除所述辅助上压块35、上压块24及压板23等物件，以取出所述封装产品10进行冷却定形。如图6及7所示，在冷却期间，所述封装产品10本身因所述封装胶材14与导线架条11的材料热膨胀系数(coefficient of thermal expansion，CTE)不一致(即热胀冷缩程度不一致)，进而导致所述导线架条11的周边朝向所述封装胶体14的方向发生正向翘曲，此处的正向翘曲是指封装产品10因材料本身特性而会在烘烤后冷却时 自行发生的翘曲现象。换言之，本实用新型在封胶后烘烤(PMC)期间将所述封装产品10预先压成具有反向预翘曲，因此在取出所述封装产品10进行冷却后，所述封装产品10因材料本身造成的正向翘曲(冷却时才发生)将会与预制的反向预翘曲(在PMC时预制)相互抵消，而使所述封装产品10的封装胶材14与导线架条11最终得以保持水平度，因此确实能相对提高封胶后烘烤的良品率，并连带使后续切割机台作业不会发生因所述封装产品10翘曲而停机，故也可连带提升后续切割机台使用率，以增加整体生产效率及降低生产成本。
请参照图8所示，本实用新型第二实施例的半导体封装产品的定形压块装置相似于本实用新型第一实施例，并大致沿用相同元件名称及图号，但第二实施例的差异特征在于：所述第二实施例的定形压块装置40虽也包含：一槽体41、一下压块42、两个压板43、一上压块44及至少一辅助上压块45，但由于所述封装产品10的一导线架条11相对靠近所述上压块44的一弧形上压块表面441，因此设计成使所述下压块42的一弧形下压块表面421是一弧凹上表面，所述上压块44的弧形上压块表面441是一弧凸下表面。如此，本实用新型同样可通过所述弧形下压块表面421及弧形上压块表面441迫使所述封装产品10预先形成一中间低、周边高的反向预翘曲。所述反向预翘曲相反于所述封装产品10因材料本身造成的一中间高、周边低的正向翘曲。
通过所述第二实施例的上述设计，在完成封胶后烘烤(PMC)并取出所述封装产品10进行冷却后，所述封装产品10因材料本身造成的中间高、周边低的正向翘曲(冷却时才发生)将会与预制的反向预翘曲(在PMC时预制)相互抵消，而使所述封装产品10的封装胶材14与导线架条11最终同样得以保持水平度，因此亦能相对提高封胶后烘烤的良品率，并连带提升后续切割机台使用率，以增加整体生产效率及降低生产成本。
如上所述，相较于图1至3的现有半导体封装产品的定形压块装置20在封胶后烘烤(PMC)及冷却后所述封装产品10会因材料本身热胀冷缩程度不一 致而产生翘曲问题等缺点，图4至8的本实用新型的半导体封装产品的定形压块装置30在所述上压块34、下压块32具有对应的所述弧形上压块表面341、弧形下压块表面321，其能在封胶后烘烤期间将所述封装产品10预先压成具有相反于材料本身正向翘曲的反向预翘曲，因此在取出所述封装产品10进行冷却后，所述封装产品10因材料本身造成的正向翘曲将会与预制的反向预翘曲相互抵消，而使所述封装产品10最终得以保持水平度，因此确实能相对提高封胶后烘烤的良品率，并连带提升后续切割机台使用率，以增加整体生产效率及降低生产成本。
本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。

Claims (10)

1.一种半导体封装产品的定形压块装置，其特征在于：所述定形压块装置包含：
一下压块，具有一弧形下压块表面；以及
一上压块，具有一弧形上压块表面；
其中所述弧形下压块表面及弧形上压块表面迫使至少一封装产品预先形成一反向预翘曲，所述反向预翘曲相反于所述封装产品因材料本身造成的一正向翘曲。
2.如权利要求1所述的半导体封装产品的定形压块装置，其特征在于：另包含至少一辅助上压块，位于所述上压块的上方。
3.如权利要求1所述的半导体封装产品的定形压块装置，其特征在于：所述弧形下压块表面是一弧凸上表面，所述弧形上压块表面是一弧凹下表面；所述封装产品的一导线架条相对靠近所述弧形下压块表面。
4.如权利要求1所述的半导体封装产品的定形压块装置，其特征在于：所述弧形下压块表面是一弧凹上表面，所述弧形上压块表面是一弧凸下表面；所述封装产品的一导线架条相对靠近所述弧形上压块表面。
5.如权利要求1所述的半导体封装产品的定形压块装置，其特征在于：所述弧形下压块表面及弧形上压块表面的弧度范围介于130至140度之间。
6.如权利要求1所述的半导体封装产品的定形压块装置，其特征在于：所述封装产品是具有导线架的封装产品。
7.如权利要求6所述的半导体封装产品的定形压块装置，其特征在于：所述具有导线架的封装产品是四方扁平无外引脚型的封装产品。
8.一种半导体封装产品的定形压块装置，其特征在于：所述定形压块装置包含：
一槽体；
一下压块，置于所述槽体内，并具有一弧形下压块表面；以及
一上压块，置于所述槽体内的封装产品上，并具有一弧形上压块表面朝向所述封装产品；
其中所述弧形下压块表面及弧形上压块表面迫使所述封装产品预先形成一反向预翘曲，所述反向预翘曲相反于所述封装产品因材料本身造成的一正向翘曲。
9.如权利要求8所述的半导体封装产品的定形压块装置，其特征在于：另包含两个压板，分别位于所述上压块与所述封装产品之间以及位于所述下压块与封装产品之间。
10.如权利要求8所述的半导体封装产品的定形压块装置，其特征在于：所述弧形下压块表面及弧形上压块表面的弧度范围介于130至140度之间。
CN2011200462731U 2011-02-23 2011-02-23 半导体封装产品的定形压块装置 Expired - Lifetime CN201936857U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011200462731U CN201936857U (zh) 2011-02-23 2011-02-23 半导体封装产品的定形压块装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011200462731U CN201936857U (zh) 2011-02-23 2011-02-23 半导体封装产品的定形压块装置

Publications (1)

Publication Number Publication Date
CN201936857U true CN201936857U (zh) 2011-08-17

Family

ID=44448372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011200462731U Expired - Lifetime CN201936857U (zh) 2011-02-23 2011-02-23 半导体封装产品的定形压块装置

Country Status (1)

Country Link
CN (1) CN201936857U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105269758A (zh) * 2014-07-15 2016-01-27 清华大学 半导体封装模具、封装结构及封装方法
CN105990262A (zh) * 2015-02-11 2016-10-05 特科芯有限公司 Micro SD卡封装防翘曲压块和隔离块的结构
CN107026091A (zh) * 2017-05-16 2017-08-08 杰群电子科技（东莞）有限公司 一种半导体生产工艺及装置
CN112848608A (zh) * 2021-01-18 2021-05-28 南京赛旺科技发展有限公司 一种新型防板材翘曲工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105269758A (zh) * 2014-07-15 2016-01-27 清华大学 半导体封装模具、封装结构及封装方法
CN105269758B (zh) * 2014-07-15 2018-01-02 清华大学 半导体封装模具、封装结构及封装方法
CN105990262A (zh) * 2015-02-11 2016-10-05 特科芯有限公司 Micro SD卡封装防翘曲压块和隔离块的结构
CN105990262B (zh) * 2015-02-11 2018-09-25 特科芯有限公司 Micro SD卡封装防翘曲压块和隔离块的结构
CN107026091A (zh) * 2017-05-16 2017-08-08 杰群电子科技（东莞）有限公司 一种半导体生产工艺及装置
CN112848608A (zh) * 2021-01-18 2021-05-28 南京赛旺科技发展有限公司 一种新型防板材翘曲工艺

Similar Documents

Publication Publication Date Title
CN201936857U (zh) 半导体封装产品的定形压块装置
CN110349864A (zh) 一种芯片散热片的封装方法及芯片封装产品
CN203157152U (zh) 软包装锂电池铝塑膜成型装置
CN101826577A (zh) 塑封太阳能光伏组件的制作方法
CN203850334U (zh) 一种高功率led封装结构
CN108417665A (zh) 一种光伏组件及其制造方法
CN208674145U (zh) 一种太阳能组件的热压封装装置
CN208622715U (zh) 一种矩阵式多排sot33-4l引线框架及其芯片封装件
CN104810462A (zh) 一种中大功率led驱动芯片的esop8引线框架
CN109049843A (zh) 一种单一模具与下盖成型的装置及方法
CN207116561U (zh) 一种异形极片隔膜热封模具
CN201413828Y (zh) 太阳能电池芯板层压封装排版模具
CN103662192A (zh) 一种翻转式包装袋封塑夹具
CN204243026U (zh) 一种高导热daf膜封装件
CN211265417U (zh) 一种用于5g封装产品塑封后产品抗翘曲的烘烤治具
CN101570254A (zh) 一种铝塑包装膜的封装方法
CN204596842U (zh) 一种中大功率led驱动芯片的esop8引线框架
CN103745935B (zh) 一种无空洞透明玻壳与金属密封的方法
CN202670168U (zh) 塑料薄膜热合封装的机械式隔断流通装置
CN202242238U (zh) 太阳能光伏电池板贯通式全自动层压机
CN208873834U (zh) 一种上下模加热封装的电池装配设备
CN203288660U (zh) 一种软包装动力电池热封模具
CN206059348U (zh) 一种基于倒装芯片的封装热压工艺的热压系统
CN207149554U (zh) 引线框架和半导体器件
CN104465598A (zh) 金属引线框高导热倒装片封装结构及其工艺方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20110817