CN201893375U - 发光二极管封装结构 - Google Patents

发光二极管封装结构 Download PDF

Info

Publication number
CN201893375U
CN201893375U CN2010206125262U CN201020612526U CN201893375U CN 201893375 U CN201893375 U CN 201893375U CN 2010206125262 U CN2010206125262 U CN 2010206125262U CN 201020612526 U CN201020612526 U CN 201020612526U CN 201893375 U CN201893375 U CN 201893375U
Authority
CN
China
Prior art keywords
conductive body
led
package structure
unit
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010206125262U
Other languages
English (en)
Inventor
汪秉龙
萧松益
郑淯仁
陈政吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harvatek Corp
Original Assignee
Harvatek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harvatek Corp filed Critical Harvatek Corp
Priority to CN2010206125262U priority Critical patent/CN201893375U/zh
Application granted granted Critical
Publication of CN201893375U publication Critical patent/CN201893375U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

一种发光二极管封装结构，其包括：导电基板单元、第一绝缘单元、第二绝缘单元、发光单元及封装单元。导电基板单元具有两个分离了的导电本体及一形成于两个导电本体之间的间隙。第一绝缘单元具有一填充于间隙内以连结两个导电本体的第一绝缘层。第二绝缘单元具有一设置于导电基板单元上的第二绝缘层。发光单元具有一穿过第二绝缘层且设置于其中一导电本体上的发光组件，其电性连接于两个导电本体之间。封装单元具有一用于覆盖发光组件的封装胶体。因此两个导电本体可通过第一绝缘层而连接在一起，且发光组件被定位在其中一导电本体上，以增加发光组件的散热效果。

Description

发光二极管封装结构
技术领域
本实用新型涉及一种发光二极管封装结构，尤其涉及一种用于增加散热效能的发光二极管封装结构。
背景技术
随着发光二极管(Light-Emitting Diode，LED)技术的进步，发光二极管可展现的亮度等级也越来越高，因其具有寿命长、省电、安全及反应快等特点，所以发光二极管的应用领域相当广泛。而一般高功率发光二极管的封装导电基板，主要采用陶瓷材料做为导电基板，但陶瓷导电基板的制作技术门坎高，且费用昂贵、脆弱易碎，因而造成发光二极管封装设计方式的限制和生产成本的增加。而，硅晶圆的材料便宜、制作技术已成熟，且在晶圆上容易设计结构，硅的热传导系数也与陶瓷材料相近。但即使硅导电基板材料成本低廉，然而其制作成本却比陶瓷导电基板昂贵许多，因此利用硅晶圆制作导电基板虽可改善热传导力与膨胀应力，但其高昂的价格使得终端产品不易普及化。
在已知的表面黏着型发光二极管结构中，发光二极管芯片设置区域由封装基座定义，仅留下一出光开口以供芯片的光线射出。当芯片发光时，会有部分非直接射出光线射入基座侧壁因而被吸收、或产生反射及散射的现象，而只有极少部分的非直接射出光线最后会从出光开口射出，大部分的光线在多次反射、散射过程中被封装材料吸收而消耗掉。因此发光二极管装置实际上的输出效率将因光能被吸收而降低，造成可观的能量浪费。而散热性不佳也为常见的问题，一般所使用的封装基座材料为不透光且耐热的材料，发光二极管在操作时常会伴随热量的累积，尤其是高功率的发光二极管的累积就更大，而温度升高对发光二极管的发光效率及质量会有不良影响。
如图1所示，已知发光二极管封装结构包括：至少两个导电基板10a、一用于连接上述两个导电基板10a且具有一反射凹槽的绝缘框体20a、一设置于其中一导电基板10a上且通过两个导线W而电性连接于上述两个导电基板10a之间的发光二极管30a、及一填入反射凹槽内且用于封装发光二极管30a的封装胶体40a。然而，已知绝缘框体20a通常以射出成型的方式来连接并包覆上述两个导电基板，因此上述已知的方法(射出成型的方法)限制了封装胶体40a的成形方式。另外，传统的导电基板10a的大部分面积都被包覆，因此散热效果不佳。所以，本发明人基于上述缺点，通过悉心观察且研究的，并结合理论运用，而提出一种设计合理的本实用新型。
实用新型内容
本实用新型的目的，在于提供一种发光二极管封装结构，其可用于增加散热效能。
为了解决上述技术问题，本实用新型的其中一种方案如下：
一种发光二极管封装结构，包括：一导电基板单元，其具有至少两个彼此分离了一特定距离的导电本体及至少一个形成于上述两个导电本体之间的间隙；一第一绝缘单元，其具有至少一个填充于所述至少一个间隙内以用于连结上述两个导电本体的第一绝缘层；一第二绝缘单元，其具有至少一个设置于该导电基板单元上的第二绝缘层及多个穿过所述至少一个第二绝缘层且用于裸露每一个导电本体的部分上表面的开口；一发光单元，其具有至少一个穿过其中一开口而设置于其中一导电本体上的发光组件，其中所述至少一个发光组件电性连接于上述两个导电本体之间；以及一封装单元，其具有至少一个设置于该第二绝缘单元上且用于覆盖所述至少一个发光组件的封装胶体。
本实用新型所述的发光二极管封装结构，其中，上述两个导电本体的其中一个的底部具有至少一个连通于所述至少一个间隙的底凹陷部，且所述至少一个第一绝缘层填充于所述至少一个底凹陷部内。
本实用新型所述的发光二极管封装结构，其中，每一个导电本体的底部具有至少一个连通于所述至少一个间隙的底凹陷部，且所述至少一个第一绝缘层填充于所述至少一个底凹陷部内。
本实用新型所述的发光二极管封装结构，其中，上述两个导电本体的其中一个的侧面具有至少一个连通于所述至少一个间隙的侧凹陷部，且所述至少一个第一绝缘层填充于所述至少一个侧凹陷部内。
本实用新型所述的发光二极管封装结构，其中，每一个导电本体的侧面具有至少一个连通于所述至少一个间隙的侧凹陷部，且所述至少一个第一绝缘层填充于所述至少一个侧凹陷部内。
本实用新型所述的发光二极管封装结构，其中，所述至少一个第一绝缘层的上表面与上述两个导电本体的上表面齐平，且所述至少一个第一绝缘层的下表面与上述两个导电本体的下表面齐平。
本实用新型所述的发光二极管封装结构，其中，上述两个导电本体的其中一个的上表面具有多个排列成一环绕状以用于判断所述至少一个发光组件的放置位置是否正确的定位凹槽。
本实用新型所述的发光二极管封装结构，其中，所述多个定位凹槽及所述至少一个发光组件被同一个开口所裸露。
本实用新型所述的发光二极管封装结构，其中，所述至少一个封装胶体具有一位于该第二绝缘单元上的底层胶体部及一位于所述至少一个发光组件上方且与该底层胶体部一体成型的透镜胶体部。
本实用新型所述的发光二极管封装结构，其中，进一步包括：一防突波单元，其具有至少一个穿过其中一个开口而设置于其中一导电本体上的防突波组件，其中所述至少一个防突波组件电性连接于上述两个导电本体之间。
为了解决上述技术问题，本实用新型的其中另一种方案如下：一种发光二极管封装结构，包括：一导电基板单元，其具有至少两个彼此分离了一特定距离的导电本体、至少一个设置于上述两个导电本体之间且与上述两个导电本体彼此分离了一特定距离的散热本体、及至少两个分别形成于其中一导电本体与该散热本体之间及形成于另外一导电本体与该散热本体之间的间隙；一第一绝缘单元，其具有至少两个分别填充于所述至少两个间隙内的、以用于连结该散热本体的、且位于上述两个导电本体之间的第一绝缘层；一第二绝缘单元，其具有至少一个设置于该导电基板单元上的第二绝缘层及多个穿过所述至少一个第二绝缘层且用于裸露每一个导电本体的部分上表面及该散热本体的部分上表面的开口；一发光单元，其具有至少一个穿过其中一个开口而设置于该散热本体上的发光组件，其中所述至少一个发光组件电性连接于上述两个导电本体之间；以及一封装单元，其具有至少一个设置于该第二绝缘单元上且用于覆盖所述至少一个发光组件的封装胶体。
本实用新型所述的发光二极管封装结构，其中，每一个导电本体的底部具有至少一个连通于每一个间隙的底凹陷部，且每一个第一绝缘层填充于每一个导电本体的至少一个底凹陷部内。
本实用新型所述的发光二极管封装结构，其中，每一个导电本体的侧面具有至少一个连通于每一个间隙的侧凹陷部，且每一个第一绝缘层填充于每一个导电本体的至少一个侧凹陷部内。
本实用新型所述的发光二极管封装结构，其中，该散热本体的底部具有至少两个分别连通于所述至少两个间隙的底凹陷部，且每一个第一绝缘层填充于该散热本体的每一个底凹陷部内。
本实用新型所述的发光二极管封装结构，其中，所述至少一个第一绝缘层的上表面与上述两个导电本体的上表面及该散热本体的上表面齐平，且所述至少一个第一绝缘层的下表面与上述两个导电本体的下表面及该散热本体的下表面齐平。
本实用新型所述的发光二极管封装结构，其中，该散热本体的上表面具有多个排列成一环绕状以用于判断所述至少一个发光组件的放置位置是否正确的定位凹槽。
本实用新型所述的发光二极管封装结构，其中，所述多个定位凹槽及所述至少一个发光组件被同一个开口所裸露。
本实用新型所述的发光二极管封装结构，其中，所述至少一个发光组件为一发光二极管芯片。
本实用新型所述的发光二极管封装结构，其中，所述至少一个封装胶体具有一位于该第二绝缘单元上的底层胶体部及一位于所述至少一个发光组件上方且与该底层胶体部一体成型的透镜胶体部。
本实用新型所述的发光二极管封装结构，其中，进一步包括：一防突波单元，其具有至少一个穿过其中一开口而设置于该散热本体上的防突波组件，其中所述至少一个防突波组件电性连接于上述两个导电本体之间。
因此，本实用新型的有益效果在于：本实用新型的两个导电本体可通过第一绝缘层而连接在一起，且发光组件被定位在其中一导电本体上，以增加发光组件的散热效果。
为使能进一步了解本实用新型的特征及技术内容，结合附图进行以下详细说明。
附图说明
图1为已知发光二极管封装结构的剖面示意图；
图2A至图2F为本实用新型发光二极管封装结构的制作方法的第一实施例的制作流程示意图；
图2G为本实用新型发光二极管封装结构的第一实施例的剖面示意图；
图3为本实用新型发光二极管封装结构的第二实施例的剖面示意图；
图4A为本实用新型发光二极管封装结构的第三实施例的其中一视角立体分解示意图；
图4B为本实用新型发光二极管封装结构的第三实施例的另外一视角立体分解示意图；
图4C为本实用新型发光二极管封装结构的第三实施例的两个导电本体的仰视示意图；
图4D为本实用新型发光二极管封装结构的第三实施例的其中一视角部分立体组合示意图；
图4E为本实用新型发光二极管封装结构的第三实施例的另外一视角部分立体组合示意图；以及
图5为本实用新型发光二极管封装结构的第四实施例的剖面示意图。
【部件代表符号说明】
导电基板             10a
绝缘框体             20a
发光二极管           30a  导线         W
封装胶体             40a
发光二极管封装结构   Z
导电基板单元         1    导电基板组件 S
导电本体           10
散热本体           10’
间隙               11
底凹陷部           100
侧凹陷部           101
定位凹槽        102
第一绝缘单元       2         绝缘材料     T
第一绝缘层      20
第二绝缘单元       3         第二绝缘层   30
开口            31
发光单元           4         发光组件     40
电极            E
封装单元           5         封装胶体     50
底层胶体部      510
透镜胶体部      511
防突波单元         6         防突波组件   60
模具单元           M         下模具       M1
上平整表面      M10
上模具          M2
下平整表面      M20
凹陷空间        M21
封装材料           P
导线               W
黏着层             H
具体实施方式
如图2A至图2G所示，本实用新型第一实施例提供一种发光二极管封装结构的制作方法，其至少包括下列几个步骤(步骤S100至步骤S112)：
步骤S100为：如图2A所示，提供一导电基板组件S，其可由同时具备导电及导热性能的金属材料(例如铜材料)所制成，因此导电基板组件S同时具有导电及导热的功能。
步骤S102为：如图2A及图2B所示，移除部分的导电基板组件S，以形成至少两个彼此分离了一特定距离的导电本体10及至少一个形成于上述两个导电本体10之间的间隙11。其中，上述两个导电本体10可都为导电组件，且上述部分被移除的导电基板组件S可通过蚀刻的方式或任何的成形方式来完成。再者，每一个导电本体10的底部具有至少一个连通于间隙11的底凹陷部100。因此，间隙11与上述两个底凹陷部100连通后，则形成一具有阶梯状的容置空间。
步骤S104为：如图2C所示，于上述两个导电本体10之间填充绝缘材料T。换言之，绝缘材料T被填充于间隙11与上述两个底凹陷部100内，以使上述两个导电本体10可通过绝缘材料T而被稳固地结合在一起。
步骤S106为：如图2D所示，移除绝缘材料T的一部分顶部及一部分底部，以形成至少一个填充于间隙11与上述两个底凹陷部100内的第一绝缘层20，其中第一绝缘层20的上表面及下表面分别与每一个导电本体10的上表面及下表面齐平。再者，由于第一绝缘层20被填充于间隙11与上述两个底凹陷部100内，以使得上述两个导电本体10通过第一绝缘层20而彼此稳固地连接在一起。此外，由于间隙11与上述两个底凹陷部100连通后而形成一具有阶梯状的容置空间，所以当第一绝缘层20形成于间隙11与上述两个底凹陷部100内时，即可用以强化第一绝缘层20连接于所述至少两个导电本体10的结合力。
步骤S108为：如图2E所示，(例如防焊罩(solder mask))于上述两个导电本体10的上表面形成一第二绝缘层30，然后通过一黏着层H将至少一个发光组件40定位于其中一导电本体10上，且将发光组件40电性连接于所述至少两个导电本体10之间。举例来说，发光组件40的上表面具有至少两个电极E，且发光组件40的两个电极E分别通过两条导线W而分别电性连接于所述至少两个导电本体10的上表面。此外，由于第二绝缘层30具有多个开口31，因此发光组件40及上述两条导线W都可穿过第二绝缘层30的开口31以与所述至少两个导电本体10接触。再者，其中一导电本体10的上表面具有多个环绕地排列的定位凹槽102，以用于判定发光组件40所设置的位置是否合适，例如判定发光组件40是否被放置在所述多个定位凹槽102所围绕的范围内。
步骤S110为：如图2F所示，首先提供一模具单元M，其具有一下模具M1及一位于下模具M1上方的上模具M2，下模具M1的上表面具有一上平整表面M10，且上模具M2的下表面具有一下平整表面M20及一从下平整表面M20向内凹陷的凹陷空间M21；接着，将上述两个导电本体10放置于下模具M1的上平整表面M10上，其中上模具M2位于上述两个导电本体10的上方，且发光组件40对应上模具M2的凹陷空间M21；然后，将封装材料P填充于上模具M2与下模具M1之间。
步骤S112为：如图2F及图2G所示，沿着图2F的X-X线进行切割时，封装材料P可被切割成至少一个封装胶体50(如图2G所示)，最终以完成一发光二极管封装结构Z的制作。其中封装胶体50具有一位于第二绝缘层30上的底层胶体部510及一位于发光组件40上方且与底层胶体部510一体成型的透镜胶体部511。因此，在步骤S112中，封装胶体50可被成形于第二绝缘层30上，以用于覆盖发光组件40(如图2G所示)。
如图2G所示，本实用新型第一实施例提供一种发光二极管封装结构Z，其包括：一导电基板单元1、一第一绝缘单元2、一第二绝缘单元3、一发光单元4及一封装单元5。
其中，导电基板单元1具有至少两个彼此分离了一特定距离的导电本体10及至少一个形成于上述两个导电本体10之间的间隙11，且每一个导电本体10的底部具有至少一个连通于间隙11的底凹陷部100。此外，其中一导电本体10的上表面具有多个环绕地排列的定位凹槽102，以用于判定发光组件40所设置的位置是否合适，例如判定发光组件40是否被放置在所述多个定位凹槽102所围绕的范围内。
另外，第一绝缘单元2具有至少一个填充于间隙11内的，以用于连结上述两个导电本体10的第一绝缘层20，其中第一绝缘层20的上表面及下表面分别与每一个导电本体10的上表面及下表面齐平。第二绝缘单元3具有至少一个设置于导电基板单元1上的第二绝缘层30及多个穿过第二绝缘层30且用于裸露每一个导电本体10的部分上表面的开口31。
再者，发光单元4具有至少一个穿过其中一开口31而设置于其中一导电本体10上的发光组件40，其中发光组件40的上表面具有至少两个电极E，且发光组件40的两个电极E分别通过两条导线W而分别电性连接于所述至少两个导电本体10的上表面。封装单元5具有至少一个设置于第二绝缘单元3上且覆盖发光组件40的封装胶体50，其中封装胶体50具有一位于所述至少两个导电本体10上的底层胶体部510及一位于发光组件40上方且与底层胶体部510一体成型的透镜胶体部511。
如图3所示，本实用新型第二实施例提供一种发光二极管封装结构Z，其包括：一导电基板单元1、一第一绝缘单元2、一第二绝缘单元3、一发光单元4及一封装单元5。本实用新型第二实施例与第一实施例最大的差别在于：在第二实施例中，发光组件40的上表面及下表面分别具有至少一个电极E，位于发光组件40的下表面的电极E直接电性接触于其中一个导电本体10，且位于发光组件40的上表面的电极E则通过一条导线W而电性连接于另外一个导电本体10的上表面。
如图4A至图4E所示，本实用新型第三实施例提供一种发光二极管封装结构Z，其包括：一导电基板单元1、一第一绝缘单元2、一第二绝缘单元3、一发光单元4及一封装单元5。
其中，导电基板单元1具有至少两个彼此分离了一特定距离的导电本体10及至少一个形成于上述两个导电本体10之间的间隙11。第一绝缘单元2具有至少一个填充于间隙11内以用于连结上述两个导电本体10的第一绝缘层20。举例来说，第一绝缘层20的上表面与上述两个导电本体10的上表面齐平，且第一绝缘层20的下表面与上述两个导电本体10的下表面齐平。此外，上述两个导电本体10的其中一个的底部具有至少一个连通于间隙11的底凹陷部100(此为第三实施例所举的例子)或每一个导电本体10的底部具有至少一个连通于间隙11的底凹陷部100，且第一绝缘层20填充于底凹陷部100内。再者，上述两个导电本体10的其中一个的侧面具有至少一个连通于间隙11的侧凹陷部101(此为第三实施例所举的例子)或每一个导电本体10的侧面具有至少一个连通于间隙11的侧凹陷部101，且第一绝缘层20填充于侧凹陷部101内。
另外，第二绝缘单元3具有至少一个设置于导电基板单元1上的第二绝缘层30及多个穿过第二绝缘层30且用于裸露每一个导电本体10的部分上表面的开口31。发光单元4具有至少一个穿过其中一开口31且通过一黏着层H而设置于其中一导电本体10上，其中发光组件40电性连接于上述两个导电本体10之间。举例来说，上述两个导电本体10的其中一个的上表面具有多个排列成一环绕状以用于判断发光组件40的放置位置是否正确的定位凹槽102(例如三个定位凹槽102)，所述多个排列成环绕状的定位凹槽102类似环绕于发光组件40的底部，且所述多个定位凹槽102及发光组件40被同一个开口31所裸露。
此外，封装单元5具有至少一个设置于第二绝缘单元3上且用于覆盖发光组件40的封装胶体50。举例来说，封装胶体50具有一位于第二绝缘单元3上的底层胶体部510及一位于发光组件40上方且与底层胶体部510一体成型的透镜胶体部511。
再者，本实用新型第三实施例进一步包括：一防突波单元6，其具有至少一个穿过其中一开口31而设置于其中一导电本体10上的防突波组件60(例如具有抗静电功能的齐纳二极管(Zener diode))举例来说，防突波组件60也可通过一黏着层H而被定位于其中一导电本体10上，且防突波组件60可进一步通过打线的方式而电性连接于上述两个导电本体10之间。换言之，防突波组件60的其中一电极直接电性连接于其中一导电本体10，而防突波组件60的另外一电极则通过一条导线W来电性连接于另外一导电本体10。
如图5所示，本实用新型第四实施例提供一种发光二极管封装结构Z，其包括：一导电基板单元1、一第一绝缘单元2、一第二绝缘单元3、一发光单元4及一封装单元5。
其中，导电基板单元1具有至少两个彼此分离了一特定距离的导电本体10、至少一个设置于上述两个导电本体10之间且与上述两个导电本体10彼此分离了一特定距离的散热本体10’、及至少两个分别形成于其中一导电本体10与散热本体10’之间及形成于另外一导电本体10与散热本体10’之间的间隙11。举例来说，每一个导电本体10的底部具有至少一个连通于每一个间隙11的底凹陷部100。每一个导电本体10的侧面也可以具有至少一个连通于每一个间隙11的侧凹陷部(图中未示，但与第四实施例相同)。散热本体10’的底部具有至少两个分别连通于所述至少两个间隙11的底凹陷部100。
再者，第一绝缘单元2具有至少两个分别填充于所述至少两个间隙11内以用于连结散热本体10’于上述两个导电本体10之间的第一绝缘层20。举例来说，第一绝缘层20的上表面与上述两个导电本体10的上表面及散热本体10’的上表面齐平，且第一绝缘层20的下表面与上述两个导电本体10的下表面及散热本体10’的下表面齐平。另外，因为每一个导电本体10的底部具有至少一个连通于每一个间隙11的底凹陷部100，所以每一个第一绝缘层20可被填充于每一个导电本体10的至少一个底凹陷部100内。因为每一个导电本体10的侧面也可以具有至少一个连通于每一个间隙11的侧凹陷部(图未示)，所以每一个第一绝缘层20可被填充于每一个导电本体10的至少一个侧凹陷部内。因为散热本体10’的底部具有至少两个分别连通于所述至少两个间隙11的底凹陷部100，所以每一个第一绝缘层20可被填充于散热本体10’的每一个底凹陷部100内。
此外，第二绝缘单元3具有至少一个设置于导电基板单元1上的第二绝缘层30及多个穿过第二绝缘层30且用于裸露每一个导电本体10的部分上表面及散热本体10’的部分上表面的开口31。
另外，发光单元4具有至少一个穿过其中一开口31而设置于散热本体10’上的发光组件40，其中发光组件40电性连接于上述两个导电本体10之间。举例来说，发光组件40可为一发光二极管芯片，且发光组件40可通过一黏着层H而被定位于其中一导电本体10上。散热本体10’的上表面具有多个排列成一环绕状的、以用于判断发光组件40的放置位置是否正确的定位凹槽102。所述多个排列成环绕状的定位凹槽102类似环绕于发光组件40的底部，且所述多个凹槽102及发光组件40被同一个开口31所裸露。
另外，封装单元5具有至少一个设置于第二绝缘单元3上且用于覆盖发光组件40的封装胶体50。举例来说，封装胶体50具有一位于第二绝缘单元3上的底层胶体部510及一位于发光组件40上方且与底层胶体部510一体成型的透镜胶体部511。
再者，与第三实施例相同的是，本实用新型第四实施例也可进一步包括：一防突波单元(图未示)，其具有至少一个穿过其中一个开口31而设置于散热本体10’上的防突波组件(图未示)。举例来说，防突波组件也可通过一黏着层而被定位于其中一导电本体上，且防突波组件可进一步通过打线的方式而电性连接于上述两个导电本体之间。
综上所述，本实用新型可先通过一第一绝缘层将两个导电本体连接在一起，并使得第一绝缘层的上表面与每一个导电本体的上表面齐平。因此，本实用新型可以使用具有多个凹陷空间的上模具，以同时一次成形多个封装胶体来分别包覆多个发光组件，进而达到大量生产的目的。此外，发光组件被定位在其中一导电本体上，以增加发光组件的散热效果。
以上所述仅为本实用新型的较佳实施例，并非用于局限本实用新型的实施范围，因此凡是运用本实用新型技术构思所做的等效技术变化，均包含于本实用新型的范围内。

Claims (20)

1.一种发光二极管封装结构，其特征在于，包括：
一导电基板单元，其具有至少两个彼此分离了一特定距离的导电本体及至少一个形成于上述两个导电本体之间的间隙；
一第一绝缘单元，其具有至少一个填充于所述至少一个间隙内以用于连结上述两个导电本体的第一绝缘层；
一第二绝缘单元，其具有至少一个设置于该导电基板单元上的第二绝缘层及多个穿过所述至少一个第二绝缘层且用于裸露每一个导电本体的部分上表面的开口；
一发光单元，其具有至少一个穿过其中一开口而设置于其中一导电本体上的发光组件，其中所述至少一个发光组件电性连接于上述两个导电本体之间；以及
一封装单元，其具有至少一个设置于该第二绝缘单元上且用于覆盖所述至少一个发光组件的封装胶体。
2.如权利要求1所述的发光二极管封装结构，其特征在于，上述两个导电本体的其中一个的底部具有至少一个连通于所述至少一个间隙的底凹陷部，且所述至少一个第一绝缘层填充于所述至少一个底凹陷部内。
3.如权利要求1所述的发光二极管封装结构，其特征在于，每一个导电本体的底部具有至少一个连通于所述至少一个间隙的底凹陷部，且所述至少一个第一绝缘层填充于所述至少一个底凹陷部内。
4.如权利要求1所述的发光二极管封装结构，其特征在于，上述两个导电本体的其中一个的侧面具有至少一个连通于所述至少一个间隙的侧凹陷部，且所述至少一个第一绝缘层填充于所述至少一个侧凹陷部内。
5.如权利要求1所述的发光二极管封装结构，其特征在于，每一个导电本体的侧面具有至少一个连通于所述至少一个间隙的侧凹陷部，且所述至少一个第一绝缘层填充于所述至少一个侧凹陷部内。
6.如权利要求1所述的发光二极管封装结构，其特征在于，所述至少一个第一绝缘层的上表面与上述两个导电本体的上表面齐平，且所述至少一个第一绝缘层的下表面与上述两个导电本体的下表面齐平。
7.如权利要求1所述的发光二极管封装结构，其特征在于，上述两个导电本体的其中一个的上表面具有多个排列成一环绕状以用于判断所述至少一个发光组件的放置位置是否正确的定位凹槽。
8.如权利要求7所述的发光二极管封装结构，其特征在于，所述多个定位凹槽及所述至少一个发光组件被同一个开口所裸露。
9.如权利要求1所述的发光二极管封装结构，其特征在于，所述至少一个封装胶体具有一位于该第二绝缘单元上的底层胶体部及一位于所述至少一个发光组件上方且与该底层胶体部一体成型的透镜胶体部。
10.如权利要求1所述的发光二极管封装结构，其特征在于，进一步包括：一防突波单元，其具有至少一个穿过其中一个开口而设置于其中一导电本体上的防突波组件，其中所述至少一个防突波组件电性连接于上述两个导电本体之间。
11.一种发光二极管封装结构，其特征在于，包括：
一导电基板单元，其具有至少两个彼此分离了一特定距离的导电本体、至少一个设置于上述两个导电本体之间且与上述两个导电本体彼此分离了一特定距离的散热本体、及至少两个分别形成于其中一导电本体与该散热本体之间及形成于另外一导电本体与该散热本体之间的间隙；
一第一绝缘单元，其具有至少两个分别填充于所述至少两个间隙内的、以用于连结该散热本体的、且位于上述两个导电本体之间的第一绝缘层；
一第二绝缘单元，其具有至少一个设置于该导电基板单元上的第二绝缘层及多个穿过所述至少一个第二绝缘层且用于裸露每一个导电本体的部分上表面及该散热本体的部分上表面的开口；
一发光单元，其具有至少一个穿过其中一个开口而设置于该散热本体上的发光组件，其中所述至少一个发光组件电性连接于上述两个导电本体之间；以及
一封装单元，其具有至少一个设置于该第二绝缘单元上且用于覆盖所述至少一个发光组件的封装胶体。
12.如权利要求11所述的发光二极管封装结构，其特征在于，每一个导电本体的底部具有至少一个连通于每一个间隙的底凹陷部，且每一个第一绝缘层填充于每一个导电本体的至少一个底凹陷部内。
13.如权利要求11所述的发光二极管封装结构，其特征在于，每一个导电本体的侧面具有至少一个连通于每一个间隙的侧凹陷部，且每一个第一绝缘层填充于每一个导电本体的至少一个侧凹陷部内。
14.如权利要求11所述的发光二极管封装结构，其特征在于，该散热本体的底部具有至少两个分别连通于所述至少两个间隙的底凹陷部，且每一个第一绝缘层填充于该散热本体的每一个底凹陷部内。
15.如权利要求11所述的发光二极管封装结构，其特征在于，所述至少一个第一绝缘层的上表面与上述两个导电本体的上表面及该散热本体的上表面齐平，且所述至少一个第一绝缘层的下表面与上述两个导电本体的下表面及该散热本体的下表面齐平。
16.如权利要求11所述的发光二极管封装结构，其特征在于，该散热本体的上表面具有多个排列成一环绕状以用于判断所述至少一个发光组件的放置位置是否正确的定位凹槽。
17.如权利要求16所述的发光二极管封装结构，其特征在于，所述多个定位凹槽及所述至少一个发光组件被同一个开口所裸露。
18.如权利要求11所述的发光二极管封装结构，其特征在于，所述至少一个发光组件为一发光二极管芯片。
19.如权利要求11所述的发光二极管封装结构，其特征在于，所述至少一个封装胶体具有一位于该第二绝缘单元上的底层胶体部及一位于所述至少一个发光组件上方且与该底层胶体部一体成型的透镜胶体部。
20.如权利要求11所述的发光二极管封装结构，其特征在于，进一步包括：一防突波单元，其具有至少一个穿过其中一开口而设置于该散热本体上的防突波组件，其中所述至少一个防突波组件电性连接于上述两个导电本体之间。
CN2010206125262U 2010-11-16 2010-11-16 发光二极管封装结构 Expired - Fee Related CN201893375U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010206125262U CN201893375U (zh) 2010-11-16 2010-11-16 发光二极管封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010206125262U CN201893375U (zh) 2010-11-16 2010-11-16 发光二极管封装结构

Publications (1)

Publication Number Publication Date
CN201893375U true CN201893375U (zh) 2011-07-06

Family

ID=44222844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010206125262U Expired - Fee Related CN201893375U (zh) 2010-11-16 2010-11-16 发光二极管封装结构

Country Status (1)

Country Link
CN (1) CN201893375U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378261A (zh) * 2012-04-26 2013-10-30 展晶科技(深圳)有限公司 发光二极管封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378261A (zh) * 2012-04-26 2013-10-30 展晶科技(深圳)有限公司 发光二极管封装结构

Similar Documents

Publication Publication Date Title
CN202111151U (zh) 新型top led支架及由其制造的top led器件
US20120091487A1 (en) Light emitting diode package and method for manufacturing the same
CN103682030B (zh) Led、led装置及led制作工艺
WO2008138183A1 (fr) Diode électroluminescente de type à rayonnement latéral
CN102222625A (zh) 发光二极管封装结构及其基座的制造方法
CN102881812B (zh) 发光二极管封装结构的制造方法
CN103022307A (zh) 一种圆片级led封装方法
US7811843B1 (en) Method of manufacturing light-emitting diode
CN102738351A (zh) 发光二极管封装结构及其制造方法
CN102820384B (zh) 发光二极管封装结构的制造方法
CN201057438Y (zh) 一种三基色片式发光二极管
CN103236490A (zh) Led倒装芯片封装器件、其制造方法及使用其的封装结构
CN206340542U (zh) 一种qfn表面贴装式rgb‑led封装模组
CN201893375U (zh) 发光二极管封装结构
CN102082217A (zh) 一种发光二极管
CN203721757U (zh) 高散热性的led封装结构
CN114122241B (zh) 发光器件及其制备方法
CN203445154U (zh) Led倒装芯片封装器件及使用其的封装结构
CN214099645U (zh) 一种用于led封装体的支架及led封装体
CN201556644U (zh) 矩形光斑功率型led封装结构
CN212587519U (zh) 一种led晶元封装结构
CN103794698B (zh) 发光二极管
CN206340574U (zh) 一种qfn表面贴装式rgb‑led封装支架
CN108735874B (zh) 热固型封装支架与嵌入式通讯ic集成封装的led及其工艺
CN102544342B (zh) 一种集散热器与电极于一体的散热器件及其制备方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110706

Termination date: 20121116