CN201828938U

CN201828938U - 一种多协议uhf rfid读写器基带信号处理soc芯片

Info

Publication number: CN201828938U
Application number: CN2010202280926U
Authority: CN
Inventors: 栗华; 潘勇; 王洪君; 张琳; 赵斌; 李言飞; 杨新涛
Original assignee: Shandong University
Current assignee: Shandong University
Priority date: 2010-06-18
Filing date: 2010-06-18
Publication date: 2011-05-11
Anticipated expiration: 2020-06-18

Abstract

本实用新型公开了一种多协议UHF RFID读写器基带信号处理SOC芯片，包括CPU模块、片内总线、存储器接口、DAC输出通道、ADC输入通道、UHF RFID硬件多协议处理单元、人机接口、高速通信接口、低速通信接口、定时器模块、JTAG接口模块和主时钟模块；高速系统总线和低速外设总线之间通过DMA控制器和总线桥连接在一起，每条总线都设有地址译码器和总线仲裁器；CPU模块、存储器接口、人机接口、多协议处理单元、JTAG接口模块以及高速通信接口均与高速系统总线连接；低速通信接口、定时器模块和主时钟模块与低速外设总线连接。本实用新型可以非常方便地实现高集成度、低成本、低功耗、高通用性的手持式UHF RFID读写器。

Description

一种多协议UHF RFID读写器基带信号处理SOC芯片

技术领域

本实用新型涉及一种超高频RFID读写器数字基带信号处理芯片，属于数字基带信号处理芯片技术领域。

背景技术

被动式超高频射频识别UHF RFID系统(工作频段为860MHz-960MHz)采用反向散射调制模式，工作于远场辐射区，具有读写距离远(可以达到3-10米)、非可视、读写速度快、标签无源等特点，使其广泛应用于仓储物流、停车场管理、资产管理、贵重物品防盗等领域。被动式超高频射频识别RFID系统由读写器、电子标签和后台应用系统构成，其中读写器和电子标签是整个系统的关键。电子标签内部无源而采用无源远端射频供电，内部资源有限，无法完成复杂的信号处理，因此，在RFID系统中读写器的设计性能便是整个系统性能的关键所在。

超高频RFID读写器从结构上分为射频模块和基带控制模块两部分，如图1所示，图中虚线框所围的部分即读写器，其中射频模块主要由调制解调电路和天线组成，主要完成高频信号的调制和解调，发射与接收，是标签和读写器之间的空中无线接口。基带控制模块主要由协议控制模块、编解码模块、数据校验模块、接口模块等组成。其主要功能是控制射频系统，实现对高频信号的编解码功能，并实现类似于ISO18000-6B/6C的UHF RFID标准协议。同时，实现与外部设备或主机之间的应用接口，完成与上位机之间的数据通信。由此可见，基带控制模块是整个RFID读写器的核心，支撑着整个系统的工作。具体来讲，射频模块的主要任务是：(1)发射915MHz高频信号，激活电子标签，并且为电子标签提供能量；(2)调制发射信号，将数据信号通过天线发送给电子标签；(3)接受并解调来自电子标签的信号。基带控制模块的主要任务是(1)与应用系统软件进行通信，并执行系统软件发过来的动作指令；(2)实现射频识别协议的编码和解码；(3)控制与射频标签的通信过程；(4)实现多卡的防碰撞冲突算法；(5)对读写器和电子标签之间传送的数据进行加密或解密；(6)实现CRC编码和解码。

对于手持式RFID读写器，其基带控制模块除了完成上面的功能以外，往往还需要人机接口功能(如LCD显示、键盘、触摸屏等)和丰富的通信接口(如RS232、以太网、USB、WiFi等)。

目前，超高频手持式RFID读写器，一般采CPU+FPGA或CPU+RFID专用芯片(如AS3990)的方式来实现。这两种方法都有一定的缺陷。其中CPU+FPGA方案中，FPGA完成了基带处理功能，但用户接口和通信接口由CPU实现。读写器设计者需要将二者集成在一块电路板上，二者之间的通信速度往往成为提高读写器性能、降低读写器成本和功耗的制约条件。而CPU+RFID专用芯片(如AS3990)方案的优点是RFID专用芯片实现了RFID读写器基带处理、射频模拟前端处理、低量级的功率放大及增益控制等诸多功能，但是关于用户应用接口的功能仍然需要单独的CPU来实现，同样，CPU与RFID专用芯片之间也需要高速通信，读写器的制作成本也很高。

SOC(System on Chip)称为系统级芯片，是将系统所需要的各种CPU、片内外设、存储器、通信接口甚至A/D和D/A转换等功能模块集成在一块芯片上，即片上系统。SOC提高了系统集成度，降低了设备成本，提高了可靠性，同时也便于实现低功耗。

发明内容

本实用新型针对现有RFID基带信号处理方式存在的不足，提供一种可靠性高、功耗低的多协议UHF RFID读写器基带信号处理SOC芯片。

本实用新型的多协议UHF RFID读写器基带信号处理SOC芯片采用以下技术解决方案：

该基带信号处理SOC芯片包括CPU模块、片内总线、存储器接口、DAC输出通道、ADC输入通道、UHF RFID硬件多协议处理单元、人机接口、高速通信接口、低速通信接口、定时器模块、JTAG接口模块和主时钟模块；片内总线包括高速系统总线和低速外设总线，两条总线之间通过DMA控制器和总线桥连接在一起，每条总线都设有地址译码器和总线仲裁器；CPU模块、存储器接口、人机接口、UHF RFID硬件多协议处理单元、JTAG接口模块以及高速通信接口均与高速系统总线连接；低速通信接口、定时器模块和主时钟模块与低速外设总线连接；高速通信接口、DAC输出通道和ADC输入通道与DMA控制器连接；在CPU模块中包含有用来控制电源管理的低功耗控制模块。

DAC输出通道包括3路8位DAC输出通道。

ADC输入通道包括2路8位ADC输入通道。

UHF RFID硬件多协议处理单元：包括编码模块、解码模块、CRC校验模块以及时钟分频模块四部分。

人机接口包括LCD控制器和触摸屏控制器；

高速通信接口配置有32位GPIO接口、PCI总线接口和USB1.1接口控制器。

低速通信接口配置有UART接口、SPI接口模块和IIS音频控制器。

定时器模块配置有2个16位定时计数器计时器和实时时钟。

本实用新型将UHF RFID读写器所需的各种基带信号处理功能、协议实现功能、应用开发有关的CPU及片内总线功能、片外接口功能、射频电路的增益控制功能、低功耗控制功能集成在了一起。芯片内具有CPU(基于开源的OpenRISC1200即OR1200来实现)，可以嵌入操作系统(如Windows CE、Linux等)，可扩展4G Bytes容量的存储器，集成了ISO18000-6B/6C协议，并提供一种开放式软件接口以实现除ISO18000-6B/6C以外的其它UHF RFID协议、防碰撞算法、定位算法、甚至分布式数据库和中间件。可以非常方便地实现高集成度、低成本、低功耗、高通用性的手持式UHF RFID读写器。

附图说明

图1是现有RFID读写器的结构框图。

图2是本实用新型超高频RFID基带处理SOC芯片的结构原理框图。

图3是利用本实用新型的SOC芯片实现的手持式UHF RFID读写器的结构原理框图。

图4是多协议处理单元的内部结构示意图。

图5是本实用新型超高频RFID基带处理SOC芯片的启动流程图。

具体实施方式

如图2所示，本实用新型的超高频RFID基带处理SOC芯片包括CPU模块、片内总线、存储器接口、DAC输出通道、ADC输入通道、UHF RFID硬件多协议处理单元、人机接口、高速通信接口、低速通信接口、定时器模块、低功耗控制模块和其他模块。

CPU模块：SOC芯片内置了32位CPU内核(基于OR1200)，该CPU内核利用指令可以完成对整个芯片内各组成模块的协调、配置和工作状态检测等功能。可以嵌入各种嵌入式操作系统(如Windows CE或者Linux等)，以便实现更加灵活的功能，并为用户提供良好的程序接口。另外，还可以通过CPU执行软件对基带信号进行数字滤波、加密、解码、编码、解码等处理。

片内总线：SCO芯片内部配置了两条Wishbone总线，分别是高速的系统总线和低速的外设总线。CPU、存储控制器、LCD控制器、触摸屏控制器和多协议控制单元以及高速的通信接口USB和PCI和GPIO接口控制器都是挂在高速系统总线上的。而低速通信接口(如：SPI、PS/2、RS232、IIS和PWM等)和实时时钟RTC控制器是挂在低速外设总线上的。系统总线和外设总线之间通过DMA和总线桥连接在一起。每条总线都有自己的地址译码器，便于独立工作。高速通信接口(如USB和PCI和GPIO接口)和各AD/DA通道也可以在DMA控制器的控制之下完成数据通信。另外，Wishbone总线采用Master和Slaver控制模式，允许多Master，因此需要由总线仲裁器完成总线仲裁。

存储器接口：SOC芯片可以扩展多种存储器设备，包括EPROM、SRAM、DRAM、Flash等，利用PCI接口还可以扩展SD卡存储设备，扩展空间最大可以达到4GBytes。

DAC输出通道：SOC芯片提供了3路8位DAC输出通道，其中2路用于输出正交调制需要的I通道和Q通道基带数字信号，另外1路8位P通道DAC通道作为功率放大器PA的增益调整输出。

ADC输入通道：SOC芯片提供了2路8位ADC输入通道，用于输入正交解调后的I通道和Q通道的基带数字信号。

UHF RFID硬件多协议处理单元：SOC芯片配置有硬件多协议处理单元，可以在ISO18000-6B、ISO18000-6C、EPC Global C1G2等多种UHF RFID协议标准之间的任意切换。通过该单元，可以完成基带信号的PIE编码，FM0编码、Miller解码、CRC校验、各通道信号强度的检测、防碰撞算法的执行，产生帧同步序列，执行协议要求的状态控制等功能。另外，本协议处理单元预留了开放式的软件协议接口，可利用CPU执行软件的方式使本SOC支持除ISO18000-6B、ISO18000-6C、EPC Global C1G2等协议之外的其它UHF RFID协议。

人机接口：SOC芯片配置了LCD控制器和触摸屏控制器，可以实现友好的人机界面功能。

高速通信接口：SOC芯片配置了32位GPIO接口，便于扩展其它高速并行设备。配置了PCI总线接口，可以方便地扩展以太网，Wi-Fi、USB2.0等高速的通信设备和SD卡等大容量外部存储设备。配置了USB1.1接口控制器，可以提供USB主(Host)接口和USB从(Device)接口。

低速通信接口：SOC芯片配置了UART接口和SPI接口模块，可以实现一些近距离通信。配置了IIS音频控制器，可实现精彩音频播放和采集。

定时器模块：SOC芯片配置了2个16位定时计数器计时器，可以提供看门狗定时器和PWM输出功能。配置了实时时钟，可为用户提供精确的时间和日历显示。

低功耗控制模块：本芯片支持掉电、待机、工作、唤醒等多工作模式，并可以单独地对每个接口模块的供电电源进行控制，便于实现灵活的低功耗控制能力。

另外还配置了JTAG接口，支持在线调试和程序下载。主时钟模块的外部晶振频率为 27MHz，可以通过内部PLL使CPU工作主频率达到150MHz。整个芯片采用单5V供电。

利用本实用新型SOC芯片可以非常方便地实现高集成度、低成本、低功耗、高通用性的手持式UHF RFID读写器，其结构如下图3所示，由图3可见，本实用新型的SOC芯片输出了正交调制所必须的I通道和Q通道的基带信号(该信号已根据协议要求完成了编码)，用于功率放大器增益调整P通道数字信号，这三路信号都需要外接8位DAC将输出的数字信号转换成模拟信号。I通道和Q通道的基带模拟信号经正交调制(如LT5568)，过带通滤波(BPF)和功率放大器之后，再经环形器送入天线，构成发射通道。对于接收通道，本芯片配置了输入I通道和Q通道接口，用于接收经过正交解调(如LT5516)并经低噪声放大(LNA)和低通滤波(LPF)，然后再经ADC后的基带输入信号。

UHF RFID硬件多协议处理单元的功能结构如图4所示，包含了编码模块，解码模块，CRC校验模块以及时钟分频模块四部分。该多协议处理单元模块的工作过程为：时钟分频信号输入后：

(1)编码过程：计算机主机(HOST)给OR1200处理器指令和信息数据后，OR1200处理器发送给编码模块和CRC校验模块启动指令，编码模块接收到启动指令后会返还给OR1200处理器一个应答信号，随后，OR1200处理器会把数据信息传入编码模块和CRC校验模块。当编码数据完成后，将产生的CRC校验值发送给编码器，然后通过输出通道发送出去。

(2)解码过程：OR1200处理器检测到电子标签发送过来的信息后，会分别发送给解码模块和CRC校验模块启动指令，解码模块接收到启动指令后会返还给OR1200处理器一个应答信号，随之，解码数据信息完成后，会将数据信息及校验值发送给OR1200处理器，数据信息经过OR1200处理器一定处理后，会将结果送往计算机主机(HOST)，LCD显示器或存储器。

本实用新型的超高频RFID读写器基带处理SOC芯片的工作过程分为启动过程和正常工作过程。其中启动过程的流程如图5所示：

上电之后，首先完成CPU OR1200和各功能模块的复位功能，然后从固定地址开始读取并执行系统初始化(Bootloader)程序，完成对各功能模块(包括：时钟模块、中断和电源管理模块、存储器控制模块、LCD控制模块和触摸屏控制模块、多协议处理单元模块和AD/DA控制模块、DMA控制模块、各种通信接口模块等)的参数配置，并在LCD上输出初始化界面。从指定位置程序存储器读取用户程序，显示用户界面。加载本地数据库管理程序。从I/Q通道DAC输出载波输出信号，并使输出信号强度最大(即P通道ADC输出最大)，打开I/Q通道ADC，启动多协议处理模块，检查是否有标签存在。如果有标签则显示标签数据，并将其信息计入数据库。如果没有标签，则连续发射载波并读取ADC通道数据，如果连续5s钟都没有标签响应数据则转入低功耗模式，至此，启动过程完毕。

在正常工作过程中，由应用程序调用读写器操作程序完成标签数据的读写，和上位机的数据交互和数据库同步、多媒体播放以及其它的用户指定功能，具体操作内容与用户应用程序有关。

Claims

1.一种多协议UHF RFID读写器基带信号处理SOC芯片，包括CPU模块、片内总线、存储器接口、DAC输出通道、ADC输入通道、UHF RFID硬件多协议处理单元、人机接口、高速通信接口、低速通信接口、定时器模块、JTAG接口模块和主时钟模块；其特征是：片内总线包括高速系统总线和低速外设总线，两条总线之间通过DMA控制器和总线桥连接在一起，每条总线都设有地址译码器和总线仲裁器；CPU模块、存储器接口、人机接口、UHF RFID硬件多协议处理单元、JTAG接口模块以及高速通信接口均与高速系统总线连接；低速通信接口、定时器模块和主时钟模块与低速外设总线连接；高速通信接口、DAC输出通道和ADC输入通道与DMA控制器连接；在CPU模块中包含有低功耗控制模块。

2.根据权利要求1所述的多协议UHF RFID读写器基带信号处理SOC芯片，其特征是，所述DAC输出通道包括3路8位DAC输出通道。

3.根据权利要求1所述的多协议UHF RFID读写器基带信号处理SOC芯片，其特征是，所述ADC输入通道包括2路8位ADC输入通道。

4.根据权利要求1所述的多协议UHF RFID读写器基带信号处理SOC芯片，其特征是，所述UHF RFID硬件多协议处理单元：包括编码模块、解码模块、CRC校验模块以及时钟分频模块四部分。

5.根据权利要求1所述的多协议UHF RFID读写器基带信号处理SOC芯片，其特征是，所述人机接口包括LCD控制器和触摸屏控制器。

6.根据权利要求1所述的多协议UHF RFID读写器基带信号处理SOC芯片，其特征是，所述高速通信接口配置有32位GPIO接口、PCI总线接口和USB1.1接口控制器。

7.根据权利要求1所述的多协议UHF RFID读写器基带信号处理SOC芯片，其特征是，所述低速通信接口配置有UART接口、SPI接口模块和IIS音频控制器。

8.根据权利要求1所述的多协议UHF RFID读写器基带信号处理SOC芯片，其特征是，所述定时器模块配置有2个16位定时计数器计时器和实时时钟。