CN112465084A - 读写器的验证系统 - Google Patents
读写器的验证系统 Download PDFInfo
- Publication number
- CN112465084A CN112465084A CN202011339259.0A CN202011339259A CN112465084A CN 112465084 A CN112465084 A CN 112465084A CN 202011339259 A CN202011339259 A CN 202011339259A CN 112465084 A CN112465084 A CN 112465084A
- Authority
- CN
- China
- Prior art keywords
- reader
- writer
- branch
- verification
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 149
- 238000004891 communication Methods 0.000 claims abstract description 167
- 230000004044 response Effects 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims description 77
- 238000012360 testing method Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000003993 interaction Effects 0.000 description 8
- 238000004590 computer program Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000700159 Rattus Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
- G06K17/0022—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations arrangements or provisious for transferring data to distant stations, e.g. from a sensing device
- G06K17/0029—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations arrangements or provisious for transferring data to distant stations, e.g. from a sensing device the arrangement being specially adapted for wireless interrogation of grouped or bundled articles tagged with wireless record carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
本发明提供一种读写器的验证方法及系统，系统包括：微控制单元MCU，用于发送验证命令，并根据接收到的响应数据对待测读写器进行验证；从控单元，与MCU连接，用于接收验证命令，并对验证命令进行编码；模拟前端单元，与从控单元连接，用于接收编码后的验证命令，将编码后的验证命令发送至待测读写器并接收待测读写器反馈的响应数据，以及将响应数据发送至MCU。本发明提供的读写器的验证系统，通过模拟前端单元，使得验证系统能够兼容多种通信协议以及多种通信速率，并与微控制单元以及从控单元配合，使得验证系统能够基于多种通信协议以及多种通信速率实现对读写器更加快速便捷的验证，同时提高了对读写器验证的覆盖率。
Description
技术领域
本发明涉及无线射频识别技术领域，尤其涉及读写器的验证系统。
背景技术
验证读写器各模块功能的正确性，稳定性，需要读写器验证平台配合测试。各种读写器软硬件验证测试平台广泛被应用，在更短时间内验证到读写器各模块设计是否合理正确，提高设计开发效率。
现有技术中射频识别(Radio Frequency Identification，RFID)读写器的验证平台，基于软件仿真验证平台较多，同时需要手动灌输验证激励，无法在验证过程体现读写器与卡片真实交互情景。一些硬件验证平台无法同时兼容与多种协议类型卡进行数据交互，无法同时兼容多种通信速率以及无法兼容多种通信协议，导致验证覆盖率不高。目前尚能有一种读写器的验证系统，能够兼容并基于多种通信协议以及多种通信速率实现对读写器更加快速便捷的验证，提高了对读写器验证的覆盖率。
发明内容
本发明提供的读写器的验证系统，用于克服现有技术中存在无法在兼容多种通信协议以及多种通信协议的同时，实现对读写器的验证的缺陷，能够兼容并基于多种通信协议以及多种通信速率实现对读写器更加快速便捷的验证，提高了对读写器验证的覆盖率。
本发明提供一种读写器的验证系统，包括：
微控制单元MCU，用于发送验证命令，并根据接收到的响应数据对待测读写器进行验证；
从控单元，与所述MCU连接，用于接收所述验证命令，并对所述验证命令进行编码；
模拟前端单元，与所述从控单元连接，用于接收编码后的验证命令，将所述编码后的验证命令发送至所述待测读写器并接收所述待测读写器反馈的所述响应数据，以及将所述响应数据发送至所述MCU；
其中，所述模拟前端单元兼容多种通信协议以及兼容多种通信速率。
根据本发明提供的一种读写器的验证系统，所述模拟前端单元，包括：匹配电路；
所述匹配电路包括：并联连接的第一支路以及第二支路，所述第一支路与所述第二支路结构对称；
其中，所述第一支路包括：串联连接的第一电容支路以及第一子支路；
所述第一子支路包括：第二电容支路、第一电阻以及第一电感，所述第一电阻与所述第一电感串联连接，所述第一电感与所述第二电容支路并联连接；
所述第二支路包括：串联连接的第三电容支路以及第二子支路；
所述第二子支路包括：第四电容支路、第二电阻以及第二电感，所述第二电阻与所述第二电感串联连接，所述第二电感与所述第四电容支路并联连接。
根据本发明提供的一种读写器的验证系统，所述第一电容支路、所述第二电容支路、所述第三电容支路以及所述第四电容支路均包括：多个并联连接的电容。
根据本发明提供的一种读写器的验证系统，所述多个并联连接的电容均为可调节电容。
根据本发明提供的一种读写器的验证系统，所述模拟前端单元，还包括：电磁兼容EMC电路；
所述EMC电路包括：并联连接的第三支路和第四支路；
其中，所述第三支路包括：串联连接的第三电阻、第三电感以及第三电容；
所述第四支路包括：串联连接的第四电阻、第四电感以及第四电容。
根据本发明提供的一种读写器的验证系统，当满足预设条件时，所述EMC电路将所述编码后的验证命令发送至所述待测读写器；
其中，所述预设条件为：所述第三电阻的阻值达到第一电阻值、所述第三电感的阻抗达到第一阻抗值以及所述第三电容的电容量达到第一电容量值；
所述第四电阻的阻值达到第二电阻值、所述第四电感的阻抗达到第二阻抗值以及所述第四电容的电容量达到第二电容量值。
根据本发明提供的读写器的验证系统，所述从控单元，包括：
SPI通信接口、UART通信接口以及IIC通信接口。
根据本发明提供的读写器的验证系统，所述从控单元为FPGA芯片。
本发明还提供一种读写器的验证方法，包括：
接收编码后的验证命令，并基于多种通信协议以及多种通信速率，将所述编码后的验证命令发送至待测读写器；
接收所述待测读写器反馈的响应数据；
将所述响应数据发送至微控制单元MCU，以使所述MCU根据所述响应数据，对所述待测读写器进行验证。
根据本发明提供的一种读写器的验证方法，所述多种通信协议包括如下任意一种：
ISO14443TYPEA通信协议、TYPEB通信协议以及ISO15693通信协议；
所述多种通信速率包括如下任意一种：
TYPEA通信速率、TYPEB通信速率以及ISO15693通信速率。
本发明提供的读写器的验证系统，通过模拟前端单元，使得读写器的验证系统能够同时兼容多种通信协议以及多种通信速率，并通过与微控制单元以及从控单元配合，使得读写器的验证系统能够基于多种通信协议以及多种通信速率实现对待测读写器更加快速便捷的验证，同时提高了对待测读写器验证的覆盖率。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的读写器的验证系统的结构示意图之一；
图2是本发明提供的模拟前端单元的结构示意图之一；
图3是本发明提供的模拟前端单元的结构示意图之二；
图4是本发明提供的读写器的验证系统的结构示意图之二；
图5是本发明提供的读写器的验证方法的流程示意图之一；
图6是本发明提供的读写器的验证方法的流程示意图之二；
图7是本发明提供的读写器的验证方法的流程示意图之三；
图8是本发明提供的读写器的验证方法的流程示意图之四；
图9是本发明提供的电子设备的实体结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明提供的读写器的验证系统的结构示意图之一，如图1所示，读写器的验证系统包括：
微控制单元MCU110，用于发送验证命令，并根据接收到的响应数据对待测读写器进行验证；
从控单元120，与MCU110连接，用于接收验证命令，并对验证命令进行编码；
模拟前端单元130，与从控单元120连接，用于接收编码后的验证命令，将编码后的验证命令发送至待测读写器并接收待测读写器反馈的响应数据，以及将响应数据发送至MCU110；
其中，模拟前端单元130兼容多种通信协议以及兼容多种通信速率。
本发明中的MCU110可以具体包括如下芯片中的任意一种：STM32F103ZET6芯片、STM32F103ZEH7TR芯片、STM32F103ZEH6芯片、STM32F103ZEH7、芯片STM32F103ZEH6TR、STM32F103ZET7以及STM32F103ZET6芯片。
以MCU110为STM32F103ZET6芯片为例加以说明：MCU110设置有串行外围设备接口(Serial peripheral interface，SPI)、通用异步收发器接口(Universal AsynchronousReceiver/Transmitter，UART)以及集成电路总线接口(Inter-Integrated Circuit，IIC)，使得MCU110支持SPI通信协议、UART通信协议以及IIC通信协议，并基于SPI通信协议、UART通信协议以及IIC通信协议与从控单元120连接进行数据交互。
其中，SPI通信接口支持最高达10Mhz通信速率，UART通信接口支持最高达1.2Mb/s通信速率，IIC通信接口支持多种通信速率，具体地：IIC通信接口在标准模式通信速率为可以达到100kb/s，IIC通信接口在快速模式通信速率可以达到400kb/s，IIC通信接口在高速模式下通信速率可以达到3.4Mb/s。
实际场景中，首先由MCU110发送验证命令，并通过SPI通信接口、UART通信接口以及IIC通信接口中任意一个通信接口与从控单元120进行通信。具体地，可以通过设置在MCU110内部的通信接口选择电路实现MCU110与从控单元120通信连接。
更具体地，可以通过设置在MCU110内部的通信接口选择电路的2个通用输入输出接口(General Purpose Input Output，GPIO)实现MCU110与从控单元120通信连接，设置2个GPIO输入电平分别为高低电平组合，2个GPIO具体包括4种输出电平组合，分别为低电平和低电平、低电平和高电平、高电平和低电平以及高电平和高电平。
其中，当2个GPIO输出电平为高电平和高电平时，默认无效；当2个GPIO输出电平为低电平和低电平时，默认选择MCU110与从控单元120进行通信连接的通信接口为SPI通信接口；当2个GPIO输出电平为低电平和高电平时，默认选择MCU110与从控单元120进行通信连接的通信接口为UART通信接口；当2个GPIO输出电平为高电平和低电平时，默认选择MCU110与从控单元120进行通信连接的通信接口为IIC通信接口。
需要说明的是，2个GPIO口输出电平与SPI通信接口、UART通信接口以及IIC通信接口一一对应，以实现MCU110与从控单元120通过SPI通信协议、UART通信协议以及IIC通信协议中的任意一个通信协议进行通信连接。
从控单元120受MCU110的控制，在从控单元120接收到MCU110发送的验证命令后，对验证命令进行编码，并通过从控单元120内部的发送总线将编码后的验证命令发送至模拟前端单元130。
模拟前端单元130在接收到编码后的验证命令后，可以通过设置在模拟前端单元130内部的发送天线将编码后的验证命令发送至待测读写器，待测读写器对编码后的验证命令进行响应后，生成对应的响应数据，并将响应数据通过模拟前端单元130内部的接收天线发送给模拟前端单元130，通过从控单元120，将响应数据发送给MCU110，MUC110对接收到的响应数据进行分析处理，完成对待测读写器的验证。
需要说明的是，模拟前端单元130同时兼容多种通信协议，例如包括ISO14443TYPEA通信协议、ISO14443TYPEB通信协议以及ISO15693通信协议；同时模拟前端单元130兼容多种通信速率，例如包括TYPEA可以达到如106kb/s、TYPEB高速212kb/s、424kb/s、848kb/s通信速率以及ISO15693单副载波低速6.62kb/s、高速26.48kb/s、双副载波低速6.67kb/s、高速26.69kb/s和快速库存读取模式。
本发明中的待测读写器可以具体为RFID芯片或者RFID卡片，本发明对此不作具体限定。
本发明提供的读写器的验证系统，通过模拟前端单元130，使得读写器的验证系统能够同时兼容多种通信协议以及多种通信速率，并通过与微控制单元110以及从控单元120配合，使得读写器的验证系统能够基于多种通信协议以及多种通信速率实现对待测读写器更加快速便捷的验证，同时提高了对待测读写器验证的覆盖率。
进一步地，在一个实施例中，模拟前端单元130，包括：匹配电路；
匹配电路包括：并联连接的第一支路以及第二支路，第一支路与第二支路结构对称；
其中，第一支路包括：串联连接的第一电容支路以及第一子支路；
第一子支路包括：第二电容支路、第一电阻以及第一电感，第一电阻与第一电感串联连接，第一电感与第二电容支路并联连接；
第二支路包括：串联连接的第三电容支路以及第二子支路；
第二子支路包括：第四电容支路、第二电阻以及第二电感，第二电阻与第二电感串联连接，第二电感与第四电容支路并联连接。
进一步地，在一个实施例中，第一电容支路、第二电容支路、第三电容支路以及第四电容支路均包括：多个并联连接的电容。
具体地，图2是本发明提供的模拟前端单元的结构示意图之一，如图2所示：
匹配电路包括有并联连接的第一支路以及第二支路，并且第一支路与第二支路结构对称，如图2，匹配电路的上部分为第一支路，第一支路从左至右包括：串联连接的第一电容支路以及第一子支路；第一子支路包括：第二电容支路、第一电阻以及第一电感，第一电阻与第一电感串联连接，第一电感与第二电容支路并联连接。
其中，第一电容支路可以具体包括电容C3、C4以及C5，且电容C3、C4以及C5并联连接，第一子支路包括第一电阻R3、第一电感L3以及第二电容支路，第二电容支路包括电容C6、C7以及C8，且电容C6、C7以及C8并联连接，且第一电阻R3与第一电感L3串联连接，第一电阻R3与由电容C6、C7以及C8组成的第二电容支路并联连接。
将第一电容支路与第一子支路串联连接得到匹配电路的第一支路。
匹配电路的下部分为第二支路，第二支路从左至右包括：串联连接的第三电容支路以及第二子支路；第二子支路包括：第四电容支路、第二电阻以及第二电感，第二电阻与第二电感串联连接，第二电感与第四电容支路并联连接。
其中，第四电容支路包括电容C9、C10以及C11，且电容C9、C10以及C11并联连接，第二子支路包括第二电阻R4、第二电感L4以及第三电容支路，第三电容支路包括电容C12、C13以及C14，且电容C12、C13以及C14并联连接，且第二电阻R4与第二电感L4串联连接，第二电阻R4与由电容C12、C13以及C14组成的第三电容支路并联连接。
将第二电容支路与第二子支路串联连接得到匹配电路的第二支路。
最后将第一支路与第二支路并联连接得到完整的匹配电路。
在实测过程中，通过选取匹配电路中并联电路中合适电容C3、C4、C6、C7、C9、C10、C12、C13电容量值，以使模拟前端单元130可以同时兼任如下多种通信协议以及多种通信速率。例如包括ISO14443TYPEA通信协议、TYPEB通信协议以及ISO15693通信协议；同时模拟前端单元130兼容多种通信速率，例如包括TYPEA通信速率、TYPEB高速212kb/s、424kb/s、848kb/s通信速率以及ISO15693单副载波低速6.62kb/s、高速26.48kb/s、双副载波低速6.67kb/s、高速26.69kb/s和快速库存读取模式。
本发明提供的读写器的验证系统，通过调试匹配电路中各个并联电容的参数值，以使模拟前端单元130能够同时兼容多种通信协议以及多种通信速率，并通过与微控制单元110以及从控单元120配合，进而使得读写器的验证系统能够基于多种通信协议以及多种通信速率实现对待测读写器更加快速便捷的验证，同时提高了对待测读写器验证的覆盖率。
进一步地，在一个实施例中，多个并联连接的电容均为可调节电容。
具体地，上述匹配电路中，组成第一电容支路的多个并联连接的电容如C3、C4以及C5均为可调节电容；组成第二电容支路的多个并联连接的电容如电容C6、C7以及C8均为可调节电容；组成第三电容支路的多个并联连接的电容如C12、C13以及C14均为可调节电容；组成第四电容支路的多个并联连接的电容如C9、C10以及C11均为可调节电容。
在实测过程中，通过调节第一电容支路、第二电容支路、第三电容支路以及第四电容支路各个支路的电容的参数值，以使模拟前端单元130能够兼容上述的多种通信协议以及上述的多种通信速率。
本发明提供的读写器的验证系统，通过调试匹配电路中各个并联电容的参数值，以使模拟前端单元130能够同时兼容多种通信协议以及多种通信速率，并通过与微控制单元110以及从控单元120配合，进而使得读写器的验证系统能够基于多种通信协议以及多种通信速率实现对待测读写器更加快速便捷的验证，同时提高了对待测读写器验证的覆盖率。
进一步地，在一个实施例中，模拟前端单元130，还可以具体包括：电磁兼容EMC电路；
EMC电路包括：并联连接的第三支路和第四支路；
其中，第三支路包括：串联连接的第三电阻、第三电感以及第三电容；
第四支路包括：串联连接的第四电阻、第四电感以及第四电容。
具体地，图3是本发明提供的模拟前端单元的结构示意图之二，如图3所示：
上述模拟前端单元130还包括有电磁兼容(Electromagnetic Compatibili，EMC)电路。其中，EMC电路包括并联连接的第三支路以及第四支路。
第三支路包括：串联连接的第三电阻R1、第三电感L1以及第三电容C1；第四支路包括：串联连接的第四电阻R2、第四电感L2以及第四电容C2。
需要说明的是，在实测过程中，EMC电路中的第三电阻R1的电阻值是可以调节的，第三电感L1的阻抗值是可以调节的，第三电容C1的电容量是可以调节的，第四电阻R2的电阻值是可以调节的，第四电感L2的阻抗值是可以调节的，第四电容C2的电容量是可以调节的。
具体的，在设计过程中，可以通过分别更换上述电气元器件R1、L1、C1、R2、L2以及C2，实现对EMC电路的调试，也可以通过将EMC电路中的组成第三支路以及第四支路的电气元器件均选用可调节电气元器件，能够在不更换元器件的情况下，通过调节可调节电气元器件例如可调节电阻R1/R2、可调节电感L1/L2以及可调节电容C1/C2实现对EMC电路的调试。
需要说明的是，本发明图3中的TX1以及TX2为引脚，前端单元130通过TX1以及TX2与内部的天线电路进行连接，用于将编码后的验证命令发送至待测读写器。
本发明提供的读写器的验证系统，通过调试EMC电路中的电气元器件如电阻、电感以及电容的对应参数值，以使得EMC电路能够达到最好滤波效果，降低验证系统在发送编码后的验证命令时的数据波形噪声，将干净的编码数据经天线发射出去，进一步使得获取到的经待测读写器反馈的响应数据的准确度得到了提高。
进一步地，在一个实施例中，当满足预设条件时，EMC电路将编码后的验证命令发送至待测读写器；
其中，预设条件为：第三电阻的阻值达到第一电阻值、第三电感的阻抗达到第一阻抗值以及第三电容的电容量达到第一电容量值；
第四电阻的阻值达到第二电阻值、第四电感的阻抗达到第二阻抗值以及第四电容的电容量达到第二电容量值。
具体地，在实际设计过程中，通过调校EMC电路中第三支路以及第四支路中的电气元器件的参数值，例如分别通过调校第三支路中的第三电阻R1的电阻值、第三电感L1的阻抗值和第三电容C1的电容量值，以及调校第四支路中的第四电阻R2的电阻值、第四电感L2的阻抗值以及第四电容C2的电容量值。
当第三电阻R1的电阻值达到第一电阻值、第三电感的阻抗值达到第一阻抗值、第三电容的电容量达到第一电容量值、第四电阻R2的电阻值达到第二电阻值、第三电感的阻抗值达到第二阻抗值以及第三电容的电容量达到第二电容量值时，停止调校，并通过EMC电路将编码后的验证命令发送至待测读写器。
本发明提供的读写器的验证系统，通过调校EMC电路中的电气元器件如电阻、电感以及电容的对应参数值，以使得EMC电路能够达到最好滤波效果，降低了在发送编码后的验证命令时的数据波形噪声，将干净的编码数据经天线发射出去，进一步使得获取到的经待测读写器反馈的响应数据的准确度得到了提高。
进一步地，在一个实施例中，从控单元120可以具体包括：
SPI通信接口、UART通信接口以及IIC通信接口。
进一步地，在一个实施例中，从控单元120可以具体为FPGA芯片。
具体地，从控单元120包括有SPI通信接口、UART通信接口以及IIC通信接口，以使得从控单元120支持SPI通信协议、UART通信协议以及IIC通信协议，通过SPI通信接口、UART通信接口以及IIC通信接口中的任意一种通信接口与MCU110通信连接，以接收上述验证命令。更具体地，可以选用FPGA芯片作为与MCU110通信连接的从控单元120。
进一步的，在实测过程中，采用如图4所示的验证系统，具体地，验证系统包括：MCU110，FPGA作为从控单元120，FPGA板载模拟前端单元130。MCU110通过SPI、IIC和UART通信接口与FPGA对应的SPI、IIC和UART通信接口连接，进行数据交互；FPGA通过发送总线MODUDATA以及接收总线OUTI2与模拟前端单元130通信连接，进行数据交互。
其中，MCU110部分还包括有烧录电路1101、晶振电路1102、复位电路1103以及电源电路1104等。从控单元120包括烧录电路1203、SPI/UART/IIC三选一协议接口电路、晶振电路1201以及复位电路1202等。模拟前端单元130由复位电路1301、EMC电路1302以及匹配电路1303构成。
本发明提供的读写器的验证系统，通过选用FPGA芯片作为验证系统的从控单元120，使得验证系统具有可编程灵活性高、开发周期短、并行计算可编程灵活性高的特点，通过设计SPI通信接口、UART通信接口以及IIC通信接口，使得从控单元120能够通过SPI、UART以及IIC多种通信协议进行数据传输。
下面对本发明提供的读写器的验证方法进行描述，下文描述的读写器的验证方法与上文描述的读写器的验证系统可相互对应参照。
图5是本发明提供的读写器的验证方法的流程示意图之一，如图5所示，方法包括：
S1、接收编码后的验证命令，并基于多种通信协议以及多种通信速率，将编码后的验证命令发送至待测读写器；
S2、接收待测读写器反馈的响应数据；
S3、将响应数据发送至微控制单元MCU，以使MCU根据响应数据，对待测读写器进行验证。
本发明提供的读写器的验证系统，通过模拟前端单元，使得读写器的验证系统能够同时兼容多种通信协议以及多种通信速率，并通过与微控制单元以及从控单元配合，使得读写器的验证系统能够基于多种通信协议以及多种通信速率实现对待测读写器更加快速便捷的验证，同时提高了对待测读写器验证的覆盖率。
进一步地，在一个实施例中，多种通信协议包括如下任意一种：
ISO14443TYPEA通信协议、TYPEB通信协议以及ISO15693通信协议；
多种通信速率包括如下任意一种：
TYPEA通信速率、TYPEB通信速率以及ISO15693通信速率。
具体地，图6是本发明提供的读写器的验证方法的流程示意图之二，如图6所示：
验证上述读写器的验证系统支持ISO14443TYPEA协议的具体流程，具体包括：初始化MCU110，由验证系统开发的上位机发起控制指令，并将控制指令发送至MCU110，MCU110解析控制指令，对模拟前端单元130中的寄存器例如SVH寄存器、SVL寄存器、CLKDELAY寄存器、TXCONTROL寄存器、MODUCONDUCTANCE寄存器以及CWCONDUCTANCE寄存器初始化。
进一步，TYPEA协议类型初始化，读写器发送速率和接收速率初始化，读写器帧等待时间初始化。
根据ISO14443TYPEA协议，上述验证系统从发送寻卡或唤醒命令开始，发出REQA或WUPA，接收到ATQA响应数据帧，接着验证系统发送防碰撞命令，接收响应唯一标识符(Unique Identifier，UID)字节，接着发送SELECT选卡命令，根据待测读写器的响应SAK字节第3位判断待测读写器的UID字节是否完整，为进一步防碰撞做准备，同时判断响应SAK字节第6位是否支持ISO14443-4为进入第四层进行COS命令交互做准备。
若满足ISO14443-4，则发送RATS命令，根据待测读写器的响应帧ATS中的TA字节决定是否要以高速通信速率进行COS命令数据进行交互。
若要验证测试上述验证系统支持高速通信速率，如212k/bs或424kb/s或848kb/s，则要通过PPS命令帧先配置待测读写器，以使待测读写器进入高速通信状态，再配置验证系统进入相对应的高速通信速率。
ISO14443TYPEA协议流程执行完COS命令交互后，上述验证系统发送下电命令DESLECT，让待测读写器恢复到下电状态。验证过程中，记录失败次数和待测读写器状态转移次数，直至达到测试次数，停止验证，并对上述验证系统ISO14443TYPEA协议命令帧进行误码率验证测试，以验证上述验证系统的稳定性和容错性。
图7是本发明提供的读写器的验证方法的流程示意图之三，如图7所示：
验证上述读写器的验证系统支持ISO14443TYPEA协议的具体流程，具体包括：初始化MCU110，由验证系统开发的上位机发起控制指令，并将控制指令发送至MCU110，MCU110解析控制指令，对模拟前端单元130中的寄存器例如SVH寄存器、SVL寄存器、CLKDELAY寄存器、TXCONTROL寄存器、MODUCONDUCTANCE寄存器以及CWCONDUCTANCE寄存器初始化。
进一步，TYPEB协议类型初始化，读写器发送和接收速率初始化，读写器帧等待时间初始化。
需要说明的是，TYPEB初始化与上述TYPEA协议初始化不同，区别在调制深度，TYPEA调制深度为100％，而TYPEB调制深度为10％。
根据ISO14443TYPEB协议，上述验证系统从发送寻卡命令REQB或唤醒命令帧WUPB开始，接着发送时隙防碰撞命令SLOT-MARKER，时隙防碰撞之后，上述验证系统根据待测读写器响应协议字节PROTOCOL_INFO中的Bit Rate Capability位判断待测读写器是否支持高速通信速率。
进一步，验证上述验证系统是否能够与遵循ISO14443TYPEB协议类型的待测读写器进行高速通信速率通信。通过配置ATTRIR命令帧中PARAM2字节第5位到第8位，配置完成后，由上述验证系统发送COS命令帧，进行COS命令数据交互，上述验证系统发送下电命令帧DESLECT，让遵循ISO14443TYPEB协议的待测读写器回到下电状态。
验证过程中，与上述验证ISO14443TYPEA协议测试一样，使用记录失败次数和状态转移，直至达到测试次数，停止验证，并对上述验证系统进行ISO14443TYPEB命令帧误码率验证测试。
具体地，图8是本发明提供的读写器的验证方法的流程示意图之四，如图8所示：
验证上述读写器的验证系统支持ISO14443TYPEA协议的具体流程，具体包括：初始化MCU110，由验证系统开发的上位机发起控制指令，并将控制指令发送至MCU110，MCU110解析控制指令，对模拟前端单元130中的寄存器例如SVH寄存器、SVL寄存器、CLKDELAY寄存器、TXCONTROL寄存器、MODUCONDUCTANCE寄存器以及CWCONDUCTANCE寄存器初始化。
进一步，ISO15693协议类型初始化，读写器发送速率和接收速率初始化。
若要验证上述验证系统支持低速6.62kb/s或6.67kb/s，则在开头初始化，后面一直沿用低速通信速率；验证高速通信速率26.48kb/s或26.69kb/s，配置时与低速速率相同。
读写器帧等待时间初始化，根据ISO15693协议，发送INVENTORY命令帧进行1时隙或者16时隙防碰撞，经过防碰撞环节，上述验证系统可获取遵循ISO15693协议的待测读写器的8字节UID，接着上述验证系统根据获取的UID字节，组装符合ISO15693协议命令帧，例如读块命令，写块命令；获取遵循ISO15693协议的待测读写器的内部信息命令，静默命令等，组装完命令帧通过MCU110控制发送，经模拟前端单元130的天线电路发射出去。通过这些命令帧，可测试上述验证系统通过ISO15693协议通信时的稳定性。
本发明提供的读写器的验证系统，通过测试进一步确保验证系统能够在多种通信协议以及多种通信速率的支持下实现对待测读写器的验证，提高了验证的覆盖率。
图9是本发明提供的电子设备的实体结构示意图，如图9所示，该电子设备可以包括：处理器(processor)910、通信接口(communication interface)911、存储器(memory)912和总线(bus)913，其中，处理器910，通信接口911，存储器912通过总线913完成相互间的通信。处理器910可以调用存储器912中的逻辑指令，以执行如下方法：
接收编码后的验证命令，并基于多种通信协议以及多种通信速率，将编码后的验证命令发送至待测读写器；
接收待测读写器反馈的响应数据；
将响应数据发送至微控制单元MCU，以使MCU根据响应数据，对待测读写器进行验证。
此外，上述的存储器中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
进一步地，本发明公开一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的读写器的验证方法，例如包括：
接收编码后的验证命令，并基于多种通信协议以及多种通信速率，将编码后的验证命令发送至待测读写器；
接收待测读写器反馈的响应数据；
将响应数据发送至微控制单元MCU，以使MCU根据响应数据，对待测读写器进行验证。
另一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的读写器的验证方法，例如包括：
接收编码后的验证命令，并基于多种通信协议以及多种通信速率，将编码后的验证命令发送至待测读写器；
接收待测读写器反馈的响应数据；
将响应数据发送至微控制单元MCU，以使MCU根据响应数据，对待测读写器进行验证。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种读写器的验证系统，其特征在于，包括：
微控制单元MCU，用于发送验证命令，并根据接收到的响应数据对待测读写器进行验证；
从控单元，与所述MCU连接，用于接收所述验证命令，并对所述验证命令进行编码；
模拟前端单元，与所述从控单元连接，用于接收编码后的验证命令，将所述编码后的验证命令发送至所述待测读写器并接收所述待测读写器反馈的所述响应数据，以及将所述响应数据发送至所述MCU；
其中，所述模拟前端单元兼容多种通信协议以及兼容多种通信速率。
2.根据权利要求1所述的读写器的验证系统，其特征在于，所述模拟前端单元，包括：匹配电路；
所述匹配电路包括：并联连接的第一支路以及第二支路，所述第一支路与所述第二支路结构对称；
其中，所述第一支路包括：串联连接的第一电容支路以及第一子支路；
所述第一子支路包括：第二电容支路、第一电阻以及第一电感，所述第一电阻与所述第一电感串联连接，所述第一电感与所述第二电容支路并联连接；
所述第二支路包括：串联连接的第三电容支路以及第二子支路；
所述第二子支路包括：第四电容支路、第二电阻以及第二电感，所述第二电阻与所述第二电感串联连接，所述第二电感与所述第四电容支路并联连接。
3.根据权利要求2所述的读写器的验证系统，其特征在于，所述第一电容支路、所述第二电容支路、所述第三电容支路以及所述第四电容支路均包括：多个并联连接的电容。
4.根据权利要求3所述的读写器的验证系统，其特征在于，所述多个并联连接的电容均为可调节电容。
5.根据权利要求1所述的读写器的验证系统，其特征在于，所述模拟前端单元，还包括：电磁兼容EMC电路；
所述EMC电路包括：并联连接的第三支路和第四支路；
其中，所述第三支路包括：串联连接的第三电阻、第三电感以及第三电容；
所述第四支路包括：串联连接的第四电阻、第四电感以及第四电容。
6.根据权利要求5所述的读写器的验证系统，其特征在于，当满足预设条件时，所述EMC电路将所述编码后的验证命令发送至所述待测读写器；
其中，所述预设条件为：所述第三电阻的阻值达到第一电阻值、所述第三电感的阻抗达到第一阻抗值以及所述第三电容的电容量达到第一电容量值；
所述第四电阻的阻值达到第二电阻值、所述第四电感的阻抗达到第二阻抗值以及所述第四电容的电容量达到第二电容量值。
7.根据权利要求1-6任一项所述的读写器的验证系统，其特征在于，所述从控单元，包括：
SPI通信接口、UART通信接口以及IIC通信接口。
8.根据权利要求7所述的读写器的验证系统，其特征在于，所述从控单元为FPGA芯片。
9.一种读写器的验证方法，其特征在于，包括：
接收编码后的验证命令，并基于多种通信协议以及多种通信速率，将所述编码后的验证命令发送至待测读写器；
接收所述待测读写器反馈的响应数据；
将所述响应数据发送至微控制单元MCU，以使所述MCU根据所述响应数据，对所述待测读写器进行验证。
10.根据权利要求9所述的读写器的验证方法，其特征在于，所述多种通信协议包括如下任意一种：
ISO14443TYPEA通信协议、TYPEB通信协议以及ISO15693通信协议；
所述多种通信速率包括如下任意一种：
TYPEA通信速率、TYPEB通信速率以及ISO15693通信速率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011339259.0A CN112465084B (zh) | 2020-11-25 | 2020-11-25 | 读写器的验证系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011339259.0A CN112465084B (zh) | 2020-11-25 | 2020-11-25 | 读写器的验证系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112465084A true CN112465084A (zh) | 2021-03-09 |
| CN112465084B CN112465084B (zh) | 2024-03-01 |
Family
ID=74807853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011339259.0A Active CN112465084B (zh) | 2020-11-25 | 2020-11-25 | 读写器的验证系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112465084B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112699695A (zh) * | 2021-03-23 | 2021-04-23 | 广州智慧城市发展研究院 | Rfid读写器软件验证装置、方法及电子设备 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010055254A (ja) * | 2008-08-27 | 2010-03-11 | Omron Corp | Ｒｆｉｄ用リーダライタおよびｒｆｉｄ用リーダライタの交信制御方法 |
| CN101770561A (zh) * | 2008-12-29 | 2010-07-07 | 郑州大学 | Rfid多协议读写器切换方法及其控制切换系统 |
| CN201828938U (zh) * | 2010-06-18 | 2011-05-11 | 山东大学 | 一种多协议uhf rfid读写器基带信号处理soc芯片 |
| CN102236801A (zh) * | 2010-04-21 | 2011-11-09 | 中国电子技术标准化研究所 | 一种射频识别检测系统 |
| CN102420625A (zh) * | 2011-11-23 | 2012-04-18 | 中兴通讯股份有限公司 | 一种匹配电路、匹配电路网络及信号收发装置 |
| CN102609738A (zh) * | 2011-01-25 | 2012-07-25 | 上海互惠信息技术有限公司 | Rfid多天线读写器 |
| CN103106378A (zh) * | 2012-12-26 | 2013-05-15 | 广州中大微电子有限公司 | 一种新型15693标签芯片验证平台 |
| US20140111310A1 (en) * | 2012-10-18 | 2014-04-24 | Electronics And Telecommunications Research Institute | System for simultaneously identifying massive rfid tags using hf band |
| CN105158681A (zh) * | 2015-08-07 | 2015-12-16 | 广州中大微电子有限公司 | 一种射频识别读写器芯片的验证方法及系统 |
| CN106707143A (zh) * | 2017-01-05 | 2017-05-24 | 北京航天自动控制研究所 | 一种芯片内部逻辑验证系统和方法 |
| CN206805554U (zh) * | 2017-05-25 | 2017-12-26 | 中原工学院 | 一种频率自动可调多协议rfid读写器 |
| US9911018B1 (en) * | 2012-01-12 | 2018-03-06 | Impinj, Inc. | RFID tags with digital signature subportions |
| CN108693495A (zh) * | 2018-09-06 | 2018-10-23 | 广东电网有限责任公司 | 一种采样自适应的直流电子式互感器检测转换器 |
-
2020
- 2020-11-25 CN CN202011339259.0A patent/CN112465084B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010055254A (ja) * | 2008-08-27 | 2010-03-11 | Omron Corp | Ｒｆｉｄ用リーダライタおよびｒｆｉｄ用リーダライタの交信制御方法 |
| CN101770561A (zh) * | 2008-12-29 | 2010-07-07 | 郑州大学 | Rfid多协议读写器切换方法及其控制切换系统 |
| CN102236801A (zh) * | 2010-04-21 | 2011-11-09 | 中国电子技术标准化研究所 | 一种射频识别检测系统 |
| CN201828938U (zh) * | 2010-06-18 | 2011-05-11 | 山东大学 | 一种多协议uhf rfid读写器基带信号处理soc芯片 |
| CN102609738A (zh) * | 2011-01-25 | 2012-07-25 | 上海互惠信息技术有限公司 | Rfid多天线读写器 |
| CN102420625A (zh) * | 2011-11-23 | 2012-04-18 | 中兴通讯股份有限公司 | 一种匹配电路、匹配电路网络及信号收发装置 |
| US9911018B1 (en) * | 2012-01-12 | 2018-03-06 | Impinj, Inc. | RFID tags with digital signature subportions |
| US20140111310A1 (en) * | 2012-10-18 | 2014-04-24 | Electronics And Telecommunications Research Institute | System for simultaneously identifying massive rfid tags using hf band |
| CN103106378A (zh) * | 2012-12-26 | 2013-05-15 | 广州中大微电子有限公司 | 一种新型15693标签芯片验证平台 |
| CN105158681A (zh) * | 2015-08-07 | 2015-12-16 | 广州中大微电子有限公司 | 一种射频识别读写器芯片的验证方法及系统 |
| CN106707143A (zh) * | 2017-01-05 | 2017-05-24 | 北京航天自动控制研究所 | 一种芯片内部逻辑验证系统和方法 |
| CN206805554U (zh) * | 2017-05-25 | 2017-12-26 | 中原工学院 | 一种频率自动可调多协议rfid读写器 |
| CN108693495A (zh) * | 2018-09-06 | 2018-10-23 | 广东电网有限责任公司 | 一种采样自适应的直流电子式互感器检测转换器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112699695A (zh) * | 2021-03-23 | 2021-04-23 | 广州智慧城市发展研究院 | Rfid读写器软件验证装置、方法及电子设备 |
| CN112699695B (zh) * | 2021-03-23 | 2021-07-20 | 广州智慧城市发展研究院 | Rfid读写器软件验证装置、方法及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112465084B (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102461761B1 (ko) | 전자 장치 | |
| CN102542110B (zh) | 一种应用于移动存储soc芯片的仿真验证方法 | |
| JP2022502978A (ja) | メモリカード、メモリカードアダプタ、及び端末デバイス | |
| CN112465084B (zh) | 读写器的验证系统 | |
| CN103106378A (zh) | 一种新型15693标签芯片验证平台 | |
| EP2355460A1 (en) | Detachable wireless communication module and method for activating the same | |
| CN112699695B (zh) | Rfid读写器软件验证装置、方法及电子设备 | |
| CN114327571B (zh) | 文件配置方法、芯片测试机及计算机可读取存储介质 | |
| CN100498753C (zh) | 通过i2c接口访问现场可编程门阵列内部存储器的方法 | |
| CN112100014B (zh) | 无源无线通信芯片验证平台、构建方法及芯片验证方法 | |
| CN102255999B (zh) | 终端与智能卡之间的通信协议确定方法以及扩展卡 | |
| CN115412469B (zh) | 容差检测方法、计算机设备及可读存储介质 | |
| CN103295037A (zh) | 新农合参合身份信息校验方法 | |
| CN203720863U (zh) | 一种大容量usim海量存储器的发行设备 | |
| CN219370353U (zh) | 一种近场通信读写装置 | |
| CN206193891U (zh) | 一种嵌入式平台二维码电力工器具管理系统 | |
| KR101957159B1 (ko) | 보안 요소를 이용한 통신 방법 및 이를 수행하는 장치 | |
| CN114513436B (zh) | Sdio设备传输速率的检测方法、系统及存储介质 | |
| CN212379851U (zh) | 一种多卡射频识别的天线装置 | |
| Blanco et al. | A multi-purpose UHF RFID tag emulator for communication protocols testing | |
| CN209015165U (zh) | 具有接口自适应性的射频读写装置 | |
| CN116599866A (zh) | 车载以太网设备的测试方法、装置、车辆及电子装置 | |
| CN116720541A (zh) | 一种通信方法及装置 | |
| CN116955233A (zh) | 通过spi接口输出内部信号的方法以及基于spi接口的从设备 | |
| CN107679527A (zh) | 一种指静脉采集应用装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |