CN201673924U - 发光二极管封装结构 - Google Patents

发光二极管封装结构 Download PDF

Info

Publication number
CN201673924U
CN201673924U CN2010201487017U CN201020148701U CN201673924U CN 201673924 U CN201673924 U CN 201673924U CN 2010201487017 U CN2010201487017 U CN 2010201487017U CN 201020148701 U CN201020148701 U CN 201020148701U CN 201673924 U CN201673924 U CN 201673924U
Authority
CN
China
Prior art keywords
mentioned
substrate body
light
emitting component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010201487017U
Other languages
English (en)
Inventor
汪秉龙
萧松益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harvatek Corp
Original Assignee
Harvatek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harvatek Corp filed Critical Harvatek Corp
Priority to CN2010201487017U priority Critical patent/CN201673924U/zh
Application granted granted Critical
Publication of CN201673924U publication Critical patent/CN201673924U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

一种发光二极管封装结构，其包括：一基板单元、一绝缘单元、一发光单元及一封装单元；基板单元具有两个彼此分离的基板本体及一位于两个基板本体之间的间隙；绝缘单元具有一填充于间隙内以用于连结两个基板本体的绝缘层；发光单元具有一设置于基板单元上且电性连接于基板单元的发光元件，发光元件设置于其中一基板本体上，发光元件的上表面具有两个电极，且发光元件的两个电极分别通过两条导线而分别电性连接于两个基板本体的上表面；封装单元具有一设置于基板单元上且覆盖发光元件的封装胶体。

Description

发光二极管封装结构
技术领域
本实用新型涉及一种发光二极管封装结构，尤指一种用于提升散热效果的发光二极管封装结构。
背景技术
请参阅图1所示，公知发光二极管封装结构包括：至少两个基板10a、一用于连接上述两个基板10a且具有一反射凹槽的绝缘体20a、一设置于其中一基板10a上且通过两个导线W而电性连接于上述两个基板10a之间的发光二极管30a、及一填入该反射凹槽内且用于封装该发光二极管30a的封装胶体40a。然而，公知绝缘体20a通常以射出成型的方式来连接并包覆上述两个基板，因此上述公知的作法(射出成型的作法)限制了该封装胶体40a的成形方式。
于是，本发明人有感上述缺陷的可改善，悉心观察且研究之，并配合学理的运用，而提出一种设计合理且有效改善上述缺陷的本实用新型。
实用新型内容
本实用新型所要解决的技术问题，在于提供一种发光二极管封装结构，其可改变传统用于连接至少两个基板的绝缘结构及改变传统用于封装发光二极管的封装结构。
为了解决上述技术问题，根据本实用新型的其中一种方案，提供一种发光二极管封装结构，其包括：一基板单元、一绝缘单元、一发光单元及一封装单元。该基板单元具有至少两个彼此分离的基板本体及至少一位于上述两个基板本体之间的间隙。该绝缘单元具有至少一填充于上述至少一间隙内以用于连结上述两个基板本体的绝缘层。该发光单元具有至少一设置于该基板单元上且电性连接于该基板单元的发光元件，其中上述至少一发光元件设置于其中一基板本体上，上述至少一发光元件的上表面具有至少两个电极，且上述至少一发光元件的两个电极分别通过两条导线而分别电性连接于上述至少两个基板本体的上表面。该封装单元具有至少一设置于该基板单元上且覆盖上述至少一发光元件的封装胶体。
为了解决上述技术问题，根据本实用新型的另一种方案，提供一种发光二极管封装结构，其包括：一基板单元、一绝缘单元、一发光单元及一封装单元。该基板单元具有至少两个彼此分离的基板本体及至少一位于上述两个基板本体之间的间隙。该绝缘单元具有至少一填充于上述至少一间隙内以用于连结上述两个基板本体的绝缘层。该发光单元具有至少一设置于该基板单元上且电性连接于该基板单元的发光元件，其中上述至少一发光元件设置于其中一基板本体上，上述至少一发光元件的上表面及下表面分别具有至少一个电极，位于上述至少一发光元件的下表面的电极直接电性接触于其中一个基板本体，且位于上述至少一发光元件的上表面的电极通过一条导线而电性连接于另外一个基板本体的上表面。封装单元具有至少一设置于该基板单元上且覆盖上述至少一发光元件的封装胶体。
本实用新型还提供一种发光二极管封装结构，包括：一基板单元，其具有至少三个彼此分离的基板本体及至少两个间隙，其中上述至少三个基板本体区分成一中间基板及两个分位于该中间基板的两旁的外侧基板，其中一间隙位于该中间基板及其中一外侧基板之间，且另外一间隙位于该中间基板及另外一外侧基板之间；一绝缘单元，其具有至少两个分别填充于上述至少两个间隙内以用于连结上述三个基板本体的绝缘层；一发光单元，其具有至少一设置于该中间基板上且电性连接于上述两个外侧基板单元之间的发光元件；以及一封装单元，其具有至少一设置于该基板单元上且覆盖上述至少一发光元件的封装胶体。
因此，本实用新型的有益效果在于：本实用新型可先通过一绝缘层以将至少两个基板本体连接在一起，并使得该绝缘层的上表面与每一个基板本体的上表面齐平。因此，本实用新型可以使用具有多个凹陷空间的上模具，以同时一次成形多个封装胶体来分别包覆多个发光元件，进而达到大量生产的目的。
为使能更进一步了解本实用新型的特征及技术内容，请参阅以下有关本实用新型的详细说明与附图，然而所附附图仅提供参考与说明用，并非用来对本实用新型加以限制。
附图说明
图1为公知发光二极管封装结构的剖面示意图；
图2A至图2F分别为本实用新型第一实施例的制作流程示意图；
图2G为本实用新型第一实施例的剖面示意图；
图3为本实用新型第二实施例的剖面示意图；
图4为本实用新型第三实施例的剖面示意图；
图5A至图5F分别为本实用新型第四实施例的制作流程示意图；
图5G为本实用新型第四实施例的剖面示意图；
图6为本实用新型第五实施例的剖面示意图；以及
图7为本实用新型第一实施例的立体示意图。
【主要元件附图标记说明】
[公知]
基板          10a
绝缘体        20a
发光二极管    30a    导线    W
封装胶体      40a
[本实用新型]
发光二极管封装结构  Z
基板单元      1        基板元件    S
基板本体      10
中间基板      10M
外侧基板      10S
间隙          11
绝缘单元      2        绝缘材料    T
绝缘层        20
发光单元      3        发光元件    30
电极          E
导线          W
光束          L
封装单元      4        封装胶体    40
底层胶体      410
透镜胶体      411
反射单元      5        反射元件    50
斜倾面        500
金属层        C
模具单元      M        下模具      M1
上平整表面    M10
上模具        M2
下平整表面    M20
凹陷空间      M21
封装材料      P
具体实施方式
请参阅图2A至图2G所示，本实用新型第一实施例提供一种发光二极管封装结构的制作方法，其包括下列步骤：
如图2A所示，提供一基板元件S，其可由金属材料(例如铜)所制成，因此基板元件S具有导电及导热的功能。
如图2A及图2B所示，移除部分的基板元件S，以形成至少两个彼此分离的基板本体10及至少一位于两个基板本体10之间的间隙11。此外，两个基板本体10皆为导电元件，上述部分被移除的基板元件S可通过蚀刻的方式或任何的成形方式来完成，且间隙11的一部分可成形于每一个基板本体10的底部。
如图2C及图2D所示，形成至少一绝缘层20于间隙11内，以使得两个基板本体10通过绝缘层20而彼此连接在一起(如图2D所示)。由于间隙11的一部分成形于每一个基板本体10的底部，所以绝缘层20的一部分可以成形于每一个基板本体10的底部，以用于强化绝缘层20连接于两个基板本体10之间的结合力。此外，上述形成至少一绝缘层20于间隙11内的步骤中，更进一步包括：首先，填充绝缘材料T于两个基板本体10之间(如图2C所示)；然后，移除绝缘材料T的上表面及下表面，以形成绝缘层20(如图2D所示)，其中绝缘层20的上表面及下表面分别与每一个基板本体10的上表面及下表面齐平。
如图2E所示，将至少一发光元件30定位于其中一基板本体10上，且将发光元件30电性连接于两个基板本体10之间。举例来说，发光元件30的上表面具有至少两个电极E，且发光元件30的两个电极E分别通过两条导线W而分别电性连接于两个基板本体10的上表面。再者，上述将至少一发光元件30定位于其中一基板本体10上的步骤前，更进一步包括：成形一有助于打线的金属层C于两个基板本体10的上表面，且金属层C可为镍、银或金等金属材料。
如图2F及图2G所示，形成至少一封装胶体40于两个基板本体10及绝缘层20上，以用于覆盖发光元件30(如图2G所示)。
举例来说，如图2F所示，首先提供一模具单元M，其具有一下模具M1及一位于下模具M1上方的上模具M2，下模具M1的上表面具有一上平整表面M10，且上模具M2的下表面具有一下平整表面M20及一从下平整表面M20向内凹陷的凹陷空间M21；接着，将两个基板本体10放置于下模具M1的上平整表面M10上，其中上模具M2位于两个基板本体10的上方，且发光元件30对应上模具M2的凹陷空间M21；然后，将封装材料P填充于上模具M2与下模具M1之间，以形成封装胶体40(如图2G所示)，其中封装胶体40具有一位于两个基板本体10上的底层胶体410及一位于发光元件30上方且与底层胶体410一体成型的透镜胶体411。
如图2G所示，沿着图2F的X-X线进行切割，以形成一发光二极管封装结构Z。
换言之，本实用新型第一实施例提供一种发光二极管封装结构Z，其包括：一基板单元1、一绝缘单元2、一发光单元3及一封装单元4。
其中，基板单元1具有至少两个彼此分离的基板本体10及至少一位于两个基板本体10之间的间隙11。绝缘单元2具有至少一填充于间隙11内以用于连结两个基板本体10的绝缘层20，其中绝缘层20的上表面及下表面分别与每一个基板本体10的上表面及下表面齐平。发光单元3具有至少一设置于基板单元1上且电性连接于基板单元1的发光元件30，其中发光元件30设置于其中一基板本体10上，发光元件30的上表面具有至少两个电极E，且发光元件30的两个电极E分别通过两条导线W而分别电性连接于两个基板本体10的上表面。封装单元4具有至少一设置于基板单元1上且覆盖发光元件30的封装胶体40，其中封装胶体40具有一位于两个基板本体10上的底层胶体410及一位于发光元件30上方且与底层胶体410一体成型的透镜胶体411。
请参阅图3所示，本实用新型第二实施例提供一种发光二极管封装结构Z，其包括：一基板单元1、一绝缘单元2、一发光单元3及一封装单元4。本实用新型第二实施例与第一实施例最大的差别在于：在第二实施例中，发光元件30的上表面及下表面分别具有至少一个电极E，位于发光元件30的下表面的电极E直接电性接触于其中一个基板本体10，且位于发光元件30的上表面的电极E则通过一条导线W而电性连接于另外一个基板本体10的上表面。
请参阅图4所示，本实用新型第三实施例提供一种发光二极管封装结构Z，其包括：一基板单元1、一绝缘单元2、一发光单元3及一封装单元4。本实用新型第三实施例与第一实施例最大的差别在于：第三实施例更进一步包括：一反射单元5，其具有至少一设置于基板单元1上且环绕封装胶体40的反射元件50，且反射元件50的内表面具有一用于反射发光元件30所产生的光束L的斜倾面500。
请参阅图5A至图5G所示，本实用新型第五实施例提供一种发光二极管封装结构的制作方法，其包括下列步骤：
如图5A所示，提供一基板元件S，其可由金属材料(例如铜)所制成。
如图5A及图5B所示，移除部分的基板元件S，以形成至少三个彼此分离的基板本体10及至少两个间隙11，其中三个基板本体10区分成一中间基板10M及两个分位于中间基板10M的两旁的外侧基板10S，其中一间隙11位于中间基板10M及其中一外侧基板10S之间，且另外一间隙11位于中间基板10M及另外一外侧基板10S之间。此外，三个基板本体10皆为导电元件，且上述部分被移除的基板元件S可通过蚀刻的方式或任何的成形方式来完成，且每一个间隙11的一部分可成形于每一个基板本体10的底部。
如图5C及图5D所示，分别形成至少两个绝缘层20于两个间隙11内，以使得三个基板本体10通过两个绝缘层20而彼此连接在一起(如图5D所示)。由于每一个间隙11的一部分成形于每一个基板本体10的底部，所以每一个绝缘层20的一部分可以成形于每一个基板本体10的底部，以用于强化每一个绝缘层20连接于每两个基板本体10之间的结合力。此外，上述分别形成至少两个绝缘层20于两个间隙11内的步骤中，更进一步包括：首先，填充绝缘材料T于中间基板10M与其中一外侧基板10S之间，且填充绝缘材料T于中间基板10M与另外一外侧基板10S之间(如图5C所示)；然后，移除每一个绝缘材料T的上表面及下表面，以形成两个绝缘层20(如图5D所示)，其中每一个绝缘层20的上表面及下表面分别与每一个基板本体10的上表面及下表面齐平。
如图5E所示，将至少一发光元件30定位于中间基板10M上，且将发光元件30电性连接于两个外侧基板10S之间。举例来说，发光元件30的上表面具有至少两个电极E，且发光元件30的两个电极E分别通过两条导线W而分别电性连接于两个外侧基板10S的上表面。再者，上述将至少一发光元件30定位于中间基板10M上的步骤前，更进一步包括：成形一有助于打线的金属层C于两个外侧基板10S的上表面，且金属层C可为镍、银或金等金属材料。
如图5F及图5G所示，形成至少一封装胶体40于三个基板本体10及两个绝缘层20上，以用于覆盖发光元件30(如图5G所示)。
举例来说，如图5F所示，首先，提供一模具单元M，其具有一下模具M1及一位于下模具M1上方的上模具M2，下模具M1的上表面具有一上平整表面M10，且上模具M2的下表面具有一下平整表面M20及一从下平整表面M20向内凹陷的凹陷空间M21；接着，将三个基板本体10放置于下模具M1的上平整表面M10上，其中上模具M2位于三个基板本体10的上方，且发光元件30对应上模具M2的凹陷空间M21；然后，将封装材料P填充于上模具M2与下模具M1之间，以形成封装胶体40(如图5G所示)，其中封装胶体40具有一位于三个基板本体10上的底层胶体410及一位于发光元件30上方且与底层胶体410一体成型的透镜胶体411。
如图5G所示，沿着图5F的X-X线进行切割，以形成一发光二极管封装结构Z。
换言之，本实用新型第四实施例提供一种发光二极管封装结构Z，其包括：一基板单元1、一绝缘单元2、一发光单元3及一封装单元4。
其中，基板单元1具有至少三个彼此分离的基板本体10及至少两个间隙11，其中三个基板本体10区分成一中间基板10M及两个分位于中间基板10M的两旁的外侧基板10S，其中一间隙位于中间基板10M及其中一外侧基板10S之间，且另外一间隙11位于中间基板10M及另外一外侧基板10S之间。绝缘单元2具有至少两个分别填充于两个间隙11内以用于连结三个基板本体10的绝缘层20，其中每一个绝缘层20的上表面及下表面分别与每一个基板本体10的上表面及下表面齐平。发光单元3具有至少一设置于中间基板10M上且电性连接于两个外侧基板10S之间的发光元件30。封装单元4具有至少一设置于基板单元1上且覆盖发光元件30的封装胶体40，其中封装胶体40具有一位于三个基板本体10上的底层胶体410及一位于发光元件30上方且与底层胶体410一体成型的透镜胶体411。
请参阅图6所示，本实用新型第五实施例提供一种发光二极管封装结构Z，其包括：一基板单元1、一绝缘单元2、一发光单元3及一封装单元4。本实用新型第五实施例与第四实施例最大的差别在于：第五实施例更进一步包括：一反射单元5，其具有至少一设置于基板单元1上且环绕封装胶体40的反射元件50，且反射元件50的内表面具有一用于反射发光元件30所产生的光束L的斜倾面500。
再者，上述每一个实施例皆可同时制作多个发光二极管封装结构Z。举例来说，请参阅图7所示，本实用新型第一实施例亦可同时制作多个发光二极管封装结构Z，且每一个发光二极管封装结构Z包括：一基板单元1、一绝缘单元2、一发光单元3及一封装单元4。换言之，本实用新型可以使用多个基板单元1及多个分别应用在该些基板单元1内的绝缘单元2，然后将多个发光单元3分别电性地设置于该些基板单元1上，并且使用具有多个凹陷空间M21的上模具M2(如同图2F或图5F所示)，以同时一次成形多个封装单元4来分别包覆该些发光单元3，进而达到大量生产的目的。
综上所述，本实用新型可先通过一绝缘层以将至少两个基板本体连接在一起，并使得绝缘层的上表面与每一个基板本体的上表面齐平。因此，本实用新型可以使用具有多个凹陷空间的上模具，以同时一次成形多个封装胶体来分别包覆多个发光元件，进而达到大量生产的目的。
以上所述仅为本实用新型的较佳可行实施例，非因此局限本实用新型的保护范围，故凡运用本实用新型说明书及附图内容所做的等效技术变化，均包含于本实用新型的保护范围内。

Claims (12)

1.一种发光二极管封装结构，其特征在于，包括：
一基板单元，其具有至少两个彼此分离的基板本体及至少一位于上述两个基板本体之间的间隙；
一绝缘单元，其具有至少一填充于上述至少一间隙内以用于连结上述两个基板本体的绝缘层；
一发光单元，其具有至少一设置于该基板单元上且电性连接于该基板单元的发光元件，其中上述至少一发光元件设置于其中一基板本体上，上述至少一发光元件的上表面具有至少两个电极，且上述至少一发光元件的两个电极分别通过两条导线而分别电性连接于上述至少两个基板本体的上表面；以及
一封装单元，其具有至少一设置于该基板单元上且覆盖上述至少一发光元件的封装胶体。
2.如权利要求1所述的发光二极管封装结构，其特征在于，上述两个基板本体皆为导电元件，且每一个基板本体的上表面具有一有助于打线的金属层。
3.如权利要求1所述的发光二极管封装结构，其特征在于，上述至少一封装胶体具有一位于上述至少两个基板本体上的底层胶体及一位于上述至少一发光元件上方且与该底层胶体一体成型的透镜胶体。
4.如权利要求1所述的发光二极管封装结构，其特征在于，更进一步包括：一反射单元，其具有至少一设置于该基板单元上且环绕上述至少一封装胶体的反射元件，且上述至少一反射元件的内表面具有一用于反射上述至少一发光元件所产生的光束的斜倾面。
5.一种发光二极管封装结构，其特征在于，包括：
一基板单元，其具有至少两个彼此分离的基板本体及至少一位于上述两个基板本体之间的间隙；
一绝缘单元，其具有至少一填充于上述至少一间隙内以用于连结上述两个基板本体的绝缘层；
一发光单元，其具有至少一设置于该基板单元上且电性连接于该基板单元的发光元件，其中上述至少一发光元件设置于其中一基板本体上，上述至少一发光元件的上表面及下表面分别具有至少一个电极，位于上述至少一发光元件的下表面的电极直接电性接触于其中一个基板本体，且位于上述至少一发光元件的上表面的电极通过一条导线而电性连接于另外一个基板本体的上表面；以及
一封装单元，其具有至少一设置于该基板单元上且覆盖上述至少一发光元件的封装胶体。
6.如权利要求5所述的发光二极管封装结构，其特征在于，上述两个基板本体皆为导电元件，且每一个基板本体的上表面具有一有助于打线的金属层。
7.如权利要求5所述的发光二极管封装结构，其特征在于，上述至少一封装胶体具有一位于上述至少两个基板本体上的底层胶体及一位于上述至少一发光元件上方且与该底层胶体一体成型的透镜胶体。
8.如权利要求5所述的发光二极管封装结构，其特征在于，更进一步包括：一反射单元，其具有至少一设置于该基板单元上且环绕上述至少一封装胶体的反射元件，且上述至少一反射元件的内表面具有一用于反射上述至少一发光元件所产生的光束的斜倾面。
9.一种发光二极管封装结构，其特征在于，包括：
一基板单元，其具有至少三个彼此分离的基板本体及至少两个间隙，其中上述至少三个基板本体区分成一中间基板及两个分位于该中间基板的两旁的外侧基板，其中一间隙位于该中间基板及其中一外侧基板之间，且另外一间隙位于该中间基板及另外一外侧基板之间；
一绝缘单元，其具有至少两个分别填充于上述至少两个间隙内以用于连结上述三个基板本体的绝缘层；
一发光单元，其具有至少一设置于该中间基板上且电性连接于上述两个外侧基板单元之间的发光元件；以及
一封装单元，其具有至少一设置于该基板单元上且覆盖上述至少一发光元件的封装胶体。
10.如权利要求9所述的发光二极管封装结构，其特征在于，上述三个基板本体皆为导电元件，且每一个外侧基板的上表面具有一有助于打线的金属层。
11.如权利要求9所述的发光二极管封装结构，其特征在于，上述至少一封装胶体具有一位于上述至少三个基板本体上的底层胶体及一位于上述至少一发光元件上方且与该底层胶体一体成型的透镜胶体。
12.如权利要求9所述的发光二极管封装结构，其特征在于，更进一步包括：一反射单元，其具有至少一设置于该基板单元上且环绕上述至少一封装胶体的反射元件，且上述至少一反射元件的内表面具有一用于反射上述至少一发光元件所产生的光束的斜倾面。
CN2010201487017U 2010-03-18 2010-03-18 发光二极管封装结构 Expired - Fee Related CN201673924U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010201487017U CN201673924U (zh) 2010-03-18 2010-03-18 发光二极管封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010201487017U CN201673924U (zh) 2010-03-18 2010-03-18 发光二极管封装结构

Publications (1)

Publication Number Publication Date
CN201673924U true CN201673924U (zh) 2010-12-15

Family

ID=43331332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010201487017U Expired - Fee Related CN201673924U (zh) 2010-03-18 2010-03-18 发光二极管封装结构

Country Status (1)

Country Link
CN (1) CN201673924U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752582A (zh) * 2013-12-31 2015-07-01 展晶科技(深圳)有限公司 发光二极管封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752582A (zh) * 2013-12-31 2015-07-01 展晶科技(深圳)有限公司 发光二极管封装方法

Similar Documents

Publication Publication Date Title
TWI447961B (zh) 發光二極體封裝體
CN102856468B (zh) 发光二极管封装结构及其制造方法
CN104064655A (zh) Led封装体及其制造方法
CN104282821B (zh) 发光二极管结构、发光二极管结构金属支架及承载座模块
CN102832315B (zh) 发光二极管覆晶封装结构
CN201673924U (zh) 发光二极管封装结构
CN202564322U (zh) 单基岛埋入型单圈多芯片倒装正装封装结构
CN102738373A (zh) 发光二极管封装结构及其制造方法
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN101420002A (zh) 发光二极管封装结构及其制法
CN202585530U (zh) 发光二极管封装构造及其承载件
CN109935556A (zh) 发光二极管封装结构、散热基板及散热基板的制造方法
CN201893375U (zh) 发光二极管封装结构
US20150162497A1 (en) Light emitting diode package and method for manufacuring the same
CN212587519U (zh) 一种led晶元封装结构
CN106298749B (zh) 发光二极管、电子器件及其制作方法
CN102969432A (zh) 发光二极管封装构造及其制造方法
CN102194967A (zh) 用于提升散热效果的发光二极管封装结构及其制作方法
CN105742468A (zh) 发光二极管封装结构及其制造方法
CN201196385Y (zh) 一种表面贴装发光二极管
CN111710769A (zh) 一种led晶元封装结构及其制作工艺
CN100524854C (zh) 功率型封装件及其制造方法
CN202564222U (zh) 多基岛埋入型多圈单芯片正装无源器件封装结构
CN202564210U (zh) 芯片直放型多圈单芯片正装封装结构
CN202564268U (zh) 无基岛多圈多芯片堆叠正装倒装无源器件封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101215

Termination date: 20130318