CN201562230U - 一种电子系统及其复位装置 - Google Patents

Abstract

本实用新型涉及一种复位装置，用于对由电源供电的控制模块和串行存储器进行复位，其中串行存储器用于存储所述控制模块的配置数据和/或所述控制模块运行时执行的程序，所述复位装置包括用于监控电源电压并输出一复位信号以控制所述控制模块的复位的复位模块、以及连接在所述电源和所述串行存储器之间的一开关电路，所述开关电路基于所述复位模块输出的复位信号的电平状态断开或接通串行存储器的电源。本实用新型还涉及采用该复位装置的电子系统。该复位装置通过由复位信号控制的开关电路切断串行存储器的电源来使串行存储器进行复位，从而解决了现有系统中电源电压短暂跌落无法使串行存储器复位所产生的系统启动错误，提高了系统的可靠性和可用性。

Description

一种电子系统及其复位装置

技术领域

本实用新型涉及电子系统，更具体地说，涉及一种用于对电子系统进行复位的复位装置和采用这种复位装置的电子系统。

背景技术

目前在电子产品系统中普遍采用SoC(System on Chip)芯片来控制系统操作的执行，并采用串行存储器来存储SoC芯片的配置数据和/或SoC中运行的程序，SoC芯片和串行存储器之间使用串行接口连接。通常，SoC控制器件都设有复位端子，当系统电源上电或电源短暂跌落达到一定门限值时，由复位IC监控电源电压并改变输出的复位信号(Reset信号)的电平状态，对SoC进行复位。SoC在复位后，便会读取串行存储器中的内容。

图1示出了现有的一种对SoC芯片进行复位的复位电路。如图1所示，复位IC 16用于监控VCC电源并输出Reset信号。当VCC上电或者VCC短暂跌落达到一定门限值时，复位IC 16负责改变Reset信号的电平状态以对SoC芯片12进行复位。SoC芯片12在复位后，会立即开始读取串行存储器14中存储的配置数据和/或执行程序。

当图1所示的SoC芯片12的复位端子为低电平有效时，图1所示的复位电路的复位过程如图2所示：

时间t1：VCC上电电压达到复位IC 16的一预设的门限值时，复位IC 16开始动作，产生Reset信号(低电平)使SoC芯片12进行复位，延迟时间为t2-t1。

时间t2：复位IC 16的延迟时间到，VCC保持其电压高于复位IC 16的门限值，则复位IC 16将Reset信号从低电平转为高电平。此时SoC芯片12开始读取串行存储器14中存储的数据。

时间t3：VCC电压短暂跌落到复位IC 16的预设门限值时，复位IC 16将Reset信号从高电平转为低电平，使SoC芯片12进行复位。

时间t4：当VCC电压恢复到复位IC 16的预设门限值时，复位IC 16输出的Reset信号保持低电平且延迟开始，延时时间为t5-t4。

时间t5：复位IC 16的延迟时间到，VCC保持其电压高于复位IC 16的门限值，则复位IC 16将Reset信号从低电平转为高电平。此时SoC芯片12重新开始读取串行存储器14中存储的数据。

此方案存在的问题是，如果在t3时刻SoC芯片12正在读取串行存储器14中的数据的过程中而被复位，由于串行接口本身的特点，串行存储器内部的状态机处于一定的状态。然而由于串行存储器14的复位依赖于其供电电压，只有当串行存储器14的供电电压降低到其复位电压以下时，才能使串行存储器14复位。VCC电压的短暂跌落无法使串行存储器14复位，因而串行存储器14的内部状态仍被保持，当t5时刻SoC芯片12重新开始读取串行存储器14时，便会发生错误，系统无法正常工作。

电子产品在上电过程中，电源插头容易出现不能一下子插稳的情况，所以VCC电压非常容易产生跌落，因而现有复位电路存在的上述问题将严重影响电子产品的可靠性和可用性。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种能够在电源电压短暂跌落达到一定门限值时同时复位控制模块和串行存储器的复位装置，以及一种采用该复位装置的电子系统。

本实用新型解决其技术问题所采用的一个技术方案是：提出一种复位装置，用于对由电源供电的控制模块和串行存储器进行复位，其中所述串行存储器用于存储所述控制模块的配置数据和/或所述控制模块运行时执行的程序，所述复位装置包括用于监控电源电压并输出一复位信号以控制所述控制模块的复位的复位模块，所述复位装置还包括连接在所述电源和所述串行存储器之间的一开关电路，所述开关电路基于所述复位模块输出的复位信号的电平状态断开或接通串行存储器的电源。

根据本实用新型的复位装置的实施例中，所述复位模块在所述电源电压跌落至一复位门限值时，将所述复位信号从高电平转为低电平，使所述控制模块复位，并使所述开关电路断开。

根据本实用新型的复位装置的实施例中，所述复位模块在所述电源电压恢复至所述复位门限值时，将所述复位信号保持低电平一段延迟时间。

根据本实用新型的复位装置的实施例中，所述复位模块在所述延迟期间监控到电源电压跌落至所述复位门限值时，将所述复位信号保持低电平并将所述延迟清零。

根据本实用新型的复位装置的实施例中，所述开关电路包括：

与电源连接的电压输入端；

与串行存储器连接的电压输出端；

与复位模块连接以接收复位信号的控制端；

NPN晶体三极管，其基极经第一电阻连接至所述控制端，集电极经第二电阻连接至所述电压输入端，发射极接地；

PNP晶体三极管，其基极经第三电阻连接至所述NPN晶体三极管的集电极，发射极连接至所述电压输入端，集电极连接至所述电压输出端并还经第四电阻接地。

根据本实用新型的复位装置的实施例中，所述开关电路包括：

与电源连接的电压输入端；

与串行存储器连接的电压输出端；

与复位模块连接以接收复位信号的控制端；

N沟道场效应晶体管，其栅极连接至所述控制端并还经第五电阻接地，漏极经第六电阻连接至所述电压输入端，源极接地；

P沟道场效应晶体管，其栅极连接至所述N沟道场效应晶体管的漏极，源极连接至所述电压输入端，漏极连接至所述电压输出端并还经第七电阻接地。

本实用新型解决其技术问题所采用的另一技术方案是：提出一种电子系统，包括由电源供电的控制模块和串行存储器，其中所述串行存储器用于存储所述控制模块的配置数据和/或所述控制模块运行时执行的程序，所述电子系统还包括一复位装置，所述复位装置包括用于监控电源电压并输出一复位信号以控制所述控制模块的复位的复位模块，所述复位装置还包括连接在所述电源和所述串行存储器之间的一开关电路，所述开关电路基于所述复位模块输出的复位信号的电平状态断开或接通串行存储器的电源。

根据本实用新型的电子系统的实施例中，所述复位模块在所述电源电压跌落至一复位门限值时，将所述复位信号从高电平转为低电平，使所述控制模块复位，并使所述开关电路断开。

根据本实用新型的电子系统的实施例中，所述复位模块在所述电源电压恢复至所述复位门限值时，将所述复位信号保持低电平一段延迟时间。

根据本实用新型的电子系统的实施例中，所述复位模块在所述电源电压恢复至所述复位门限值时，将所述复位信号保持低电平一段延迟时间。

根据本实用新型的电子系统的实施例中，所述复位模块在所述延迟期间监控到电源电压跌落至所述复位门限值时，将所述复位信号保持低电平并将所述延迟清零。

根据本实用新型的电子系统的实施例中，所述开关电路包括：

与电源连接的电压输入端；

与串行存储器连接的电压输出端；

与复位模块连接以接收复位信号的控制端；

NPN晶体三极管，其基极经第一电阻连接至所述控制端，集电极经第二电阻连接至所述电压输入端，发射极接地；

PNP晶体三极管，其基极经第三电阻连接至所述NPN晶体三极管的集电极，发射极连接至所述电压输入端，集电极连接至所述电压输出端并还经第四电阻接地。

根据本实用新型的电子系统的实施例中，所述开关电路包括：

与电源连接的电压输入端；

与串行存储器连接的电压输出端；

与复位模块连接以接收复位信号的控制端；

N沟道场效应晶体管，其栅极连接至所述控制端并还经第五电阻接地，漏极经第六电阻连接至所述电压输入端，源极接地；

P沟道场效应晶体管，其栅极连接至所述N沟道场效应晶体管的漏极，源极连接至所述电压输入端，漏极连接至所述电压输出端并还经第七电阻接地。

本实用新型通过在串行存储器的电源输入端增设开关电路，VCC电源不直接提供给串行存储器，而通过由复位信号控制的开关电路提供给串行存储器，因而当复位信号有效时，能够在对控制模块进行复位的同时切断串行存储器的电源，使串行存储器复位，从而提高了系统的可靠性和可用性。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1是现有技术的电子系统复位电路的示意框图；

图2是图1所示的复位电路的复位过程时序图；

图3是采用根据本实用新型实施例的复位装置的一电子系统的示意框图；

图4是根据本实用新型的复位装置所采用的开关电路的一个示例的电路图；

图5是根据本实用新型的复位装置所采用的开关电路的另一个示例的电路图；

图6是图3所示的电子系统的复位过程时序图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图3是采用根据本实用新型实施例的复位装置的一电子系统的示意框图。如图3所示，该电子系统包括控制模块120和串行存储器140。控制模块120控制电子系统操作的执行，其可以是例如SoC芯片，包括一电压输入端122与电源VCC连接以由其供电，并包括一第一串行接口126与串行存储器140的第二串行接口144连接。串行存储器140主要用于存储控制模块120的配置数据和/或控制模块120中运行的程序。例如，该串行存储器140可以是串行EEPROM或串行闪存，通过SPI、I²C、2-Wire串行总线或3-Wire串行总线与控制模块120连接。

该电子系统还包括一复位模块160，用于监控VCC电源电压并输出一复位信号(Reset信号)。复位模块160根据监控到的VCC电源电压的变化改变输出的复位信号的电平状态来控制控制模块120和串行存储器140进行复位。如图3所示，复位模块160包括与VCC连接以监控VCC电压的电压输入端162和用于输出复位信号的复位信号输出端164，该复位信号输出端164与控制模块120的复位端124连接，以在复位信号有效时使控制模块120进行复位。有关复位模块160的具体实现以及复位模块160如何通过监控VCC电压来产生复位信号，可以通过现有技术中的各种适用的技术手段来实现，这是本领域技术人员所熟知的，因而在此不再做详细描述。

为了能够在VCC电压短暂跌落达到一定门限值时使串行存储器140也能正常复位，本实用新型还在VCC电源与串行存储器140的电压输入端142之间增设开关电路180，通过由复位信号控制的开关电路180来控制串行存储器140的电源的接通与断开。如图3所示，开关电路180具有电压输入端182、电压输出端186和控制端184，电压输入端182与VCC电源连接，电压输出端186与串行存储器140的电压输入端142连接，控制端184与复位模块160的复位信号输出端164连接。该开关电路180能够根据控制端184接收到的复位信号的电平状态来切断或接通串行存储器140的供电电源，从而使串行存储器140快速复位。对于复位信号低电平有效时，开关电路180在控制端184为低电平时断开，在控制端184为高电平时接通。开关电路180可以通过现有技术中的各种适用的技术手段来实现，例如可以通过三极管或场效应管开关电路来实现。

图4所示是开关电路的一个示例的电路图。如图4所示，该开关电路由NPN型晶体三极管Q1和PNP型晶体三极管Q2构成，并具有电压输入端182与VCC连接，电压输出端186与串行存储器的电压输入端连接，控制端184与复位模块的复位信号输出端连接。其中，NPN晶体三极管Q1的基极经电阻R1连接至控制端184，集电极经电阻R2连接至电压输入端182，发射极接地；PNP晶体三极管Q2的基极经电阻R3连接至NPN晶体三极管Q1的集电极，发射极连接至电压输入端182，集电极连接至电压输出端186，并且集电极还经电阻R4接地。

图4所示的开关电路的工作原理如下：当VCC电压跌落至复位门限值时，控制端184为低电平，NPN晶体三极管Q1截止，使PNP晶体三极管Q2的基极为高电平，故该PNP晶体三极管Q2也截止，该开关电路被断开。当VCC电压恢复到高于复位门限值并保持一段延迟时间之后，控制端184为高电平，NPN晶体三极管Q1导通，使PNP晶体三极管Q2的基极为低电平，故该PNP晶体三极管Q2也导通，且在电阻R4的配合下，使该PNP晶体三极管Q2的集电极(即电压输出端186)输出电压等于电压输入端182的输入电压，该开关电路被接通。

图5所示是开关电路的另一个示例的电路图。如图5所示，该开关电路由N沟道场效应晶体管Q3和P沟道场效应晶体管Q4构成，并具有电压输入端182与VCC连接，电压输出端186与串行存储器的电压输入端连接，控制端184与复位模块的复位信号输出端连接。其中，N沟道场效应晶体管Q3的栅极连接至控制端184并还经电阻R5接地，漏极经电阻R6连接至电压输入端182，源极接地；P沟道场效应晶体管Q4的栅极连接至N沟道场效应晶体管Q3的漏极，源极连接至电压输入端182，漏极连接至电压输出端186并还经电阻R7接地。图5所示的开关电路具有与图4的开关电路相似的工作原理，控制端184接入的低电平使该开关电路的电压输入端182和电压输出端186之间断开，控制端184接入的高电平使该开关电路的电压输入端182和电压输出端186之间接通。

以下结合图6来介绍图3所示的电子系统的复位过程(复位信号低电平有效)：

时间t1：VCC上电电压达到复位模块160的复位门限值时，复位模块160开始动作，产生复位信号(低电平)使控制模块120进行复位，延迟时间为t2-t1。此时，控制模块120在复位信号的触发下进行复位，开关电路180受该复位信号控制而断开，切断串行存储器140的电源，使得串行存储器140进行复位。设置延迟时间的目的是为了确保控制模块120和串行存储器140能够完成复位，因此延迟时间t2-t1应该足够控制模块120和串行存储器140复位完毕。

时间t2：复位模块160的延迟时间到，复位模块160将复位信号从低电平转为高电平。此时，开关电路180接通串行存储器140的电源，控制模块120开始读取串行存储器140中存储的数据。

时间t3：当VCC电压发生短暂跌落而降至复位模块160的复位门限值时，复位模块160立即将复位信号从高电平转为低电平。此时，控制模块120在复位信号的触发下进行复位，开关电路180受该复位信号控制而切断串行存储器140的电源，使得串行存储器140也同时进行复位。

时间t4：当VCC电压恢复到复位模块160的预设门限值时，复位模块160输出的复位信号保持低电平且延迟开始，延时时间为t5-t4。同样，延迟时间t5-t4应该足够控制模块120和串行存储器140复位完毕。

时间t5：复位模块160的延迟时间到，VCC保持其电压高于复位模块160的门限值，则复位模块160将复位信号从低电平转为高电平。此时开关电路180接通串行存储器140的电源，控制模块120开始读取串行存储器140中存储的数据。

若在复位信号延迟期间VCC再次跌落至复位门限值，则复位模块160将延迟清零，复位信号仍为低电平，直到VCC恢复并一直保持在门限值以上，则再次延迟时间届满时，复位信号才会从低电平转为高电平。

本实用新型的复位装置通过由复位信号控制的开关电路提供电源给串行存储器，当复位信号有效时，能够在使控制模块进行复位的同时切断串行存储器的电源，使串行存储器进行复位，从而解决了现有系统中电源电压短暂跌落至复位门限值时无法使串行存储器复位所产生的系统启动错误，提高了系统的可靠性和可用性。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种复位装置，用于对由电源供电的控制模块和串行存储器进行复位，其中所述串行存储器用于存储所述控制模块的配置数据和/或所述控制模块运行时执行的程序，所述复位装置包括用于监控电源电压并输出一复位信号以控制所述控制模块的复位的复位模块，其特征在于，所述复位装置还包括连接在所述电源和所述串行存储器之间的一开关电路，所述开关电路基于所述复位模块输出的复位信号的电平状态断开或接通串行存储器的电源。

2.根据权利要求1所述的复位装置，其特征在于，所述复位模块在所述电源电压跌落至一复位门限值时，将所述复位信号从高电平转为低电平，使所述控制模块复位，并使所述开关电路断开。

3.根据权利要求2所述的复位装置，其特征在于，所述复位模块在所述电源电压恢复至所述复位门限值时，将所述复位信号保持低电平一段延迟时间。

4.根据权利要求3所述的复位装置，其特征在于，所述复位模块在所述延迟期间监控到电源电压跌落至所述复位门限值时，将所述复位信号保持低电平并将所述延迟清零。

5.根据权利要求1所述的复位装置，其特征在于，所述开关电路包括：

与电源连接的电压输入端；

与串行存储器连接的电压输出端；

与复位模块连接以接收复位信号的控制端；

NPN晶体三极管，其基极经第一电阻连接至所述控制端，集电极经第二电阻连接至所述电压输入端，发射极接地；

PNP晶体三极管，其基极经第三电阻连接至所述NPN晶体三极管的集电极，发射极连接至所述电压输入端，集电极连接至所述电压输出端并还经第四电阻接地。

6.根据权利要求1所述的复位装置，其特征在于，所述开关电路包括：

与电源连接的电压输入端；

与串行存储器连接的电压输出端；

与复位模块连接以接收复位信号的控制端；

N沟道场效应晶体管，其栅极连接至所述控制端并还经第五电阻接地，漏极经第六电阻连接至所述电压输入端，源极接地；

P沟道场效应晶体管，其栅极连接至所述N沟道场效应晶体管的漏极，源极连接至所述电压输入端，漏极连接至所述电压输出端并还经第七电阻接地。

7.一种电子系统，包括由电源供电的控制模块和串行存储器，其中所述串行存储器用于存储所述控制模块的配置数据和/或所述控制模块运行时执行的程序，所述电子系统还包括一复位装置，所述复位装置包括用于监控电源电压并输出一复位信号以控制所述控制模块的复位的复位模块，其特征在于，所述复位装置还包括连接在所述电源和所述串行存储器之间的一开关电路，所述开关电路基于所述复位模块输出的复位信号的电平状态断开或接通串行存储器的电源。

8.根据权利要求7所述的电子系统，其特征在于，所述复位模块在所述电源电压跌落至一复位门限值时，将所述复位信号从高电平转为低电平，使所述控制模块复位，并使所述开关电路断开。

9.根据权利要求8所述的电子系统，其特征在于，所述复位模块在所述电源电压恢复至所述复位门限值时，将所述复位信号保持低电平一段延迟时间。

10.根据权利要求9所述的电子系统，其特征在于，所述复位模块在所述延迟期间监控到电源电压跌落至所述复位门限值时，将所述复位信号保持低电平并将所述延迟清零。

Images