CN201491016U - 一种用于航空无线通信系统测试的信道模拟装置 - Google Patents

Abstract

本实用新型涉及一种用于航空无线通信系统性能测试的信道模拟装置。由衰减器、信号转换部件、信号处理部件、信号发生器和控制部件组成，衰减器连接信号转换部件，信号转换部件分别连接信号处理部件和第一混频器，信号处理部件连接第一混频器，第一混频器连接合路器，控制部分别连接信号处理部件和信号发生器。信号转换部件包括测频部件、延迟部件、可调变频部件、滤波器，可调变频部件由数字频率合成器、频率存储/延时器和第二混频器组成，信号处理部件由高速DAC模块、高速ADC模块、通用I/O模块、RS4接口、DUC模块、DDC模块、FPGA模块、全局逻辑管理模块、FlashROM模块、TIDSP模块和SDRAM模块等组成。本实用新型结构简单，成本低廉，便于操作。

Description

一种用于航空无线通信系统测试的信道模拟装置

技术领域

本实用新型涉及一种用于航空无线通信系统性能测试的信道模拟装置。

背景技术

对航空无线通信系统而言，在使用过程中，会受到信道衰落环境以及各种干扰的影响，造成误码率较高甚至通信中断。因此在设计和应用通信系统之前，需要测试收发设备之间的通信性能。

为了测试航空无线通信系统的抗衰落和抗干扰的性能，必须将所有必要的设备安排在一个实验室环境中进行设备测试，例如将正在工作的通信系统加入干扰和衰落处理。

为了测试航空无线通信系统，通信实体处于有线连接状态。在实验室中，测试时应避免无线连接，因为无线连接使精确控制路径参数变得十分困难，很可能在所有被测试的线路中产生许多不希望的干扰，从而恶化测试结果。

伊莱克特罗毕特公司的T耶姆塞在2002年的专利申请《信道模拟方法及信道模拟器》(公开号CN145756)提到将全频带输入信号分成多个子带，每路子带进行信道模拟，在信道模拟后再组合器中形成一个全频带信号的方法，这种方法的不足之处是当频带较宽，需要划分多个子带时，这些子带的成本很高，为避免各个子带不同步造成子带间的干扰，对这些子带的同步要求很高。中兴通讯股份有限公司在2006年申请的专利《一种宽带无线信道模拟装置及其方法》(公开号CN101098198)设计了用计算机控制信道模拟器参数的方法，没有定义宽带的具体数值，没有真正解决宽带信号的信道模拟问题，只是实现了宽带衰落信道。

由于无线信道对通信系统设计的重要性，国际知名的通信仪器仪表公司如安捷伦、伊莱比特、罗德-施瓦茨、思博伦等均研制生产了信道仿真仪。这些信道仿真仪器主要面对民用通信领域，工作频率范围在350MHz～6GHz，整合了多种信道模型，可以应用于不同的通信系统设计。这些信道仿真仪用数字方法实现，受到A/D器件和信号处理器件的限制，还不能对宽带(＞100MHz)跳频通信系统的信道进行模拟。

因此，已知方法的缺乏是：被测试设备信号的输入带宽窄，不能对跳频等宽带抗干扰通信进行测试，而且，已知测量方法中需要花费较长时间和较高的花费来搭建测试装置。

发明内容

本实用新型的目的在于提供一种用于航空无线通信系统测试的信道模拟装置。

本实用新型提出的用于航空无线通信系统测试的信道模拟装置，由衰减器1、信号转换部件2、信号处理部件3、信号发生器7、控制部件8和电源组成，其结构如图1所示，其中：衰减器1的输出端连接信号转换部件2的输入端，信号转换部件2的输出端分别连接信号处理部件3和第一混频器6的输入端，信号处理部件3的输出端连接第一混频器6，第一混频器6的输出端连接合路器5，控制部件8的输出端分别连接信号处理部件3和信号发生器7，信号转换部件2、信号处理部件3分别连接第一电源4，信号发生器7和控制部件8分别连接第二电源9。

本实用新型中，信号转换部件2包括测频部件13、延迟部件10、可调变频部件、滤波器12，可调变频部件由数字频率合成器、频率存储/延时器15和第二混频器11组成，衰减器1的输出端分别连接延时部件10和测频部件13，延迟部件10的输出端连接第二混频器11，测频部件13的输出端分别连接第一数字频率合成器14和频率存储/延时器15，第一数字频率合成器14的输出端连接第二混频器11，第二混频器11的输出端连接滤波器12，频率存储/延时器15的输出端连接第二数字频率合成器16，第二数字频率合成器16的输出端连接第一混频器6；第一电源4分别连接第一字频率合成器14和第二数字频率合成器16。

本实用新型中，控制部件8包括计算机17和单片机18，计算机17连接单片机18，单片机18连接信号处理部件3，计算机17连接信号发生器7，第二电源9分别连接信号发生器7和计算机17。

本实用新型中，信号处理部件3由高速DAC21模块、高速ADC22模块、通用I/O模块23、RS422接口24、DUC模块25、DDC模块26、FPGA模块27、电源部件模块28、全局逻辑管理模块29、FlashROM模块30、TI DSP模块31和SDRAM模块32组成。其中，高速ADC模块22输出端连接DDC模块26输入端，DDC模块26输出端连接FPGA模块27，FPGA模块27连接DUC模块25，通用I/O模块23连接FPGA模块27，RS422接口24连接FPGA模块27，SDRAM模块32连接TI DSP模块31，TI DSP模块31分别连接FlashROM模块30和FPGA模块27；全局逻辑管理模块29连接FPGA模块27，电源部件模块28通过印刷电路板连接DAC21模块、高速ADC22模块、通用I/O模块23、DUC模块25、DDC模块26、FPGA模块27、FlashROM模块30、TI DSP模块31和SDRAM模块32。

本实用新型中，测频部件对输入的射频信号工作频率和频率宽度进行检测，测频的精度根据选定的声表面波滤波器的带宽确定，其带宽可设为3MHz～10Mhz，这些声表面滤波器件并联完成测频功能，检测结果作为频率编码控制可调变频部件的数字频率合成器。

本实用新型中，延迟部件10由第一微秒延迟线19和第二微秒延迟线20组成，对输入的射频信号进行延迟，第一微秒延迟线19的工作频率为108MHz～176MHz，第二微秒延迟线20的工作频率为225MHz～400MHz，延迟时间为1微秒，两根延迟线的带通范围不重叠，延迟部件10用以补偿测频部件工作损失的时间，使通过延迟部件10的信号与可调变频部件产生的频率信号保持同步。

本实用新型中，可调变频部件由数字频率合成器、频率存储/延时器15和第二混频器11组成，数字频率合成器的工作频率由测频部件的频率编码控制，作为变频器的本振。数字频率合成器将输入信号与本振混频后转换成窄带中频信号。频率存储/延时器15通过延迟，与通过信号处理后的信号混频，以恢复射频信号。

本实用新型中，滤波器12为中频滤波器，滤波器的带宽为20Mhz，对经过信号转换后的中频信号进行滤波，消除变频后的频率混叠。

本实用新型中，信号处理部件3包括模数转换模块、数字信号处理模块和数模转换模块。模数转换模块将窄带中频信号转换为数字信号，AD器件的采样频率为中频信号带宽的5倍，分辨率为14bit，有效位数为11.3bit。

本实用新型中，信号发生器7可以采用任意波形信号发生器，用以产生各种干扰波形。通过Matlab程序生成的波形文件可以通过网线下载到任意信号发生器中，任意信号发生器根据波形文件产生白噪声型号、噪声调频信号、单音信号、多音信号以及这些信号的混合波形。产生的信号通过合路器引入接收电台的输入端。

本实用新型中，所述待测实体可以是互连正常通信操作中的任何种类的实体，例如：超短波发射和接收电台。

输入设备与测试装置的连接线最好是损耗低的内部电缆，是损耗低的电缆并且其接触器一侧的泄露小。

射频信号分两路连接到下变频部件，一路通过衰减器连接到测频装置，测频装置通过屏蔽线连接到下变频部件，另一路通过宽带延迟线连接到下变频部件。

信号发生器与信道衰落处理装置的连接线最好是损耗低的内部电缆，是损耗低的电缆并且其接触器一侧的泄露小。信号发生器的输出信号和衰落模拟装置的输出信号通过合路器合并。

信道化测频装置的输出信号作为频率编码控制数字频率合成器，数字频率合成器根据频率编码产生对应的本振信号。本振信号输入混频器将被测设备的射频信号下变频为低中频信号。

本实用新型的有益效果在于：

1、支持射频输入，本实用新型的输入位射频信号，这就为已经设计完成的通信系统进行测试提供了有效手段。

2、能够用于对宽带跳频通信系统进行抗信道衰落和干扰方面的性能测试，跳频系统的工作带宽可以高于100Mhz，通过增加测频部件的声表面波滤波器的个数，可以工作在更宽的频段。

3、本实用新型采用的元器件都是通用器件，可低成本实现。

4、本实用新型中，各种衰落信道模型都是在数字信号处理部件中的FPGA软件实现，任意干扰信号通过软件程序在任意波形发生器中实现，本装置的硬件平台确定具有可扩展性，能够满足通信系统测试时对多种信道模型和干扰模型的要求。

附图说明

图1为本实用新型的系统框图。

图2为本实用新型实施例1的结构框图。

图3为测频模块。

图4为延迟部件10结构图示。

图5为信号处理部件3结构图示。

图中标号：1为衰减器，2为信号转换部件，3为信号处理部件，4为第一电源，5为合路器，6为第一混频器，7为信号发生器，8为控制部件，9为第二电源，10为延迟部件，11为第二混频器，12为滤波器，13为测频部件，14为第一数字频率合成器，15为频率存储/延时器，16为第二数字频率合成器，17为计算机，18为单片机，19为第一微秒延迟线，20为第二微秒延迟线，21为高速DAC模块，22为高速ADC模块，23为通用I/O模块，24为RS422接口，25为DUC模块，26为DDC模块，27为FPGA模块，28为电源部件模块，29为全局逻辑管理模块，30为Flash ROM模块，31为TI DSP模块，32为SDRAM模块。

具体实施方式

下面通过实施例结合附图进一步说明本实用新型。

实施例1：图1是本实用新型的系统组成框图。包括衰减器1、信号转换部件2、信号处理部件3、信号发生器7、控制部件8以及电源。其中衰减器1的输出端通过屏蔽良好的同轴线连接信号转换部件2的输入端，信号转换部件2的输出端分别连接信号处理部件3的输入端和第一混频器6的输入端，信号处理部件3的输出端连接第一混频器6，第一混频器6的输出端通过屏蔽良好的连接线连接合路器5，控制部件8的输出端通过串口线连接信号处理部件3，控制部件8通过网线连接信号发生器7，信号转换部件2、信号处理部件3分别连接第一电源4，信号发生器7和控制部件8分别连接第二电源9。

图2是根据本实用新型用于航空无线通信设备测试的一个实施例，输入信号的频率范围为108MHz～176MHz，225MHz～400MHz，信号转换部件2包括测频部件、延迟部件10、可调变频部件、滤波器12，测频部件13，可调变频部件由数字频率合成器、频率存储/延时器15和第二混频器11组成，衰减器1的输出端分别连接延时部件10和测频部件13，延迟部件10采用声表面波延迟线，其输出端连接第二混频器11，测频部件13的输出端分别连接第一数字频率合成器14和频率存储/延时器15，第一数字频率合成器14的输出端连接第二混频器11，第二混频器11的输出端连接滤波器12，频率存储/延时器15的输出端连接第二数字频率合成器16，第二数字频率合成器16的输出端连接第一混频器6，第一混频器6连接到合路器5，信号发生器7连接到合路器5，控制部分的计算机17连接到单片机18，单片机18连接到信号处理部件3，计算机17连接到信号发生器7，第二电源9连接到信号发生器7和计算机17，提供220V电源。

图2包括根据本实用新型的信号处理部件3，信号处理部件3主要完成模数转换，信号处理，数模转换，其中模数转换的采样频率为14位，100Msps，信号处理部件采用FPGA板载程序完成，对输入信号进行分路、延迟、功率控制以及多普勒扩展等，实现信道衰落模拟，数模转换的采样率为300MHz。板载存储器的存储深度为1G。

图2包括根据本实用新型的信号发生器7和功率存储/延时器15，任意波形信号发生器产生任意调制波形，信号发生器模块通过网线与控制计算机相连。信号发生器产生的干扰信号通过连接线与测试装置相连。

图3表示根据本实用新型的加入通信系统的信号转换部件，通信系统包括超短波收发信机。该测试装置包括一个衰减器，其衰减步进为0.1dB，衰减量为10dB～40dB，一个分路器，比率为1∶2。延迟部件延迟时间为1微秒，一个测频部件，测频速度为200ns，测频精度为3MHz，测频信号控制数字频率合成器DDS14，输出的信号通过混频器11将经过延迟部件的射频信号转换为窄带中频信号，通过中频滤波器后输出。射频输入和中频输出的比率为1∶1。

图4为延迟部件，延迟部件10两条延迟线对不同频率的信号进行延迟，补偿测频的损失时间。延迟线选用声表面波延迟线，延迟线的频率响应幅度误差为2dB，延迟时间为1微秒，衰减量为30dB。在对延迟线频率响应测量后，需在数字信号处理模块进行补偿，使其响应幅度平坦。

图5包括表示根据本实用新型的信号处理部件，该信号处理部件10包括高速DAC模块21，高速ADC模块22，通用I/O模块23，RS422接口24，DUC模块25，DDC模块26，FPGA模块27，电源部件模块28，全局逻辑管理模块29，FlashROM模块30，TI DSP模块31和SDRAM模块32组成。高速ADC模块22连接DDC模块26，DDC模块26连接FPGA模块27，FPGA模块27连接DUC模块25，通用I/O模块23连接FPGA模块27，RS422接口24连接FPGA模块27，SDRAM模块32连接TI DSP模块31，TI DSP模块31连接FlashROM模块30。ADC模块22将中频模拟信号转换成数字信号，DDC模块26为数字下变频，将信号转变为基带信号，基带信号输入FPGA模块27，在FPGA模块27中应用信道衰落模型，处理后的信号经DUC模块25数字上变频转变后由DAC模块21将数值信号转换成中频信号。

本装置在PC机上对装置参数进行设置，在PC机上对信号的功率衰减量、信道模型类型、信道模型参数、多普勒频移、干扰类型进行设置。这些设置的参量通过422串口控制线经单片机对信道模拟系统进行参数设置。

改变输入信号的功率是对图1中的衰减器1的衰减量进行控制。系统工作模式的选择是根据被测试的航空通信系统的工作模式而定，当工作在窄带定频或者扩频模式时，测频部件可选择通/断。数字频率合成器直接将射频信号下边频到中频。

在FPGA模块27上的软件通过直接模拟和滤波模拟两种方式模拟航空无线信道，直接模拟方法是通过软件对采样后的中频信号进行分路，模拟实际多径信号。滤波法是将信道模型用滤波器来实现，信号输入与设计的滤波器进行卷积，模拟信号通过航空无线信道。

在FPGA模块27上实现信道的多普勒频率频移的方法是在数字信号处理模块将输入信号进行希尔伯特变换，输出I/Q两路信号，其中一路信号与cosf_dt相乘，另一路信号与sinf_dt相乘，模拟多普勒频移f_d。

本实用新型的典型干扰信号作为波形文件通过网线从PC机上存储到任意波形信号发生其中，在使用时通过软件经网线或者USB接口控制产生的波形，作为干扰信号，与信道模拟后的输出信号进行合路，完成航空无线信道的模拟过程。

Claims (5)

1.一种用于航空无线通信系统测试的信道模拟装置，由衰减器(1)、信号转换部件(2)、信号处理部件(3)、信号发生器(7)、控制部件(8)和电源组成，其特征在于衰减器(1)的输出端连接信号转换部件(2)的输入端，信号转换部件(2)的输出端分别连接信号处理部件(3)和第一混频器(6)的输入端，信号处理部件(3)的输出端连接第一混频器(6)，第一混频器(6)的输出端连接合路器(5)，控制部件(8)的输出端分别连接信号处理部件(3)和信号发生器(7)，信号转换部件(2)、信号处理部件(3)分别连接第一电源(4)，信号发生器(7)和控制部件(8)分别连接第二电源(9)。

2.根据权利要求1所述的用于航空无线通信系统测试的信道模拟装置，其特征在于信号转换部件(2)包括测频部件(13)、延迟部件(10)、可调变频部件、滤波器(12)，可调变频部件由数字频率合成器、频率存储/延时器(15)和第二混频器(11)组成，衰减器(1)的输出端分别连接延时部件(10)和测频部件(13)，延迟部件(10)的输出端连接第二混频器(11)，测频部件(13)的输出端分别连接第一数字频率合成器(14)和频率存储/延时器(15)，第一数字频率合成器(14)的输出端连接第二混频器(11)，第二混频器(11)的输出端连接滤波器(12)，频率存储/延时器(15)的输出端连接第二数字频率合成器(16)，第二数字频率合成器(16)的输出端连接第一混频器(6)；第一电源(4)分别连接第一数字频率合成器(14)和第二数字频率合成器(16)。

3.根据权利要求1所述的用于航空无线通信系统测试的信道模拟装置，其特征在于控制部件(8)包括计算机(17)和单片机(18)，计算机(17)连接单片机(18)，单片机(18)连接信号处理部件(3)，计算机(17)连接信号发生器(7)，第二电源(9)分别连接信号发生器(7)和计算机(17)。

4.根据权利要求1所述的用于航空无线通信系统测试的信道模拟装置，其特征在于信号处理部件(3)由高速DAC(21)模块、高速ADC(22)模块、通用I/O模块(23)、RS422接口(24)、DUC模块(25)、DDC模块(26)、FPGA模块(27)、电源部件模块(28)、全局逻辑管理模块(29)、FlashROM模块(30)、TI DSP模块(31)和SDRAM模块(32)组成，其中，高速ADC模块(22)输出端连接DDC模块(26)输入端，DDC模块(26)输出端连接FPGA模块(27)，FPGA模块(27)连接DUC模块(25)，通用I/O模块(23)连接FPGA模块(27)，RS422接口(24)连接FPGA模块(27)，SDRAM模块(32)连接TI DSP模块(31)，TI DSP模块(31)分别连接FlashROM模块(30)和FPGA模块(27)；全局逻辑管理模块(29)连接FPGA模块(27)，电源部件模块(28)通过印刷电路板连接DAC(21)模块、高速ADC(22)模块、通用I/O模块(23)、RS422接口(24)、DUC模块(25)、DDC模块(26)、FPGA模块(27)、全局逻辑管理模块(29)、FlashROM模块(30)、TI DSP模块(31)和SDRAM模块(32)。

5.根据权利要求2所述的用于航空无线通信系统测试的信道模拟装置，其特征在于延迟部件(10)由第一微秒延迟线(19)和第二微秒延迟线(20)组成，第一微秒延迟线(19)的工作频率为108MHz～176MHz，第二微秒延迟线(20)的工作频率为225MHz～400MHz，延迟时间为1微秒。

Images