CN102468805B - 一种扫频信号发生器及扫频信号的产生方法 - Google Patents

Abstract

本发明公开了一种扫频信号源发生器，包括参数命令接收端口、扫频控制参数生成单元、扫频频率字RAM、RAM读地址产生器、参数调整单元、相位累加器、载波地址累加器、载波波表RAM、加法器、模数转换器和低通滤波器。本发明实施例的扫频信号发生器以及扫频信号的产生方法，由于采用两路频率分量叠加的方法，即利用扫频信号的频率基量部分与扫频信号的频率增量部分相加的方法来产生扫频信号，大大提升了产生的扫频信号的精度和频率分辨率，采用本发明实施例的扫频信号发生器，可以最高达到1uHz的精度。并且，由于采用DSP、FPGA等数字处理方式，一发面具有可编程，速度快的特点，另一发面可以集成在一块PCB板上实现，不用使用额外的连线连接，可以减少外界的干扰。

Description

一种扫频信号发生器及扫频信号的产生方法

技术领域

本发明涉及电子测量领域，尤其涉及一种扫频信号发生器及扫频信号的产生方法。

背景技术

扫频技术是电子测量中的一种重要技术，广泛用于调频放大器、宽频带放大器、各种滤波器、鉴相器以及其他有源或无源网络的频率特性的测量。扫频信号源是整个测量系统设计的关键环节之一，随着被测量的频率和精度要求的不断提高，由传统的晶体振荡器设计的扫描信号源已不能满足要求。

直接数字频率合成技术(DirectDigitalFrequencySynthesis，DDS)是一种从相位概念出发直接合成所需波形的一种频率合成技术。DDS采用全数字技术实现频率合成，在相对带宽、频率转换时间、频率分辨率、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，因此被广泛应用。

然而，现有的利用DDS技术的扫频信号发生装置大多数是由IC厂商提供的芯片，这些芯片除了价格昂贵以外，产生信号的性能和频率也受芯片的限制。也就是说，由于专用DDS芯片采用特定工艺，在某些场合，其工作方式、频率控制等方面与系统的要求差距很大，如果市场上没有适合的，就无法产生想要的波形。同时，由于使用的是额外的芯片，在PCB布图时就会浪费额外的面积，增加费用。现场可编程门阵列(FieldProgrammableGateArray，简称FPGA)器件具有高速、高可靠性、高集成度和现场可编程等优点，因而已应用于不同的科技领域，如数字电路设计、微处理器、DSP、通信以及ASIC设计等。

图1为现有技术中的一种利用FPGA实现扫频信号源的结构示意图，如图所示，通过FPGA可以实现DDS频率合成器和DDS控制器。然而，这种实现扫频的扫频信号源和扫频方法，每次都得等到DDS控制器计算完一个频率控制字K后才能产生新的频率，因此扫频的速度比较低，并且，扫频精度以及频率分辨率也会降低。

发明内容

为了解决现有技术中存在的问题，本发明实施例提供一种扫频信号发生器，包括：参数命令接收端口，用于接收用户设定的扫频参数和扫频命令；扫频控制参数生成单元，用于根据用户设定的扫频参数和扫频命令生成包括扫频频率字、载波频率字、扫频控制累加字以及幅度调整参数在内的扫频控制参数；扫频频率字RAM，用于将所述生成的扫频频率字进行存储；RAM读地址产生器，用于累加产生读取所述扫频频率字RAM的地址，从所述扫频频率字RAM中依次读取扫频频率字；参数调整单元，用于根据所述的扫频命令调整所述扫频频率字；相位累加器，用于根据所述的扫频频率字在每个时钟周期内进行相位累加，生成扫频信号的频率增量；载波地址累加器，用于将所述载波频率字进行不断累加，生成扫频信号的频率基量；载波波表RAM，用于存储预设的载波波表；加法器，用于将所述扫频信号的频率增量与频率基量相加，生成读取所述载波波表的地址，并从所述载波波表RAM中读取扫频信号的扫频幅度值；模数转换器，用于将所述扫频幅度值进行数模转换，生成模拟扫频信号；低通滤波器，用于将所述模拟扫频信号进行低通滤波，生成最终扫频信号。

本发明实施例还提供一种扫频信号的产生方法，包括：接收用户设定的扫频参数和扫频命令；根据用户设定的扫频参数和扫频命令生成包括扫频频率字、载波频率字、扫频控制累加字以及幅度调整参数在内的扫频控制参数；将所述生成的扫频频率字进行存储；根据所述扫频命令对所述扫频频率字进行调整；读取所述扫频频率字RAM中的扫频频率字，并根据所述的扫频频率字在每个时钟周期内进行相位累加，生成扫频信号的频率增量；将所述载波频率字不断累加，生成扫频信号的频率基量；将所述扫频信号的频率增量与频率基量相加，生成读取预存的载波波表RAM的地址，并从所述载波波表中读取扫频信号的扫频幅度值；将所述扫频幅度值进行数模转换，生成模拟扫频信号；将所述模拟扫频信号进行低通滤波，生成最终扫频信号。

本发明实施例的扫频信号发生器以及扫频信号的产生方法，由于采用两路频率分量叠加的方法，即利用扫频信号的频率基量部分与扫频信号的频率增量部分相加的方法来产生扫频信号，大大提升了产生的扫频信号的精度和频率分辨率，采用本发明实施例的扫频信号发生器，可以最高达到1uHz的精度。并且，由于采用DSP、FPGA等数字处理方式，一发面具有可编程，速度快的特点，另一发面可以集成在一块PCB板上实现，不用使用额外的连线连接，可以减少外界的干扰。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的扫频信号发生器的结构示意图；

图2为本发明的扫频信号发生器的实施例一的结构示意图；

图3为本发明的扫频信号发生器的实施例二的结构示意图；

图4为本发明的扫频信号的产生方法的一种实施例的方法流程图；

图5为利用本发明实施例的扫频信号发生器实现双通道任意波形发生器的一个具体实施例的结构示意图；

图6为图5所示实施例中的子卡903的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一：

图2为本发明实施例的扫频信号源发生器的结构示意图，如图2所示，本发明实施例的扫频信号源发生器包括：

参数命令接收端口101，用于接收用户设定的扫频参数和扫频命令。其中，所述的扫频参数包括：起始频率、终止频率和扫频时间；根据起始频率、终止频率和扫频时间可以计算控制扫频信号的各项参数。

所述的扫频命令包括：扫频类型和扫频触发源。其中，扫频类型包括线性扫频或对数扫频，用户可以设定扫频类型；扫频触发源包括内部触发、外部触发或手动触发，触发源到来一次，扫频信号输出一次，即触发源控制扫频信号的输出。

扫频控制参数生成单元102，用于根据用户设定的扫频参数和扫频命令生成包括扫频频率字、载波频率字、扫频控制累加字以及幅度调整参数在内的扫频控制参数。

其中，扫频频率字可以根据参数命令接收端口101获取的初始频率、终止频率、扫频时间和扫频类型生成，其计算公式为：K＝f_out×2ⁿ/f_clk，其中，f_clk为所述外部时钟源提供的时钟，f_out为所述扫频信号的频率，n为相位累加器的位数。因此，在设定了起始频率、终止频率的情况下，根据外部时钟源，可以计算得到扫频频率字。

载波频率字即为根据初始频率生成的，K₀＝f₀×2ⁿ/f_clk，其中，f₀为欲得到的扫频信号的初始频率。

扫频控制累加字决定一次扫频信号输出的时间长短，其可以根据：

(系统工作时钟周期/用户设定的扫频时间)*一个经验常数来计算得到。

幅度调整参数是有扫频频率字的位宽来决定的，如果扫频频率字的位宽大于扫频频率字波表的位宽时，该参数为：扫频频率字的位宽/扫频频率字波表的位宽。

扫频频率字RAM103，用于将所述生成的扫频频率字进行存储。扫频频率字生成以后，保存在扫频频率字波表中，然后将扫频频率字波表保存在扫频频率字RAM103中。

RAM读地址产生器104，用于累加产生读取所述扫频频率字RAM的地址，从所述扫频频率字RAM中依次读取扫频频率字波表中的频率字，其实质上为一个累加器。

参数调整单元105，用于根据所述的扫频命令调整所述扫频频率字。通过调整扫频频率字可以方便的改变扫频信号的扫频范围，同时也减少了保存扫频频率字波表的面积，节约了资源。但是，利用参数调整单元进行参数调整，前提是用户设定的扫频的起始频率和终止频率都是倍数变化。例如，用户一开始设定的扫频起始频率为1Mhz，终止频率为2Mhz，然后又改变起始频率为10Mhz，终止频率为20Mhz，此时不需要改变整个波表，只需要改变扫频命令中的参数调整参数为10即可。

相位累加器106，用于根据所述的扫频频率字在每个时钟周期内进行相位累加，生成扫频信号的频率增量；载波地址累加器107，用于将所述载波频率字进行不断累加，生成扫频信号的频率基量；

载波波表RAM108，用于存储预设的载波波表。所述的载波波表中存储载波幅值。

加法器109，用于将所述扫频信号的频率增量与频率基量相加，生成读取所述载波波表RAM108的地址，并从所述载波波表RAM中读取扫频信号的扫频幅度值。

模数转换器110，用于将所述扫频幅度值进行数模转换，生成模拟扫频信号；低通滤波器111，用于将所述模拟扫频信号进行低通滤波，滤除信号中的杂波分量，得到最终的扫频信号。

本发明实施例的扫频信号产生器还包括外部时钟源112，用于提供工作时钟。在本实施例中，所述的参数命令接收端口101和扫频控制参数生成单元102通过DSP、PC、单片机或现场可编程门阵列FPGA来实现。所述的扫频频率字RAM103、RAM读地址产生器104、参数调整单元105、相位累加器106、载波地址累加器107、载波波表RAM108以及加法器109通过现场可编程门阵列FPGA来实现。

实施例二：

图3为本发明实施例的扫频信号产生器的另一个实施例的结构示意图，如图所示，本实施例的扫频信号产生器除了包括实施例一中的所有元件外，还包括：幅度控制单元113，用于根据所述幅度调整参数对所述的最终扫频信号进行信号幅度的调整，从低通滤波器111出来的信号的幅值不一定满足用户的需求，因此可以通过幅度控制单元113来调整信号幅度。

而且，在本实施例中，参数命令接收端口101和扫频控制参数生成单元102通过DSP来实现。扫频频率字RAM103、RAM读地址产生器104、参数调整单元105、相位累加器106、载波地址累加器107、载波波表RAM108以及加法器109集成在现场可编程门阵列FPGA上来实现。此时，只需要给FPGA提供外部时钟即可，模数转换器110可以使用FPGA内部产生的时钟源来工作。

实施例三：

图4为本发明的扫频信号的产生方法的一种实施例的方法流程图，如图所示，本实施例的扫频信号的实现方法包括：

S101，接收用户设定的扫频参数和扫频命令.其中，所述的扫频参数包括：起始频率、终止频率和扫频时间；根据起始频率、终止频率和扫频时间可以计算控制扫频信号的各项参数。

所述的扫频命令包括：扫频类型和扫频触发源。其中，扫频类型包括线性扫频或对数扫频，用户可以设定扫频类型；扫频触发源包括内部触发、外部触发或手动触发，触发源到来一次，扫频信号输出一次，即触发源控制扫频信号的输出。

S102，根据用户设定的扫频参数和扫频命令生成包括扫频频率字、载波频率字、扫频控制累加字以及幅度调整参数在内的扫频控制参数；将所述生成的扫频频率字进行存储。

其中，扫频频率字可以步骤S101获取的初始频率、终止频率、扫频时间和扫频类型生成，其计算公式为：K＝f_out×2ⁿ/f_clk，其中，f_clk为所述外部时钟源提供的时钟，f_out为所述扫频信号的频率，n为相位累加器的位数。因此，在设定了起始频率、终止频率的情况下，根据外部时钟源，可以计算得到扫频频率字。

载波频率字即为根据初始频率生成的，K₀＝f₀×2ⁿ/f_clk，其中，f₀为欲得到的扫频信号的初始频率。

扫频控制累加字决定一次扫频信号输出的时间长短，其可以根据：

(系统工作时钟/用户设定的扫频时间)*一个经验常数来计算得到。

幅度调整参数是有扫频频率字的位宽来决定的，如果扫频频率字的位宽大于扫频频率字波表的位宽时，该参数为：扫频频率字的位宽/扫频频率字波表的位宽。

S103，根据所述扫频命令对所述扫频频率字进行调整；通过调整扫频频率字可以方便的改变扫频信号的扫频范围，同时也减少了保存扫频频率字波表的面积，节约了资源。但是，利用参数调整单元进行参数调整，前提是用户设定的扫频的起始频率和终止频率都是倍数变化。例如，用户一开始设定的扫频起始频率为1Mhz，终止频率为2Mhz，然后又改变起始频率为10Mhz，终止频率为20Mhz，此时不需要改变整个波表，只需要改变扫频命令中的参数调整参数为10即可。

S104，读取所述扫频频率字RAM中的扫频频率字，并根据所述的扫频频率字在每个时钟周期内进行相位累加，生成扫频信号的频率增量；

S105，将所述载波频率字不断累加，生成扫频信号的频率基量；

S106，将所述扫频信号的频率增量与频率基量相加，生成读取预存的载波波表RAM的地址，并从所述载波波表中读取扫频信号的扫频幅度值，其中，所述的载波波表中存储载波幅值。

S107，将所述扫频幅度值进行数模转换，生成模拟扫频信号；

S108，将所述模拟扫频信号进行低通滤波，生成最终扫频信号。

图5为利用本发明实施例的扫频信号源发生器实现双通道任意波形发生器的一个具体实施例的结构示意图，其整体框图如图所示，其中：

DSP501，数字信号处理器，作为控制用，是系统的控制中心，根据用户设置的扫频参数和扫频命令，生成扫频控制参数来控制扫频信号发生器的不同输出。各种参数和命令的输入通过键盘506来实现。

主FPGA502，主要由一块FPGA加外围器件构成，实现直接数字式频率合成，生成的波形信号以及各种波形数据转发给两个子卡503和504。

子卡503和子卡504，实现两个完全独立的信号通道输出。

GUI505，图形用户接口，通过该接口，用户可以和该双通道任意波形发生器进行交互。

外围接口507，包括GPIB、USB、LAN，通过外围接口507可将仪器连接到PC机或网络，以使此双通道任意波形发生器能受远程控制。

图6中的虚线方框中为子卡503的内部结构框图，子卡504的结构和子卡503完全相同，其各部分的作用如下：

次FPGA5031，位于子卡503上的FPGA，接收来自主FPGA502的波形数据，配置波形参数，控制DAC输出。

数模转换器DAC1，用于将次FPGA5031发送的数字波形转换为模拟波形输出。

数模转换器DAC2，用于控制各种参数，如幅值、偏移、占空比等。

滤波器5032，对数模转换器DAC1输出的模拟信号进行滤波。

参数切换及缓冲处理电路5033，根据次FPGA5031发送的命令，选择不同参数控制通路，对数模转换器DAC2发送的数据进行缓冲处理。

缓冲放大电路5034，对通过滤波器5032的信号进行缓冲处理，使输出电平能适合作为乘法器的输入。

乘法器5035，将两路DAC输出的信号进行相乘后输出。

放大电路5036，根据控制命令，选择合适的档位，对输入信号进行幅值放大后输出。

此实施例中，缓冲放大电路5034、乘法器5035以及放大电路5036可以看作实施例二中的幅度控制单元113，完成对输出信号幅度的调整。

外部存储单元5037，主要暂存用户编辑的波表，由FPGA读出后，再经模拟电路转化成相对应的模拟波形输出。外部存储单元控制部分5038，用来往外部存储单元写入波形数据信息，或者从外部存储单元读出波形数据信息。

下面以图5所示的双通道任意波形发生器为例介绍本发明的扫频信号实现方案。用户在上位机或者在键盘上设定扫频的方式以及参数，包括：终止频率、起始频率、扫描时间、选择扫频类型是线性扫频还是对数扫频，选择触发源是内部、外部或者手动。DSP501接收到用户设定的信息后根据相关公式进行计算。分别计算出扫频频率字的波表，扫频累加控制字，幅度调整参数，以及载波频率字。将这些参数通过EBIU总线下发给主FPGA502。主FPGA502接收到这些数据后分别保存到指定的位置。例如扫频频率字保存到内部存储器RAM中；其他参数保存到指定的寄存器中。以备以后运算使用。当触发信号(包括内部、外部、手动)到来时，就使能主FPGA502内部的直接数字频率合成器开始运算。经过一系列的运算后，FPGA向外部DAC输出扫频信号幅度值以及DAC工作时钟。DAC经过数模转换得到模拟信号。模拟信号再经过低通滤波器以后就得到了最终的扫频信号。由于用户对信号的幅值会有所要求，因此，信号又会经过一些缓冲电路、放大电路对信号的幅值进行调整。经过这些电路，最终输出的就是用户想要的扫频信号。

本发明实施例的扫频信号发生器以及扫频信号的产生方法，由于采用两路频率分量叠加的方法，即利用扫频信号的频率基量部分与扫频信号的频率增量部分相加的方法来产生扫频信号，大大提升了产生的扫频信号的精度和频率分辨率，采用本发明实施例的扫频信号发生器，可以最高达到1uHz的精度。并且，由于采用DSP、FPGA等数字处理方式，一发面具有可编程，速度快的特点，另一发面可以集成在一块PCB板上实现，不用使用额外的连线连接，可以减少外界的干扰。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种扫频信号发生器，其特征在于，所述的扫频信号发生器包括：

参数命令接收端口，用于接收用户设定的扫频参数和扫频命令；

扫频控制参数生成单元，用于根据用户设定的扫频参数和扫频命令生成包括扫频频率字、载波频率字、扫频控制累加字以及幅度调整参数在内的扫频控制参数；

扫频频率字RAM，用于将所述生成的扫频频率字进行存储；

RAM读地址产生器，用于累加产生读取所述扫频频率字RAM的地址，从所述扫频频率字RAM中依次读取扫频频率字；

参数调整单元，用于根据所述的扫频命令调整所述扫频频率字；

相位累加器，用于根据所述的扫频频率字在每个时钟周期内进行相位累加，生成扫频信号的频率增量；

载波地址累加器，用于将所述载波频率字进行不断累加，生成扫频信号的频率基量；

载波波表RAM，用于存储预设的载波波表；

加法器，用于将所述扫频信号的频率增量与频率基量相加，生成读取所述载波波表的地址，并从所述载波波表RAM中读取扫频信号的扫频幅度值；

模数转换器，用于将所述扫频幅度值进行数模转换，生成模拟扫频信号；

低通滤波器，用于将所述模拟扫频信号进行低通滤波，生成最终扫频信号。

2.如权利要求1所述的扫频信号发生器，其特征在于，所述接收的用户设定的扫频参数包括：起始频率、终止频率和扫频时间；所述的扫频控制参数生成单元根据所述起始频率、终止频率、扫频时间和扫频类型计算所述扫频频率字；

所述的扫频控制参数生成单元根据所述起始频率计算所述载波频率字；

所述的扫频命令包括：扫频类型、扫频触发源和参数调整系数；其中，扫频类型包括线性扫频或对数扫频；扫频触发源包括内部触发、外部触发或手动触发；所述的参数调整单元根据所述扫频类型和参数调整系数来调整扫频频率字。

3.如权利要求1所述的扫频信号发生器，其特征在于，所述的扫频信号发生器还包括：

幅度控制单元，用于对所述的最终扫频信号进行信号幅度的调整。

4.如权利要求1～3任一项所述的扫频信号发生器，其特征在于，所述的扫频频率字RAM、RAM读地址产生器、参数调整单元、相位累加器、载波地址累加器、载波波表RAM以及加法器通过现场可编程门阵列FPGA来实现。

5.如权利要求1～3任一项所述的扫频信号发生器，其特征在于，所述的参数命令接收端口和扫频控制参数生成单元通过DSP、PC、单片机或现场可编程门阵列FPGA来实现。

6.如权利要求1所述的扫频信号发生器，其特征在于，所述的扫频信号发生器还包括外部时钟源，用于提供工作时钟。

7.如权利要求6所述的扫频信号发生器，其特征在于，所述的扫频控制参数生成单元生成所述扫频频率字的计算公式为：

K＝f_out×2ⁿ/f_clk，其中，f_clk为所述外部时钟源提供的时钟，f_out为所述扫频信号的频率，n为所述相位累加器的位数。

8.一种扫频信号的产生方法，其特征在于，所述的方法包括：

接收用户设定的扫频参数和扫频命令；

根据用户设定的扫频参数和扫频命令生成包括扫频频率字、载波频率字、扫频控制累加字以及幅度调整参数在内的扫频控制参数；将所述生成的扫频频率字进行存储；

根据所述扫频命令对所述扫频频率字进行调整；

读取所述扫频频率字RAM中的扫频频率字，并根据所述的扫频频率字在每个时钟周期内进行相位累加，生成扫频信号的频率增量；

将所述载波频率字不断累加，生成扫频信号的频率基量；

将所述扫频信号的频率增量与频率基量相加，生成读取预存的载波波表RAM的地址，并从所述载波波表中读取扫频信号的扫频幅度值；

将所述扫频幅度值进行数模转换，生成模拟扫频信号；

将所述模拟扫频信号进行低通滤波，生成最终扫频信号。

9.如权利要求8所述的扫频信号的产生方法，其特征在于，所述的方法还包括：

对所述的最终扫频信号的幅度进行调整。

10.如权利要求8所述的扫频信号的产生方法，其特征在于，所述接收用户设定的扫频参数包括：起始频率、终止频率和扫频时间；所述的扫频控制参数生成单元根据所述起始频率、终止频率、扫频时间和扫频类型计算所述扫频频率字；

所述的扫频控制参数生成单元根据所述起始频率计算所述载波频率字；

所述的扫频命令包括：扫频类型、扫频触发源和参数调整系数；其中，扫频类型包括线性扫频或对数扫频；扫频触发源包括内部触发、外部触发或手动触发；所述的参数调整单元根据所述扫频类型和参数调整系数来调整扫频频率字。