CN201243275Y - 一种模拟数字转换电路 - Google Patents

Abstract

本实用新型提供的一种模拟数字转换电路包括：用于将数字信号转化为模拟电压的数字模拟转换电路；用于采样并保持输入的模拟电压的采样保持电路；与采样保持电路、数字模拟转换电路连接，用于比较被保持的输入的模拟电压和由数字模拟转换器输出的模拟电压的比较器；与所述比较器连接，用于逐次接收并存储比较器的输出结果，并将输出结果发送到数字模拟转换电路的逐次逼近寄存器；与所述比较器连接，用于为所述比较器提供电源的高低基准电压产生电路。所述模拟数字转换电路通过使用高低基准电压产生电路为比较器提供电源，有效改善了模拟数字转换电路的电源抑制比。

Description

一种模拟数字转换电路

技术领域

本实用新型涉及模拟数字转换领域，具体涉及一种模拟数字转换电路。

背景技术

逼近型模拟数字转换电路为模拟数字转换电路中较为典型的一种，该模拟数字转换电路的基本工作原理是将参考电压与需要进行模数转换的模拟电压逐步进行比较，比较结果以相应的二进制代码表示。

如图1所示，传统的逐次逼近型模拟数字转换电路的工作原理为：

转换启动信号ADSST为高电平时：当模拟数字转换电路处于采样保持阶段时，逐次逼近寄存器4输出的全是低电平，模拟二选一开关组6选择模拟输入电压Vi对电容阵列7下极板充电，同时开关11导通，反相器8的输入端和输出端短接，电容上极板上的电压为Vi—Vth1，其中，Vth1为反相器8在开关11导通时的阈值电压。在采样保持阶段后，模拟数字转换电路进入逐次比较阶段，逐次逼近寄存器4的最高有效位MSB置高电平，模拟二选一开关组6选择参考电压VREF，数字模拟转换电路2的输出电压Vd为1/2VREF，此时开关11截至，反相器8导通，反相器8的输入端电压为Vd—(Vi-Vth1)，此时反相器8作为正常的反相器使用，其阈值电压为Vth2，当Vd—(Vi-Vth1)小于Vth2时，反相器8输出高电平；当Vd—(Vi-Vth1)大于Vth2，反相器8输出低电平。实际上理想情况下Vth1等于Vth2，Vd—(Vi-Vth1)与Vth2的比较也就是Vi和Vd之间的比较，即当Vd小于Vi，反相器8输出高电平；当Vd大于Vi，反相器8输出低电平。反相器8输出的高低电平被输入到逐次逼近寄存器4中。逐次逼近寄存器4根据比较器3的输出确定模拟二选一开关组6中各个开关的导通和截止，即决定输入到比较器3中的电压Vd，然后比较器3进行下一轮的比较，直到Vd逼近模拟输入电压Vi为止。

在当Vd—(Vi-Vth1)与Vth2进行比较的时候，如果在比较的过程中Vth2能够始终保持和Vth1相等，那么这个比较将是很完美的。但事实上，在转换器逐次逼近的过程中，直流电源电压会带有噪声，而反向器对电源噪声几乎没有抑制能力，噪声直接反映在了Vth2上，从而导致上述比较结果与理论结果有很大的偏差。

实用新型内容

本实用新型的目的是为了解决现有的以反向器做比较器的逐次逼近型模拟数字转换电路电源噪声抑制能力差的问题，提供了一种结构简单，能够有效改善模拟数字转换电路电源抑制比的模拟数字转换电路。

一种模拟数字转换电路，所述模拟数字转换电路包括：用于将数字信号转化为模拟电压的数字模拟转换电路；用于采样并保持输入的模拟电压的采样保持电路；与采样保持电路、数字模拟转换电路连接的比较器，用于比较被保持的输入的模拟电压和由数字模拟转换器输出的模拟电压；与所述比较器连接，用于逐次接收并存储比较器的输出结果，并将输出结果发送到数字模拟转换电路的逐次逼近寄存器；所述模拟数字转换电路还包括与所述比较器连接的高低基准电压产生电路，所述比较器的电源端与高低基准电压产生电路的高基准电压输出端相连接，所述比较器的地端与高低基准电压产生电路的低基准电压输出端相连接。

本实用新型提供的模拟数字转换电路使用大家所共知的具有高电源抑制比电压基准电路提供的高低基准电压分别给比较器提供电源和地电压，有效地改善了比较器的电源抑制比，进而改善了模拟数字转换电路的电源抑制比。

附图说明

图1为现有技术中的模拟数字转换电路的结构电路图；

图2为本实用新型实施例提供的模拟数字转换电路的原理框图；

图3为本实用新型第一实施例提供的模拟数字转换电路的结构电路图；

图4为本实用新型第二实施例提供的模拟数字转换电路的结构电路图；

具体实施方式

下面参考附图详细描述本实用新型。

图2为本实用新型实施例提供的模拟数字转换电路的原理框图。如图2所示，本实用新型提供的模拟数字转换电路包括：采样保持电路10，用于采样并保持输入的模拟电压；数字模拟转换电路20，用于将数字信号转化为模拟电压；比较器30，被保持的输入的模拟电压和由数字模拟转换器输出的模拟电压；逐次逼近寄存器40，用于逐次接收并存储比较器的输出结果，并将输出结果发送到数字模拟转换电路；其中，所述模拟数字转换电路还包括高低基准电压产生电路50，高电压VREFH连接在比较器30的电源上，低电压VREFL连接在比较器30的地线上。

所述基准电压产生电路50可以是本领域所公知的高低基准电压产生电路，如带隙基准电压产生电路，其产生的高基准电压VREFH连接到比较器30的电源上，低基准电压VREFL连接到比较器30的地线上。

图3为本实用新型第一实施例的模拟数字转换电路的结构电路图，如图3所示，所述采样保持电路10包括模拟二选一开关组60和电容阵列70，所述模拟二选一开关组60与电容阵列70的各个电容的下极板相连。在采样保持阶段，模拟电压Vi通过模拟二选一开关组60连接到电容阵列70的下极板给电容阵列充电。

如图3所示，所述比较器30包括反相器80、以及开关110，所述反相器80、开关110的两端分别连接在反相器80的输入端和输出端，所述反相器80的输入端与所述电容阵列70的上极板相连，反相器80出端与逐次逼近寄存器40输入端相连。所述比较器30过将输入电压与其中反相器80阈值电压Vth比较，比较结果通过输出到逐次逼近寄存器40。

如图3所示，所述数字模拟转换电路20为与采样保持电路共用的模拟二选一开关组60和电容阵列70，所述模拟二选一开关组60和逐次逼近寄存器40的输出端相连，电容阵列70的上极板与所述反向器80的输入端相连。在逐次比较阶段，所述模拟二选一开关组60选择参考电压VERF，并根据逐次逼近寄存器40的输出决定各个开关导通或截止，即决定输入到电容阵列70的电压Vd。

下面描述该第一实施例所提供的模拟数字转换电路的具体工作过程：

转换启动信号ADSST为高电平时：逐次逼近寄存器40出的全是低电平，模拟二选一开关组60择模拟输入电压Vi对电容阵列70极板充电，开关110通，反相器8的输入端和输出端短接，电容上极板上的电压为Vi—Vth1，其中，Vth1为反相器8在开关110导通时的阈值电压。在采样保持阶段后，模拟数字转换电路进入逐次比较阶段，逐次逼近寄存器40的最高有效位MSB置高电平，模拟二选一开关组60选择参考电压VREF，即数字模拟转换电路2的输出电压Vd为1/2VREF。此时开关110截止，反相器80的输入端电压为Vd—(Vi-Vth1)，此时反相器80作为正常的反相器使用，其阈值电压为Vth2，当Vd—(Vi-Vth1)小于Vth2时，反相器80输出高电平；当Vd—(Vi-Vth1)大于Vth2，反相器80输出低电平。由于基准电压产生电路产生的VREFH和VREFL具有60dB以上的电源抑制比，因此Vth1与Vth2的差别可以忽略，Vd—(Vi-Vth1)与Vth2的比较相当于第一时刻被保持的输入的模拟电压Vi和第二时刻由数字模拟转换器输出的模拟电压Vd之间的比较，即当Vd小于Vi，反相器8输出高电平；当Vd大于Vi，反相器80输出低电平。反相器8输出的高低电平被输入到逐次逼近寄存器40中。逐次逼近寄存器40根据比较器30的输出确定模拟二选一开关组60中的各个开关的导通和截止，即决定输入到比较器30中的电压Vd，然后比较器30进行下一轮的比较，直到Vd逼近模拟输入电压Vi为止。

图4为本实用新型第二实施例提供的模拟数字转换电路的结构电路图；如图4所示，所述采样保持电路10包括模拟二选一开关组60和电容阵列70，所述模拟二选一开关组60与电容阵列70的各个电容的下极板相连。在采样保持阶段，模拟电压Vi通过模拟二选一开关组60连接到电容阵列70的下极板给电容阵列充电。

如图4所示，所述比较器30包括反相器80、三态反相器90、缓冲反相器100以及第一开关110、第二开关120，所述反相器80、三态反相器90以及缓冲反相器100依次连接，开关110的两端分别连接在反相器80的输入端和输出端，开关120的一端连接在三态反相器90和缓冲反相器100之间，另一端接地；所述反相器80的输入端与所述电容阵列70的上极板相连，缓冲反相器100的输出端与逐次逼近寄存器40的输入端相连。所述比较器30通过将输入电压与其中反相器80的阈值电压Vth比较，比较结果通过三态反相器90以及缓冲反相器100放大后输出到逐次逼近寄存器40中。

如图4所示，所所述数字模拟转换电路20为与采样保持电路共用的模拟二选一开关组60和电容阵列70，所述模拟二选一开关组60和逐次逼近寄存器40的输出端相连，电容阵列70的上极板与所述反向器80的输入端相连。在逐次比较阶段，所述模拟二选一开关组60选择参考电压VERF，并根据逐次逼近寄存器40的输出决定各个开关导通或截止，即决定输入到电容阵列70的电压Vd。

下面描述该第二实施例子所提供的模拟数字转换器的具体工作过程：

转换启动信号ADSST为高电平时：逐次逼近寄存器40输出的全是低电平，模拟二选一开关组60选择模拟输入电压Vi对电容阵列70下极板充电，开关110导通，反相器80的输入端和输出端短接；此时，通过控制三态门的使能端EN使三态反相器90处于高阻态，同时使开关120导通，将三态反向器拉至低电平，由此可使三态门处于悬空状态，以减少系统的功耗。

电容上极板上的电压为Vi—Vth1，其中，Vth1为反相器80在开关120截止时刻的阈值电压。在采样保持阶段后，模拟数字转换器进入逐次比较阶段，逐次逼近寄存器40的最高有效位MSB置高电平，模拟二选一开关组60选择参考电压VREF，即数字模拟转换电路20的输出电压Vd为1/2VREF。此时开关110和120截止，通过控制三态门的使能端EN使三态反相器90导通，反相器80的输入端电压为Vd—(Vi-Vth1)，此时反相器80作为正常的反相器使用，其阈值电压为Vth2，当Vd—(Vi-Vth1)小于Vth2时，反相器80输出高电平；当Vd—(Vi-Vth1)大于Vth2，反相器80输出低电平。由于高低基准电压产生电路产生的VREFH和VREFL具有60dB以上的电源抑制比，因此Vth1与Vth2的差别可以忽略，Vd—(Vi-Vth1)与Vth2的比较相当于第一时刻被保持的输入的模拟电压Vi和第二时刻由数字模拟转换器输出的模拟电压Vd之间的比较，即当Vd小于Vi，反相器80输出高电平；当Vd大于Vi，反相器80输出低电平。反相器80输出的高低电平经过三态反相器90和缓冲反相器100放大后被输入到逐次逼近寄存器40中。逐次逼近寄存器40根据比较器30的输出确定模拟二选一开关组60中的各个开关的导通和截止，即决定输入到比较器30中的电压Vd，然后比较器3进行下一轮的比较，直到Vd逼近模拟输入电压Vi为止。

第二实施例子与第一实施例的区别在于，比较器在第一实施例的基础上增加了三态反向器90、反向器100，开关120，以对反向器80比较输出的信号进行放大，达到更好的效果。并通过对三态反向器使能端EN及开关120的控制，使三态反向器在采样保持阶段处于悬空状态，以此达到减少电路功耗的目的。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1、一种模拟数字转换电路，所述模拟数字转换电路包括：用于将数字信号转化为模拟电压的数字模拟转换电路；用于采样并保持输入的模拟电压的采样保持电路；与采样保持电路、数字模拟转换电路连接的比较器，用于比较被保持的输入的模拟电压和由数字模拟转换器输出的模拟电压；与所述比较器连接，用于逐次接收并存储比较器的输出结果，并将输出结果发送到数字模拟转换电路的逐次逼近寄存器；其特性在于，还包括与所述比较器连接的高低基准电压产生电路，所述比较器的电源端与高低基准电压产生电路的高基准电压输出端相连接，所述比较器的地端与高低基准电压产生电路的低基准电压输出端相连接。

2、根据权利要求1所述的模拟数字转换电路，其特征在于，所述比较器包括第一反向器、第一开关；第一开关的两端分别连接在该第一反向器的输入端和输出端，所述第一反向器的电源端与高低基准电压产生电路的高基准电压输出端相连接，所述第一反向器的地端与高低基准电压产生电路的低基准电压输出端相连接，所述第一反向器的输入端分别分别与采样保持电路、数字模拟转换电路连接，用于比较于第一时刻被保持的输入的模拟电压和第二时刻由数字模拟转换器输出的模拟电压；所述第一反向器的输入端与逐次逼近寄存器的输入端相连接；

3、根据权利要求2所述的模拟数字转换电路，其特征在于，所述高低基准电压产生电路为带隙基准产生电路。

4、根据权利要求2所述的模拟数字转换电路，其特征在于，所述比较器还包括，三态反向器、第二反向器、第二开关；所述第一反向器的输出端与所述三态反向器的输入端相连接、所述三态反向器的输出端与所述第二反向器的输入端相连接、所述第二开关连接于第二反向器的输入端与地之间。

5、根据权利要求1-4任一项所述的模拟数字转换电路，其特征在于，所述数字模拟转换电路包括模拟二选一开关组和电容阵列，所述模拟二选一开关组包括模拟电压输入端、数字信号输入端的输入端；数字信号输入端与逐次逼近寄存器的输出端相连，所述模拟二选一开关组的输出端与电容阵列的各个电容的下极板相连，所述各电容的上极板与所述比较器相连。

6、根据权利要求1-4任一项所述的模拟数字转换电路，其特征在于，所述采样保持电路包括模拟二选一开关组和电容阵列，所述模拟二选一开关组包括模拟电压输入端、数字信号输入端的输入端；数字信号输入端与逐次逼近寄存器的输出端相连，所述模拟二选一开关组的输出端与电容阵列的各个电容的下极板相连，所述各电容的上极板与所述比较器相连。

Images