CN200953545Y - 一种基于微控制器的时钟产生电路 - Google Patents

一种基于微控制器的时钟产生电路 Download PDF

Info

Publication number
CN200953545Y
CN200953545Y CNU2006200465870U CN200620046587U CN200953545Y CN 200953545 Y CN200953545 Y CN 200953545Y CN U2006200465870 U CNU2006200465870 U CN U2006200465870U CN 200620046587 U CN200620046587 U CN 200620046587U CN 200953545 Y CN200953545 Y CN 200953545Y
Authority
CN
China
Prior art keywords
clock
circuit
generation circuit
external clock
clock generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2006200465870U
Other languages
English (en)
Inventor
袁俊
方贤贵
李浩沅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hair Group Integated Circuit Co Ltd
Shanghai Haier Integrated Circuit Co Ltd
Original Assignee
Shanghai Hair Group Integated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38811844&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN200953545(Y) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shanghai Hair Group Integated Circuit Co Ltd filed Critical Shanghai Hair Group Integated Circuit Co Ltd
Priority to CNU2006200465870U priority Critical patent/CN200953545Y/zh
Application granted granted Critical
Publication of CN200953545Y publication Critical patent/CN200953545Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Microcomputers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种基于微控制器的时钟产生电路，至少包括用于提供时钟的时钟源，其特征在于，所述电路还包括用于连接外部时钟的接口电路、用于选择时钟工作模式的配置寄存器、用于控制外部时钟工作模式的工作模式控制电路、用于修正内部RC电路的频率的校正寄存器，所述时钟源包括用于提供外部时钟的外部时钟源和用于内部产生时钟的内部RC时钟产生电路。所述电路适用范围广，扩展性和移植性强。在合理搭配外围模块资源后，可集成到各种嵌入式系统、单片系统(SOC)中，被广泛应用于消费电子、通信、卫星定位、音频和视频等领域。

Description

一种基于微控制器的时钟产生电路
技术领域
本实用新型涉及半导体集成电路的时钟产生电路领域，特别是涉及一种基于微控制器的时钟产生电路。
背景技术
随着互补型金属氧化物半导体(CMOS，Complementary Metal-OxideSemiconductor)集成电路生产工艺的不断进步，CMOS集成电路的集成度也越来越高，从大规模向超大规模方面发展。同时，越来越多的时序逻辑电路需使用系统时钟进行同步，故时钟产生电路的重要性可见一斑。
不同的应用方式对时钟有不同的要求。电子玩具的时钟频率在十兆以内；家电产品的时钟频率在一百兆以内；而个人电脑产品中的中央处理器(CPU，Central Processing Unit)的基频已经达到甚至超过二百兆。
现有的时钟产生电路的不足之处在于：一般只适用于一种时钟产生方式，从而适用的范围较窄，兼容性较差。
实用新型内容
本实用新型的目的是提供一种基于微控制器的时钟产生电路，通过设置配置寄存器，可使微控制器工作于不同的时钟模式，从而有多种时钟产生方式。
本实用新型是通过以下技术方案实现的：该时钟产生电路至少包括用于提供外部时钟的外部时钟源5、用于连接外部时钟的接口电路6、用于选择时钟工作模式的配置寄存器1、用于控制外部时钟工作模式的工作模式控制电路2、用于内部产生时钟的内部RC时钟产生电路3、用于修正内部RC电路的频率的校正寄存器4，所述配置寄存器1通过不同的设置分别连接所述工作模式控制电路2和所述内部RC时钟产生电路3，所述校正寄存器4连接内部RC时钟产生电路3。
所述接口电路6、配置寄存器1、工作模式控制电路2、内部RC时钟产生电路3、校正寄存器4皆属于微控制器的一部分。
通过设置配置寄存器1，可分别选定提供时钟的时钟源为外部时钟源或内部时钟源。外部时钟源5可以为外部时钟产生电路或直接的外部时钟输入，而外部时钟产生电路可以为晶体振荡器或陶瓷谐振器、外部RC振荡器；内部时钟源则为内部RC时钟产生电路3，所述内部RC时钟产生电路3的频率可由校正寄存器4对其进行修正。
本实用新型的优点在于：通过设置微控制器的配置寄存器1，选择不同的振荡模式，可实现兼容内部时钟源和各种外部时钟源。
另外，接口电路的工作相对独立，在合理搭配外围模块资源后，可集成到各种嵌入式系统、单片系统(SOC，System on Chip)中，从而被广泛应用于消费电子、通信、卫星定位、音频和视频等领域，扩展性和移植性强。
附图说明
图1是时钟产生电路的原理结构图；
图2是外部时钟源为晶体振荡器或陶瓷谐振器的连接示意图；
图3是外部时钟源为外部RC荡器电路的连接示意图；
图4是外部时钟源为外部输入时钟的连接示意图；
图5是内部时钟源为内部RC时钟产生电路的连接示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型作详细说明。
图1是时钟产生电路的原理结构图。该时钟产生电路至少包括外部时钟源5、接口电路6、配置寄存器1、工作模式控制电路2、内部RC时钟产生电路3、校正寄存器4，所述配置寄存器1通过不同的设置分别连接所述工作模式控制电路2和所述内部RC时钟产生电路3，所述校正寄存器4连接内部RC时钟产生电路3。
所述接口电路6、配置寄存器1、工作模式控制电路2、内部RC时钟产生电路3、校正寄存器4皆属于微控制器的一部分。
所述时钟产生电路既可以使用外部时钟源，也可以使用内部时钟源。外部时钟源可以为外部时钟产生电路或直接的外部时钟输入，而外部时钟产生电路可以为晶体振荡器或陶瓷谐振器、外部RC振荡器；内部时钟源则为内部RC时钟产生电路3，所述内部RC时钟产生电路3的频率可由校正寄存器4对其进行修正。配置寄存器1通过控制信号线11和33分别选择使用外部时钟源还是使用内部时钟源，两者只能选其一。如选中外部时钟源时，控制信号线11连接控制工作模式控制电路2，工作模式控制电路2通过控制信号22控制接口电路，从而选中外部时钟源。如选中内部时钟源时，控制信号线33控制内部RC时钟产生电路3，而校正寄存器4通过控制信号线44连接内部RC时钟产生电路3，从而对其生成的频率进行一定的修正。
通过设置微控制器的配置寄存器1，本实用新型的时钟产生电路可选择不同的振荡模式。对上述寄存器的设置，可得出八种振荡模式，具体如下表所示：
  配置模式     振荡模式 说明
1 标准 外部时钟源为晶体振荡器或陶瓷谐振器，适用于中频(1MHz～10MHz)应用，消耗电流中等
2 低功耗 外部时钟源为晶体振荡器或陶瓷谐振器，适用于低频(小于1MHz)应
用，消耗电流最小
3 高速 外部时钟源为晶体振荡器或陶瓷谐振器，适用于高频(大于10MHz)应用，消耗电流最大
4 外部输入时钟 外部时钟源为直接的外部时钟(频率)输入
5 内部RC 内部时钟源为内部RC时钟产生电路，生成的时钟频率为定值
6 内部RC带输出 内部时钟源为内部RC时钟产生电路，生成的时钟频率为定值，并可输出供其他外部模块使用
7 外部RC 外部时钟源为RC振荡器，生成的时钟频率随电阻、电容值的改变而变化
8 外部RC带输出 外部时钟源为RC振荡器，生成的时钟频率随电阻、电容值的改变而变化，并可输出供其他外部模块使用
由上表可知，配置模式为1、2或3时，时钟产生电路选中外部时钟源，可为晶体振荡器或陶瓷谐振器。配置模式为4时，时钟产生电路选中外部时钟源，可为直接的外部时钟(频率)输入。配置模式为5或6时，时钟产生电路选中内部时钟源，即为内部RC时钟产生电路3。配置模式为7或8时，时钟产生电路选中外部时钟源，可为RC振荡器。不同的外部时钟源均通过接口电路6输入到微控制器内部，而对应不同的配置模式，接口电路的电路设计也不尽相同。
当配置模式选择5或6时，也即是选择内部时钟源为内部RC时钟产生电路的振荡模式时，还可使用校正寄存器4修正内部RC时钟的频率，以减小由于工艺误差、温度变化等引起的时钟频率偏移。对上述校正寄存器4的校正位bit0～bit7的设置如下表所示：
  校正位   缺省值 说明
Bit5～bit0 20h 细调模式：校正值为20h时，不修正频率；校正值为0h时，输出频率变小；校正值为3Fh时，输出频率变大。修正范围为1％～10％。
Bit6 0 粗调模式：校正值为0h时，不修正频率；校正值为1h时，输出频率变大，修正范围为10％～20％
Bit7 0 粗调模式：校正值为0h时，不修正频率；校正值为1h时，输出频率变小，修正范围为-20％～-10％
由上表可知，频率校正分粗调模式和细调模式。bit5～bit0为细调模式的配置位，缺省值为20h；bit6、bit7为粗调模式的配置位，缺省值都为0h。
图2是外部时钟源为晶体振荡器或陶瓷谐振器的连接示意图。配置寄存器1的配置模式可为1、2、3中的任一个，可根据实际需要生成的频率的大小选择。配置寄存器1通过控制信号线11连接控制工作模式控制电路2，工作模式控制电路2通过控制信号22控制接口电路，从而选中外部时钟源，即晶体振荡器或陶瓷谐振器。图中的OSC1、OSC2为接口电路6的输入、输出端口。
图3是外部时钟源为外部RC荡器电路的连接示意图。配置寄存器1的配置模式可为7或8，可根据是否需要输出供其他模块使用而进行选择。配置寄存器1通过控制信号线11连接控制工作模式控制电路2，工作模式控制电路2通过控制信号22控制接口电路，从而选中外部时钟源，即RC振荡器。如选择配置模式8，外部RC振荡器可四分频输出，供微控制器芯片外的其他模块使用。
图4是外部时钟源为外部输入时钟的连接示意图。配置寄存器1的配置模式为4。配置寄存器1通过控制信号线11连接控制工作模式控制电路2，工作模式控制电路2通过控制信号22控制接口电路，从而选中外部时钟源，即直接的外部输入时钟。
图5是内部时钟源为内部RC时钟产生电路的连接示意图。配置寄存器1的配置模式可为5或6。配置寄存器1通过控制信号线33控制内部RC时钟产生电路3，校正寄存器4通过设定校正位bit0～bit7，由控制信号线44控制内部RC时钟产生电路3，从而对其生成的频率进行一定的修正。如选择配置模式6，内部RC时钟产生电路可四分频输出，供微控制器芯片外的其他模块使用。
以上所述仅为本实用新型的较佳实施例而已，并不用于限制本实用新型。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (4)

1、一种基于微控制器的时钟产生电路，至少包括用于提供时钟的时钟源，其特征在于，所述电路还包括用于连接外部时钟的接口电路(6)、用于选择时钟工作模式的配置寄存器(1)、用于控制外部时钟工作模式的工作模式控制电路(2)、用于修正内部RC电路的频率的校正寄存器(4)，所述时钟源包括用于提供外部时钟的外部时钟源(5)和用于内部产生时钟的内部RC时钟产生电路(3)；
所述配置寄存器(1)通过不同的设置分别连接所述工作模式控制电路(2)和所述内部RC时钟产生电路(3)，所述校正寄存器(4)连接控制内部RC时钟产生电路(3)；
所述接口电路(6)、配置寄存器(1)、工作模式控制电路(2)、校正寄存器(4)和内部RC时钟产生电路(3)皆是微控制器的一部分。
2、如权利要求1所述的时钟产生电路，其特征在于，所述外部时钟源(5)是外部时钟产生电路。
3、如权利要求2所述的时钟产生电路，其特征在于，所述外部时钟产生电路是晶体振荡器、陶瓷谐振器或RC振荡器中的任意一种。
4、如权利要求1所述的时钟产生电路，其特征在于，所述外部时钟源(5)是外部输入时钟。
CNU2006200465870U 2006-09-29 2006-09-29 一种基于微控制器的时钟产生电路 Expired - Lifetime CN200953545Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2006200465870U CN200953545Y (zh) 2006-09-29 2006-09-29 一种基于微控制器的时钟产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2006200465870U CN200953545Y (zh) 2006-09-29 2006-09-29 一种基于微控制器的时钟产生电路

Publications (1)

Publication Number Publication Date
CN200953545Y true CN200953545Y (zh) 2007-09-26

Family

ID=38811844

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2006200465870U Expired - Lifetime CN200953545Y (zh) 2006-09-29 2006-09-29 一种基于微控制器的时钟产生电路

Country Status (1)

Country Link
CN (1) CN200953545Y (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237858A (zh) * 2010-04-20 2011-11-09 智微科技股份有限公司 封装电路
CN103529903A (zh) * 2012-07-02 2014-01-22 世意法（北京）半导体研发有限责任公司 增强具有高精度时钟的电子设备的稳定性的装置和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237858A (zh) * 2010-04-20 2011-11-09 智微科技股份有限公司 封装电路
CN103529903A (zh) * 2012-07-02 2014-01-22 世意法（北京）半导体研发有限责任公司 增强具有高精度时钟的电子设备的稳定性的装置和方法

Similar Documents

Publication Publication Date Title
US7640449B2 (en) Systems and methods for dynamic clock frequencies for low power design
CN107911104B (zh) 时钟门控电路
US20020026596A1 (en) Circuit and method of generating process clock for low power consumption CDMA modem chip design
US9075613B2 (en) Low power consumption circuit and method for reducing power consumption
CN200953545Y (zh) 一种基于微控制器的时钟产生电路
US20080074205A1 (en) Reference Clock Out Feature on a Digital Device Peripheral Function Pin
WO2009085549A3 (en) Self-configurable multi-regulator asic core power delivery
CN201084046Y (zh) 时钟产生电路及微控制器
CN105425898A (zh) 一种低功耗嵌入式系统
US8269549B2 (en) Power supply circuit for PCI-E slot
EP3702886B1 (en) A method for optimized management of the power in an electronic circuit comprising a processing system and a further circuit, corresponding circuit and apparatus
CN1097343C (zh) 接口电路和设定其确定电平的方法
WO2006026627A2 (en) On-chip power regulator for ultrta low leakage current
CN114785342A (zh) 用于系统级芯片soc的低频高精度振荡器及系统级芯片soc
CN103095253B (zh) 低功耗晶振电路
CN202331453U (zh) 一种多功能计算器
CN210864459U (zh) 一种应用于雷达收发器的晶振电路
US20150123477A1 (en) Power integrated device and power control method thereof
Yang et al. Asynchronous Digital Low-Dropout Regulator With Dual Adjustment Mode in Ultra-Low Voltage Input
CN217506427U (zh) 温漂补偿电路和电子设备
US20120307584A1 (en) Memory power supply circuit
CN113111030B (zh) 一种片上系统及其控制方法
CN116208250B (zh) 400g光模块系统、控制方法及接口
CN203800047U (zh) 一种芯片中添加电容的分布结构
CN218941090U (zh) 一种基于热隔离技术的LoRa模组

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070926

EXPY Termination of patent right or utility model