CN201084046Y - 时钟产生电路及微控制器 - Google Patents

时钟产生电路及微控制器 Download PDF

Info

Publication number
CN201084046Y
CN201084046Y CNU2007201830081U CN200720183008U CN201084046Y CN 201084046 Y CN201084046 Y CN 201084046Y CN U2007201830081 U CNU2007201830081 U CN U2007201830081U CN 200720183008 U CN200720183008 U CN 200720183008U CN 201084046 Y CN201084046 Y CN 201084046Y
Authority
CN
China
Prior art keywords
clock
configuration register
external clock
circuit
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2007201830081U
Other languages
English (en)
Inventor
袁俊
方贤贵
李浩沅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hair Group Integated Circuit Co Ltd
Shanghai Haier Integrated Circuit Co Ltd
Original Assignee
Shanghai Hair Group Integated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39626518&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN201084046(Y) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shanghai Hair Group Integated Circuit Co Ltd filed Critical Shanghai Hair Group Integated Circuit Co Ltd
Priority to CNU2007201830081U priority Critical patent/CN201084046Y/zh
Application granted granted Critical
Publication of CN201084046Y publication Critical patent/CN201084046Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Microcomputers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本实用新型涉及一种时钟产生电路，包括用于选择时钟工作模式的配置寄存器、用于控制外部时钟工作模式的工作模式控制电路、用于连接外部时钟源的接口电路，还包括用于提供时钟的外部时钟源和/或内部时钟源；所述配置寄存器、工作模式控制电路、接口电路依次串联，所述外部时钟源与所述接口电路连接，所述内部时钟源与所述配置寄存器连接。还涉及一种包括上述时钟产生电路的微控制器。本实用新型通过设置微控制器的配置寄存器，选择不同的振荡模式，适用于多种时钟产生方式，且可实现兼容内部时钟源和各种外部时钟源。

Description

时钟产生电路及微控制器
技术领域
本实用新型及集成电路领域，尤其涉及一种时钟产生电路及微控制器。
背景技术
随着互补型金属氧化物半导体(Complementary Metal-OxideSemiconductor；以下简称：CMOS)集成电路生产工艺的不断进步，CMOS集成电路的集成度也越来越高，并从大规模向超大规模方向发展，而且越来越多的时序逻辑电路需要使用时钟完成同步，因此时钟产生电路在集成电路中起着重要的作用。
然而，不同的应用方式对时钟的要求也不同，例如，电子玩具的时钟频率在十兆以内；家电产品的时钟频率在一百兆以内；电脑产品的中央处理器(Central Processing Unit；以下简称：CPU)的基频已经达到甚至超过二百兆。而现有的时钟产生电路一般只适用于一种时钟产生方式，因此适用范围较窄，兼容性较差。
实用新型内容
本实用新型的目的是提供一种时钟产生电路及微控制器，通过设置配置寄存器，可使微控制器工作于不同的时钟模式，适用于多种时钟产生方式。
本实用新型的一些实施例提供的一种时钟产生电路，包括：用于选择时钟工作模式的配置寄存器、用于控制外部时钟工作模式的工作模式控制电路、用于连接外部时钟源的接口电路，还包括用于提供时钟的外部时钟源和/或内部时钟源；
所述配置寄存器、工作模式控制电路、接口电路依次串联，所述外部时钟源与所述接口电路连接，所述内部时钟源与所述配置寄存器连接。
本实用新型的一些实施例提供的一种微控制器，包括：通过系统总线与中央处理器连接的用于选择时钟工作模式的配置寄存器、用于控制外部时钟工作模式的工作模式控制电路、用于连接外部时钟源的接口电路，还包括用于提供时钟的外部时钟源和/或内部时钟源；
所述配置寄存器、工作模式控制电路、接口电路依次串联，所述外部时钟源与所述接口电路连接，所述内部时钟源与所述配置寄存器连接。
本实用新型提供的实施例通过设置配置寄存器，选择不同的振荡模式，可实现兼容内部时钟源和各种外部时钟源。另外，接口电路的工作相对独立，在合理搭配外围资源后，可集成到各种嵌入式系统、单片系统中，从而被广泛应用于消费电子、通信、卫星定位、音频和视频等领域，扩展性和移植性强。
附图说明
图1为本实用新型时钟产生电路的结构示意图；
图2为本实用新型时钟产生电路中外部时钟源为晶体振荡器或陶瓷谐振器的连接示意图；
图3为本实用新型时钟产生电路中外部时钟源为外部RC振荡器的连接示意图；
图4为本实用新型时钟产生电路中外部时钟源为外部输入时钟的连接示意图；
图5为本实用新型时钟产生电路中内部时钟源为内部RC时钟产生单元的连接示意图；
图6为本实用新型微控制器的结构示意图。
下面结合附图和具体实施例进一步说明本实用新型的技术方案。
具体实施方式
图1为本实用新型时钟产生电路的实施例一结构示意图，如图1所示，时钟产生电路包括：用于选择时钟工作模式的配置寄存器1、用于控制外部时钟工作模式的工作模式控制电路2、用于连接外部时钟源的接口电路3，还包括用于提供时钟的外部时钟源4和/或内部时钟源5；配置寄存器1、工作模式控制电路2、接口电路3依次串联，外部时钟源4与接口电路3连接，内部时钟源5与配置寄存器1连接。
本实施例提供的时钟产生电路既可以使用外部时钟源，也可以使用内部时钟源。配置寄存器1通过控制信号线11和控制信号线33选择是使用外部时钟源还是使用内部时钟源，而且只能选择一种时钟源作为生成电路的时钟输入。若选择外部时钟源，则控制信号线11连接控制工作模式控制电路2，工作模式控制电路2通过控制信号22控制接口电路3，从而选中外部时钟源4；若选则内部时钟源，则控制信号线33控制内部时钟源5；配置寄存器1为时钟源提供工作配置模式。本实施例所提供的时钟产生电路中外部时钟源、内部时钟源可以单独存在于电路中，为电路提供时钟信号，也可以同时存在于电路中，但时钟产生电路在具体使用中，只能选择一种时钟源为电路提供时钟源信号。
外部时钟源可以晶体振荡器、陶瓷谐振器或外部RC振荡器之一或任意组合或外部时钟源为接有外部输入时钟信号端子，外部时钟信号通过端子直接输入；内部时钟源可以为内部RC时钟产生单元，通过设置微控制器的配置寄存器，本实施例提供的时钟产生电路可选择不同的振荡模式。设置配置寄存器，可得出八种振荡模式，具体如表1所示。
表1
  配置模式   振荡模式     说明
1 标准 外部时钟源为晶体振荡器或陶瓷谐振器，适用于中频(1MHz～10MHz)
应用，消耗电流中等；
2 低功耗 外部时钟源为晶体振荡器或陶瓷谐振器，适用于低频(小于1MHz)应用，消耗电流最小；
3 高速 外部时钟源为晶体振荡器或陶瓷谐振器，适用于高频(大于10MHz)应用，消耗电流最大；
4 外部输入时钟 外部时钟源为直接的外部时钟信号(频率)输入；
5 内部RC 内部时钟源为内部RC时钟产生单元，生成的时钟频率为定值；
6 内部RC带输出 内部时钟源为内部RC时钟产生单元，生成的时钟频率为定值，并可输出供其他外部模块使用；
7 外部RC 外部时钟源为RC振荡器，生成的时钟频率随电阻、电容值改变；
8 外部RC带输出 外部时钟源为RC振荡器，生成的时钟频率随电阻、电容值改变，并可输出供其他外部模块使用；
由表1可知，配置寄存器的配置模式为1、2或3时，时钟产生电路选择外部时钟源作为时钟输入，外部时钟源可为晶体振荡器或陶瓷谐振器。配置寄存器的配置模式为4时，时钟产生电路选择外部时钟(频率)直接输入作为时钟输入。配置寄存器的配置模式为5或6时，时钟产生电路选择内部时钟源作为时钟输入，内部时钟源可以为内部RC时钟产生单元。配置寄存器的配置模式为7或8时，时钟产生电路选择外部RC振荡器作为时钟输入。不同的外部时钟源均通过接口电路接入到微控制器内部，而对应于不同的配置寄存器配置模式，接口电路的电路设计也不相同。本实施例中的配置寄存器还通过系统总线与中央处理器连接，中央处理器为配置寄存器下发指令配置工作模式，配置寄存器根据指令设置振荡模式，工作模式控制电路再根据振荡模式将时钟源信号转变为所需要具有特定频率的时钟信号，产生的时钟信号传输给微处理器内部或外部功能模块使用。
图2为本实用新型时钟产生电路中外部时钟源为晶体振荡器或陶瓷谐振器的连接示意图。配置寄存器1根据实际需要生成的时钟信号频率的大小选择配置模式，可选的配置模式为1、2或3。配置寄存器1通过控制信号线11连接控制工作模式控制电路2，工作模式控制电路2通过控制信号22控制接口电路3，从而选中外部时钟源4，即晶体振荡器或陶瓷谐振器。图中所示接口电路通过电阻Rf与一反相器并联后，再与另一反相器串联组成，其中OSC1、OSC2表示接口电路3的输入端与输出端，外部时钟源通过接口电路3的输入端OSC1输入时钟信号，控制模式控制电路2根据配置寄存器1的配置模式对输入的时钟信号进行控制，得到所需时钟信号并输入给内部功能模块。
图3为本实用新型时钟产生电路中外部时钟源为外部RC振荡器的连接示意图。配置寄存器1根据是否需要输出时钟信号供其他模块使用而选择配置模式，可选的配置模式为7或8。配置寄存器1通过控制信号线11连接控制工作模式控制电路2，工作模式控制电路2通过控制信号22控制接口电路3，从而选中外部时钟源4，即外部RC振荡器。若配置寄存器1选择配置模式8，则外部RC振荡器可四分频输出时钟信号，供微控制器芯片外的其他模块使用。
图4为本实用新型时钟产生电路中外部时钟源为外部输入时钟的连接示意图。配置寄存器1的配置模式为4，配置寄存器1通过控制信号线11连接控制工作模式控制电路2，工作模式控制电路2通过控制信号22控制接口电路3，从而选中外部时钟源4，即外部时钟直接输入。外部时钟经反相器处理后，通过接口电路3的输入端OSC1直接输入时钟信号，接口电路3由一反相器组成，根据配置寄存器1的配置模式对输入的时钟信号进行控制，得到所需频率的时钟信号。
以上为时钟产生电路选择外部时钟源作为时钟信号输入的实施例，接口电路的工作相对独立，在合理搭配外围资源后，可集成到各种嵌入式系统、单片系统中，从而被广泛应用于消费电子、通信、卫星定位、音频和视频等领域，扩展性和移植性强。
当配置寄存器1的配置模式为5或6时，即时钟产生电路选择内部时钟源5为内部RC时钟产生单元的振荡模式时，还可以使用校正寄存器6修正内部RC时钟的频率，校正寄存器6通过控制信号线连接内部RC时钟产生单元，从而对其生成的频率进行一定的修正，以减小由于工艺误差、温度变化等引起的时钟频率偏移。对校正寄存器的校正位bit0～bit7的设置如表2所示。
表2
  校正位 缺省值     说明
Bit5～bit0 20h 细调模式：校正值为20h时，不修正频率；校正值为0h时，输出频率变小；校正值为3Fh时，输出频率变大。修正范围为1％～10％；
Bit6 0 粗调模式：校正值为0h时，不修正频率；校正值为1h时，输出频率变大，修正范围为10％～20％；
Bit7 0 粗调模式：校正值为Oh时，不修正频率；校正值为1h时，输出频率变小，修正范围为-20％～-10％；
由表2可知，频率校正分粗调模式和细调模式，即bit5～bit0为细调模式的配置位，缺省值为20h；bit6、bit7为粗调模式的配置位，缺省值都为0h。
图5为本实用新型时钟产生电路中内部时钟源为内部RC时钟产生单元的连接示意图。配置寄存器1的可选配置模式为5或6，配置寄存器1通过控制信号线33控制内部RC时钟产生单元，校正寄存器6通过设定校正位，通过控制信号线44控制内部RC时钟产生单元，从而对其生成的频率进行一定的修正；若配置寄存器1选择的配置模式为5，则根据振荡模式仅产生内部时钟信号；若配置寄存器1选择的配置模式为6，则内部RC时钟产生单元可四分频输出时钟信号，直接通过电路的输出端OSC2输出，供微控制器芯片外的其他模块使用。
本实用新型提供的实施例通过设置微控制器的配置寄存器，选择不同的振荡模式，可实现兼容内部时钟源和各种外部时钟源。
图6为本实用新型微处理器的结构示意图，如图所示，包括通过系统总线与中央处理器7连接的用于选择时钟工作模式的配置寄存器1、用于控制外部时钟工作模式的工作模式控制电路2、用于连接外部时钟源的接口电路3，还包括用于提供时钟的外部时钟源4和/或内部时钟源5；配置寄存器1、工作模式控制电路2、接口电路3依次串联，外部时钟源4与接口电路3连接，内部时钟源5与配置寄存器1连接。
本实施例提供的型微处理器既可以使用外部时钟源，也可以使用内部时钟源。中央处理器7通过系统总线下发指令对配置寄存器1的配置模式进行配置；配置寄存器1通过控制信号线11和控制信号线33选择是使用外部时钟源还是使用内部时钟源，而且只能选择一种时钟源作为微处理器的时钟输入。若选择外部时钟源，则控制信号线11连接控制工作模式控制电路2，工作模式控制电路2通过控制信号22控制接口电路3，从而选中外部时钟源4；若选则内部时钟源，则控制信号线33控制内部时钟源5；配置寄存器1为时钟源提供工作配置模式。本实施例所提供的微处理器可单独使用外部时钟源或内部时钟源，也可以同时使用，但微处理器在实际应用中，只能选择一种时钟源为微处理器提供时钟源信号。
外部时钟源可以晶体振荡器、陶瓷谐振器或外部RC振荡器之一或任意组合或外部时钟源为接有外部输入时钟信号端子，外部时钟信号通过端子直接输入；内部时钟源可以为内部RC时钟产生单元，中央处理器通过设置配置寄存器的配置模式，可选择不同的振荡模式，适用于多种时钟信号的产生。
微处理器还可以使用校正寄存器6修正内部RC时钟的频率，校正寄存器6通过控制信号线连接内部RC时钟产生单元，从而对其生成的频率进行一定的修正，以减小由于工艺误差、温度变化等引起的时钟频率偏移。
最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (12)

1.一种时钟产生电路，其特征在于，包括：用于选择时钟工作模式的配置寄存器、用于控制外部时钟工作模式的工作模式控制电路、用于连接外部时钟源的接口电路，用于提供时钟的外部时钟源和/或内部时钟源；
所述配置寄存器、工作模式控制电路、接口电路依次串联，所述外部时钟源与所述接口电路连接，所述内部时钟源与所述配置寄存器连接。
2.根据权利要求1所述的时钟产生电路，其特征在于：所述外部时钟源接有外部输入时钟信号端子。
3.根据权利要求1所述的时钟产生电路，其特征在于：所述外部时钟源为晶体振荡器、陶瓷谐振器或R C振荡器之一或任意组合。
4.根据权利要求1所述的时钟产生电路，其特征在于：所述内部时钟源为R C时钟产生单元。
5.根据权利要求1至4所述的任一时钟产生电路，其特征在于：还包括用于修正内部时钟源频率的校正寄存器，与所述内部时钟源连接。
6.根据权利要求5所述的时钟产生电路，其特征在于：所述配置寄存器通过系统总线与中央处理器连接。
7.一种微控制器，包括时钟产生电路，其特征在于，所述时钟产生电路包括：用于选择时钟工作模式的配置寄存器、用于控制外部时钟工作模式的工作模式控制电路、用于连接外部时钟源的接口电路，用于提供时钟的外部时钟源和/或内部时钟源；
所述配置寄存器、工作模式控制电路、接口电路依次串联，所述外部时钟源与所述接口电路连接，所述内部时钟源与所述配置寄存器连接。
8.根据权利要求7所述的微控制器，其特征在于，所述外部时钟源接有外部输入时钟信号端子。
9.根据权利要求7所述的微控制器，其特征在于：所述外部时钟源为晶体振荡器、陶瓷谐振器或R C振荡器之一或任意组合。
10.根据权利要求7所述的微控制器，其特征在于：所述内部时钟源为RC时钟产生单元。
11.根据权利要求7至10所述的任一微控制器，其特征在于：还包括用于修正内部时钟源频率的校正寄存器，与所述内部时钟源连接。
12.根据权利要求11所述的微控制器，其特征在于：所述配置寄存器通过系统总线与中央处理器连接。
CNU2007201830081U 2007-09-25 2007-09-25 时钟产生电路及微控制器 Expired - Lifetime CN201084046Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2007201830081U CN201084046Y (zh) 2007-09-25 2007-09-25 时钟产生电路及微控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2007201830081U CN201084046Y (zh) 2007-09-25 2007-09-25 时钟产生电路及微控制器

Publications (1)

Publication Number Publication Date
CN201084046Y true CN201084046Y (zh) 2008-07-09

Family

ID=39626518

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2007201830081U Expired - Lifetime CN201084046Y (zh) 2007-09-25 2007-09-25 时钟产生电路及微控制器

Country Status (1)

Country Link
CN (1) CN201084046Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707765A (zh) * 2012-05-15 2012-10-03 江苏中科梦兰电子科技有限公司 一种使用混合时钟源的计时方法
CN103529903A (zh) * 2012-07-02 2014-01-22 世意法（北京）半导体研发有限责任公司 增强具有高精度时钟的电子设备的稳定性的装置和方法
CN104267639A (zh) * 2014-09-22 2015-01-07 苏州贝昂科技有限公司 一种时钟系统、计数器及任务处理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707765A (zh) * 2012-05-15 2012-10-03 江苏中科梦兰电子科技有限公司 一种使用混合时钟源的计时方法
CN102707765B (zh) * 2012-05-15 2014-12-31 江苏中科梦兰电子科技有限公司 一种使用混合时钟源的计时方法
CN103529903A (zh) * 2012-07-02 2014-01-22 世意法（北京）半导体研发有限责任公司 增强具有高精度时钟的电子设备的稳定性的装置和方法
CN104267639A (zh) * 2014-09-22 2015-01-07 苏州贝昂科技有限公司 一种时钟系统、计数器及任务处理方法

Similar Documents

Publication Publication Date Title
US6845454B2 (en) System and method for selecting between a high and low speed clock in response to a decoded power instruction
TW201405272A (zh) 有效整合的切換式電壓調節器
KR102467172B1 (ko) 반도체 장치
GB2355899A (en) Multistage digital processor with dedicated stage clock controllers
CN201084046Y (zh) 时钟产生电路及微控制器
US20080074205A1 (en) Reference Clock Out Feature on a Digital Device Peripheral Function Pin
WO2009085549A3 (en) Self-configurable multi-regulator asic core power delivery
US9841804B2 (en) Clocking a processor
EP3702886B1 (en) A method for optimized management of the power in an electronic circuit comprising a processing system and a further circuit, corresponding circuit and apparatus
CN200953545Y (zh) 一种基于微控制器的时钟产生电路
CN103683461A (zh) 电源切换系统及其方法
CN101377667B (zh) 一种可编程器件的参数调整装置及方法
CN202918259U (zh) 脉冲宽度调制信号生成装置和医疗设备
CN114785342A (zh) 用于系统级芯片soc的低频高精度振荡器及系统级芯片soc
CN105320912A (zh) 一种有源卡电源管理装置及方法
CN107612338B (zh) 一种集成dc/dc电源前端控制系统及控制方法
CN105116712A (zh) 一种内置晶振自动校准方法
CN105955380B (zh) 基于输出电压分段的psm模式自适应电压调节器
CN103095253B (zh) 低功耗晶振电路
CN104716935A (zh) 时钟发生电路
TW201337575A (zh) 序列界面傳送方法及其裝置
CN210955053U (zh) 一种用于配置i2c总线芯片的接口电路
CN203800047U (zh) 一种芯片中添加电容的分布结构
CN219304813U (zh) 一种频率产生电路
CN202127353U (zh) 一种波形合成式数字三相移相触发模块

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080709

CX01 Expiry of patent term