CN102237858A - 封装电路 - Google Patents

封装电路 Download PDF

Info

Publication number
CN102237858A
CN102237858A CN2010101672991A CN201010167299A CN102237858A CN 102237858 A CN102237858 A CN 102237858A CN 2010101672991 A CN2010101672991 A CN 2010101672991A CN 201010167299 A CN201010167299 A CN 201010167299A CN 102237858 A CN102237858 A CN 102237858A
Authority
CN
China
Prior art keywords
frequency
embedded
circuit
built
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101672991A
Other languages
English (en)
Inventor
杨逸乐
陈俊良
罗宇诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JMICRON TECHNOLOGY Corp
Jmicron Tech Corp
Original Assignee
JMICRON TECHNOLOGY Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JMICRON TECHNOLOGY Corp filed Critical JMICRON TECHNOLOGY Corp
Priority to CN2010101672991A priority Critical patent/CN102237858A/zh
Publication of CN102237858A publication Critical patent/CN102237858A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种封装电路,包含有一内部电路、一内嵌频率产生器、数个多功能接脚以及一控制垫。该内嵌频率产生器用以产生一内建频率。该些接脚包含有一频率输出接脚以及一频率输入接脚。该频率输出接脚用以输出该内嵌频率产生器所产生的该内建频率。该频率输入接脚则用以接收一外接频率。该控制垫接收一控制信号来决定该内部电路依据该内嵌频率产生器所产生的该内建频率或该频率输入接脚所接收的该外接频率来作为一系统频率。

Description

封装电路
技术领域
本发明相关于一种封装电路,尤指一种具有内建频率的封装电路。
背景技术
一般的频率电路需要通过一外部组件(例如:一石英共振腔(crystal resonator)或是一陶瓷共振腔(ceramic resonator))来提供一个高质量的共振腔以产生一个低噪声的频率信号,然而,额外的外部组件代表着额外的接脚与封装面积,亦会增加封装上的负担以及成本。
请参照图1,其为应用具有内嵌频率产生器的已知封装电路100的系统示意图。封装电路100具有一内嵌频率产生器101、一除频器102以及一内部电路103。在实际应用时,一外部校准组件112耦接至内嵌频率产生器101来对内嵌频率产生器101所产生的一内建频率CLK_OSC进行校准,之后除频器102对内建频率CLK_OSC进行除频来输出一系统频率CLK_SYS给内部电路103,最后,一外部接口114耦接至内部电路103并进行后续的信号处理。然而,由于不采用外部组件而选用内建于芯片之中的共振腔(on-chip resonator),内嵌频率产生器101在封装后便无法确定所产生的频率CLK_OSC的质量是否良好,即使使用了外接的外部校准组件112,在除错时仍不容易排除错误的产生原因。
对于一般的市场需求而言,如何减少除错所花费的时间,并提高所产生频率的质量,仍是此一领域的一大课题。
发明内容
有鉴于此,本发明提供了一种具有内建频率的封装电路,其应用了多功能接脚,能简易而快速地量测出和改善(或校准)封装电路中内建频率的质量,并可提供内建频率给其它外部电路使用且同时减少外部电路的材料成本(BOM(Bill OfMaterial)Cost),此外,亦可随使用者需求而采用内建频率或是外接频率来作为封装电路的系统频率。
依据本发明的一实施例,其提供了一种封装电路,包含有一内部电路、一内嵌频率产生器、数个多功能接脚以及一控制垫。该内嵌频率产生器用以产生一内建频率。该些接脚则包含有一频率输出接脚以及一频率输入接脚。该频率输出接脚输出该内嵌频率产生器所产生的该内建频率,该频率输入接脚则用以接收一外接频率。该控制垫接收一控制信号来决定该内部电路依据该内嵌频率产生器所产生的该内建频率或该频率输入接脚所接收的该外接频率来作为一系统频率。
依据本发明的另一实施例,其提供了一种封装电路,包含有一内部电路、一内嵌频率产生器以及数个多功能接脚。该内嵌频率产生器用以产生一内建频率。该些接脚则包含有一频率输出接脚以及一频率输入接脚。该频率输出接脚输出该内嵌频率产生器所产生的该内建频率,以及该频率输入接脚则用以接收一外接频率。该内部电路依据该频率输入接脚所接收的该外接频率,来校准该内嵌频率产生器所产生的该内建频率。
依据本发明的另一实施例,其提供了一种封装电路,包含有一内部电路、一内嵌频率产生器以及数个多功能接脚。该内嵌频率产生器用以产生一内建频率。该些接脚则包含有一频率输出接脚以及一频率输入接脚。该频率输出接脚输出该内嵌频率产生器所产生的该内建频率,以及该频率输入接脚则用以接收一外接频率。该内部电路依据该频率输入接脚所接收的该内建频率来作为一系统频率。
依据本发明的另一实施例,其提供了一种封装电路,包含有一内部电路、一内嵌频率产生器以及数个多功能接脚。该内嵌频率产生器用以产生一内建频率。该些接脚则包含有一频率输出接脚以及一频率输入接脚。该频率输出接脚用以输出该内嵌频率产生器所产生的该内建频率,而该频率输入接脚则用以接收一外接频率。该内建频率经由该频率输出接脚以输出作为一外部电路的频率来源。
附图说明
图1为应用具有内嵌频率产生器的已知封装电路的系统示意图。
图2为依据本发明的一实施例应用具有一内嵌频率产生器的一封装电路的系统示意图。
图3为依据本发明的另一实施例应用具有一内嵌频率产生器的一封装电路的系统示意图。
图4为依据本发明的另一实施例应用具有一内嵌频率产生器的一封装电路的系统示意图。
图5为依据本发明的一实施例所实现的设定封装电路的控制电压的示意图。
图6为依据本发明的另一实施例所实现的设定封装电路的控制电压的示意图。
图7为依据本发明的另一实施例所实现的设定封装电路的控制电压的示意图。
主要组件符号说明:
100、200                            封装电路
210                                 芯片
101、211                            内嵌频率产生器
102、212                            除频器
103、213                            内部电路
112                                 外部校准组件
114                                 外部接口
215                                 外部电路
216                                 外部频率产生器
217                                 共振组件
CLK_SRC                             控制垫
CLK_O                               频率输出接脚
CLK_I                               频率输入接脚
CLK_CTRL                            控制接脚
R                                   偏压组件
CLK_OSC                             内部频率
CLK_EXT、CLK_EXT0、CLK_EXT1         外部频率
CLK_SYS                             系统频率
CTRL_EXT、CTRL                      控制信号
CAL                                 校准信号
VDD                                 内部供给电压
GND                     内部接地电压
GND1                    封装接地电压
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解,硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的「包含」为一开放式的用语,故应解释成「包含但不限定于」。另外,「耦接」一词在此包含任何直接及间接的电气连接手段。因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或通过其它装置或连接手段间接地电气连接至该第二装置。
请参照图2,其为依据本发明的一实施例应用具有一内嵌频率产生器的一封装电路200的系统示意图。封装电路200包含有一芯片210、一频率输出接脚CLK_O、一频率输入接脚CLK_I以及一控制接脚CLK_CTRL。其中芯片210包含有一内部电路213、一内嵌频率产生器211以及一控制垫CLK_SRC。内嵌频率产生器211用以产生一内建频率CLK_OSC,在实作上可以应用一电感电容震荡器(LCoscillator)、一电阻震荡器(RC oscillator)或是一相位延迟震荡器(phase-delayoscillator)来加以实现。频率输出接脚CLK_O输出内嵌频率产生器211所产生的内建频率CLK_OSC给一外部电路215,频率输入接脚CLK_I则用以接收一外接频率。控制接脚CLK_CTRL则与控制垫CLK_SRC以一电气连结(例如:一接合线(bondingwire))而直接连结在一起,而控制垫CLK_SRC经过控制接脚CLK_CTRL接收一控制信号CTRL_EXT来决定内部电路213依据内嵌频率产生器211所产生的内建频率CLK_OSC或频率输入接脚CLK_I所接收的外接频率一CLK_EXT1来作为一系统频率CLK_SYS,请参照图2,控制信号CTRL_EXT连接至外部接地电压(或外部电压)而选择内嵌频率产生器211所产生的内建频率CLK_OSC作为系统频率CLK_SYS。
相较于已知的封装电路,本发明所提供的封装电路200可以进一步地输出其中内嵌频率产生器211所产生的内建频率CLK_OSC,以进行信号质量测量或是供其它电路使用且同时减少外部电路的材料成本(BOM(Bill Of Material)Cost)。此外,当内建频率CLK_OSC的量测结果指出其信号质量不佳时,使用者可选择应用一外接的频率产生器来校准内嵌频率产生器211,举例来说,请参照图3,其为依据本发明的另一实施例应用具有一内嵌频率产生器的一封装电路200的系统示意图。相较于图2,封装电路200中的频率输出接脚CLK_O用来量测内建频率CLK_OSC的信号质量,而频率输入接脚CLK_I则用来接放一外部频率产生器216所产生的一频率CLK_EXT0,接着频率CLK_EXT0便被输出至内部电路213加以处理,之后内部电路213会依据频率CLK_EXT0来产生一校准信号CAL给内嵌频率产生器211来对内嵌频率产生器211进行校准,以改善内建频率CLK_OSC的信号质量。
经由频率输入接脚CLK_I以及外部频率产生器216所产生的频率CLK_EXT0,封装电路200可在封装阶段时快速地进行功能测试(function test)以及模块测试(module test),并对内嵌频率产生器211进行初步的频率校准(initial clockcalibration),其可同时结合初步校准与在线校准(on-line calibration)的功能,进而提高在量产测试上的错误涵盖范围(fault coverage)。
除了应用芯片内部的共振结构之外,本发明所提供的封装电路亦可采用传统的外部共振组件来产生频率信号。请参照图4,其为依据本发明的另一实施例应用具有一内嵌频率产生器的一封装电路200的系统示意图。相较于图2,图4中的内嵌频率产生器211所产生的内部频率CLK_OSC并不直接经由电气连结传送到频率接收接脚CLK_I,而是经过了外接的一共振组件217(例如:一石英共振腔或是一陶瓷共振腔),共振组件217再接着输出一频率信号CLK_EXT1,并通过频率接收接脚CLK_I传送到内嵌频率产生器211形成闭回路。另一方面,频率信号CLK_EXT1亦会通过频率接收接脚CLK_I而输出至一除频器212,并由除频器212对频率信号CLK_EXT1进行除频来得到所要的系统频率CLK_SYS,经由调整除频比例,除频器212可以依不同的需求来调整系统频率CLK_SYS的频率,请参照图4,控制信号CTRL_EXT连接至外部电压(或外部接地电压)而选择频率输入接脚CLK_I所接收的外接时CLK_EXT1来作为一系统频率CLK_SYS。
请注意,在上述的实施例中,控制信号CTRL_EXT是经过控制接脚CLK_CTRL而由外部所供给,然而,在其它实施例当中,控制信号CTRL_EXT亦可由芯片210内部的信号(例如:一内部供给电压或是一内部接地电压)来供给,如此一来,便可进一步减少接脚数目,进而降低制作成本。举例来说,请参照图5,其为依据本发明的一实施例所实现的设定封装电路200的控制电压的示意图。为了简洁起见,封装电路200中部分的组件在图5中加以省略。相较于图2,图5中的控制垫CLK_SRC没有与任何接脚连结以接收外部信号,而是经过一偏压组件R(在此实施例中,偏压组件R为一电阻)连结到芯片210中的一内部供给电压VDD(或一内部接地电压GND),当在预设情况之下,控制垫CLK_SRC没有经过任何变动,内部供给电压VDD(或者内部接地电压GND)会通过偏压组件R传送给控制垫CLK_SRC来作为控制信号CTRL,而当依不同的设计需求而改变控制电压时,仅需要将控制垫CLK_SRC经过一电气连接到一接地电压(或一供给电压)即可。
举例来说,请参照图6与图7,图6为依据本发明的另一实施例所实现的设定封装电路200的控制电压的示意图,而图7为依据本发明的另一实施例所实现的设定封装电路200的控制电压的示意图。在图6中,控制垫CLK_SRC在芯片210上直接连接至一内部接地电压GND,于是偏压组件R便开始导通电流,将控制信号CTRL的电位下拉至等同于内部接地电压GND,如此一来,便可轻易达到调整系统频率CLK_SYS的目的。同样地,在图7中,控制垫CLK_SRC直接连接至封装电路200上的一封装接地电压GND1(例如:封装电路200上一导线架(lead frame)所提供的一接地电压),其同样可以完成调整系统频率CLK_SYS的目的。此外,控制垫CLK_SRC亦可经过一连结线耦接至芯片210上另一接地垫(ground pad)来完成调整系统频率CLK_SYS的目的,换言之,使用者可依据不同的需求来选择控制垫CLK_SRC的控制方式。
综上所述,本发明提供了一种具有内建频率的封装电路,其应用了数个多功能接脚,可简易且快速地量测出和改善(或校准)封装电路中内建频率的质量,并可提供内建频率给其它外部电路使用且同时减少外部电路的材料成本(BOM(Bill OfMaterial)Cost),此外,亦可随使用者需求而采用内建频率或是外接频率来作为封装电路的系统频率。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求书所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (15)

1.一种封装电路,包含有:
一内部电路;
一内嵌频率产生器,用以产生一内建频率;
数个多功能接脚,包含有:
一频率输出接脚,用以输出该内嵌频率产生器所产生的该内建频率;以及
一频率输入接脚,用以接收一外接频率;以及
一控制垫,用以接收一控制信号来决定该内部电路依据该内嵌频率产生器所产生的该内建频率或该频率输入接脚所接收的该外接频率来作为一系统频率。
2.如权利要求1所述的封装电路,其中该内部电路依据该频率输入接脚所接收的该外接频率来校准该内嵌频率产生器所产生的该内建频率。
3.如权利要求1所述的封装电路,其中该频率输出接脚经由一电气连结而直接连接至该频率输入接脚。
4.如权利要求1所述的封装电路,其中该频率输入接脚耦接至一外接频率产生器,用以接收由该外接频率产生器所产生的该外接频率。
5.如权利要求1所述的封装电路,另包含有:
一控制接脚,用以接收一外接控制信号并输出该外接控制信号给该控制垫以作为该控制信号。
6.如权利要求1所述的封装电路,其中该控制信号为该封装电路的一内部供给电压或一内部接地电压。
7.如权利要求6所述的封装电路,其另包含有:
一偏压组件,其一端耦接于该控制垫,以及另一端耦接于该内部供给电压。
8.如权利要求7所述的封装电路,其中该控制垫另耦接于该内部接地电压。
9.如权利要求6所述的封装电路,其另包含有:
一偏压组件,其一端耦接于该控制垫,以及另一端耦接于该内部接地电压。
10.如权利要求9所述的封装电路,其中该控制垫另耦接于该内部供给电压。
11.如权利要求1所述的封装电路,另包含有:
一除频器,耦接至该频率输入接脚,用以除频该外接频率以输出该系统频率。
12.如权利要求1所述的封装电路,另包含有:
一共振组件,耦接于该频率输出接脚与该频率输入接脚,用以提供一共振腔给该内嵌频率产生器。
13.一种封装电路,包含有:
一内部电路;
一内嵌频率产生器,用以产生一内建频率;以及
数个多功能接脚,包含有:
一频率输出接脚,用以输出该内嵌频率产生器所产生的该内建频率;以及
一频率输入接脚,用以接收一外接频率;
其中该内部电路依据该频率输入接脚所接收的该外接频率来校准该内嵌频率产生器所产生的该内建频率。
14.一种封装电路,包含有:
一内部电路;
一内嵌频率产生器,用以产生一内建频率;以及
数个多功能接脚,包含有:
一频率输出接脚,用以输出该内嵌频率产生器所产生的该内建频率;以及
一频率输入接脚,其经由一电气连结而直接连接至该频率输出接脚;
其中该内部电路依据该频率输入接脚所接收的该内建频率来作为一系统频率。
15.一种封装电路,包含有:
一内部电路;
一内嵌频率产生器,用以产生一内建频率;以及
数个多功能接脚,包含有:
一频率输出接脚,用以输出该内嵌频率产生器所产生的该内建频率;以及
一频率输入接脚,其经由一电气连结而直接连接至该频率输出接脚;
该频率输出接脚经由一电气连结而直接连接至一外部电路作为该频率来源。
CN2010101672991A 2010-04-20 2010-04-20 封装电路 Pending CN102237858A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101672991A CN102237858A (zh) 2010-04-20 2010-04-20 封装电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101672991A CN102237858A (zh) 2010-04-20 2010-04-20 封装电路

Publications (1)

Publication Number Publication Date
CN102237858A true CN102237858A (zh) 2011-11-09

Family

ID=44888161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101672991A Pending CN102237858A (zh) 2010-04-20 2010-04-20 封装电路

Country Status (1)

Country Link
CN (1) CN102237858A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861912B1 (en) * 2003-07-14 2005-03-01 Hewlett-Packard Development Company, L.P. Oscillator method and apparatus for a test chip
CN200953545Y (zh) * 2006-09-29 2007-09-26 上海海尔集成电路有限公司 一种基于微控制器的时钟产生电路
CN101567677A (zh) * 2009-04-10 2009-10-28 曜鹏亿发(北京)科技有限公司 参考时钟频率发生器
CN101677237A (zh) * 2008-09-16 2010-03-24 联发科技股份有限公司 时钟时序校准电路、时钟时序校准方法以及模数转换系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861912B1 (en) * 2003-07-14 2005-03-01 Hewlett-Packard Development Company, L.P. Oscillator method and apparatus for a test chip
CN200953545Y (zh) * 2006-09-29 2007-09-26 上海海尔集成电路有限公司 一种基于微控制器的时钟产生电路
CN101677237A (zh) * 2008-09-16 2010-03-24 联发科技股份有限公司 时钟时序校准电路、时钟时序校准方法以及模数转换系统
CN101567677A (zh) * 2009-04-10 2009-10-28 曜鹏亿发(北京)科技有限公司 参考时钟频率发生器

Similar Documents

Publication Publication Date Title
KR101524900B1 (ko) 집적된 자체 테스트 회로를 구비하는 마이크 어셈블리
CN102540052B (zh) 用于测试射频集成电路的系统和方法
US20170160337A1 (en) Apparatus and method for testing a capacitive transducer and/or associated electronic circuitry
US9146277B2 (en) Test board and test system
US20110087346A1 (en) Tuning and DAC Selection of High-Pass Filters for Audio Codecs
EP2958231A1 (en) Semiconductor integrated circuit device with crystal resonator and manufacturing method of electronic device using the same
CN1578143A (zh) 半导体集成电路器件
US20100073026A1 (en) Die apparatus having configurable input/output and control method thereof
US7904770B2 (en) Testing circuit split between tiers of through silicon stacking chips
US20160218671A1 (en) Fault Detection And Self-Recovery Method For Crystal Oscillator
CN103261903A (zh) 组合测量和检测系统
CN108270443A (zh) 用于通过开关功率转换器供电的a/d转换器的干扰减少的频率管理
Dermentzoglou et al. A built-in-test circuit for RF differential low noise amplifiers
CN105790736A (zh) 一种用于频率信号发生芯片的修调装置
CN100440225C (zh) 具有自动针脚短接配置的集成电路
CN102237858A (zh) 封装电路
CN105656454B (zh) 信号发生器及校准信号发生器的方法
CN109155290A (zh) 电子控制装置、车辆以及电子控制装置制造方法
US8704532B2 (en) System and method for determining power supply noise in an integrated circuit
CN111585564B (zh) 一种缓冲器阻尼系数的调节方法
Das et al. Simulation and experimental evaluation of energy harvesting circuits with magnetoelectric antennas
US9729163B1 (en) Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter
US20110214004A1 (en) Packaged circuit
US20200191862A1 (en) Embedded continuity test circuit
US11265492B2 (en) Power characteristic measurement device, image system including power characteristic measurement device and operating method of image system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111109