CN1997775A - 具有富锡沉积层的电子元件和沉积它的方法 - Google Patents

具有富锡沉积层的电子元件和沉积它的方法 Download PDF

Info

Publication number
CN1997775A
CN1997775A CN200580023063.8A CN200580023063A CN1997775A CN 1997775 A CN1997775 A CN 1997775A CN 200580023063 A CN200580023063 A CN 200580023063A CN 1997775 A CN1997775 A CN 1997775A
Authority
CN
China
Prior art keywords
electronic component
plating
rich
settled layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200580023063.8A
Other languages
English (en)
Inventor
C·于
C·-C·陈
P·奥伯恩多夫
K·－C·希
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1997775A publication Critical patent/CN1997775A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C25D3/32—Electroplating: Baths therefor from solutions of tin characterised by the organic bath constituents used
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本发明涉及在电接头零件上具有富Sn沉积层的电子元件，其中富Sn沉积层为由尺寸在垂直于沉积表面的方向上比在平行于沉积表面的方向上小的晶粒构成的细粒状富Sn沉积层。还涉及镀敷电子元件以便在电接头零件上形成富Sn沉积层的方法，包括步骤：调整其中包括启动剂和光亮剂的镀锡溶液的组成；使电子元件通过镀锡溶液，以便在电接头零件上形成富Sn沉积层。与现有技术相比，本发明能有效地抑制晶须生长，并具有低成本和可靠性能。

Description

具有富锡沉积层的电子元件和沉积它的方法
发明背景
本发明涉及电子元件，尤其涉及在电接头零件上具有富Sn沉积层的电子元件，和沉积它的方法。
已知锡为具有优异耐腐蚀性的金属，并可与焊料形成良好的结合，因而可使用具有Sn沉积层的表面形成良好的焊接接头，而且Sn沉积层可为金属或金属合金表面提供优异的耐腐蚀性。因此，Sn或富Sn沉积层广泛用在电器设备或电子元件(例如半导体元件)的制造中。通常，将Sn或富Sn材料沉积在电子元件和衬底(例如电子元件母板)的电接头零件(例如引线)上，以便保持良好的可焊性和互连。
但是，众所周知，Sn对晶须生长敏感。这种晶须生长主要由金属间化合物(IMC)如Cu6Sn5在Sn的晶粒边界中的生长引起。
图1A为从现有技术中的Sn沉积层获取的切口微观结构照片。如图1A所示，Sn沉积层20被沉积在衬底10上。在Sn沉积层20中，在Sn晶粒40和衬底10之间的边界中形成金属间化合物30。图1B为如图1A所示照片的示意图。金属间化合物30的生长将引起体积变化并因此在Sn沉积层20中引入应力。除此以外，金属间化合物30的不规则生长还在Sn沉积层20中引起局部应力。这种压应力又导致晶须生长。晶须的存在和生长将负面影响电子元件的电学性能，因为如果晶须生长到足够的长度，则在电子元件的端子之间产生低的阻抗，或甚至引起电子元件或电气设备的电路短路和故障。尤其是随着集成电路封装中电子元件的密度不断增加，衬底中不同端子之间的距离和线路的间隔正变得越来越窄，晶须对电子元件电学性能的负面影响正变得更明显。
为了抑制晶须的存在或生长，现有技术中采用的另一措施是在衬底和Sn沉积层之间增加阻挡层，如镍层。但是，该措施使电子元件的制造工艺更复杂并增加了它的成本。在用于防止或抑制晶须生长的另一种技术中，对电子元件进行热处理。利用这项技术，Sn沉积层和衬底之间边界中的金属间化合物将在较高温度下类似于体积扩散生长，从而晶须生长得到很大抑制。但是，这种技术的工艺也是复杂的，而且热处理有时会给电子元件带来负面影响。此外，有些电子元件不适于进行这种热处理。
因此，需要提供一种Sn沉积的方法，其能防止或至少延缓Sn沉积层中的晶须生长。
发明目的和概述
本发明的一个目的是提供一种在电接头零件上具有富Sn沉积层的电子元件，其具有稳定的电学性质和低的制造成本。
本发明的另一个目的是提供一种镀敷如上所述的电子元件以便在电接头零件上形成富Sn沉积层的方法，该方法具有制造工艺简单、可靠性高和成本低的优点。
为达到本发明的目的，提供在电接头零件上具有富Sn沉积层的电子元件，其中富Sn沉积层为由尺寸在垂直于沉积表面的方向上比在平行于沉积表面的方向上小的晶粒构成的细粒状富Sn沉积层。
因此，在本发明的解决方案中可看出，细粒状富Sn沉积层被直接沉积在电子元件电接头零件上(从而不需要增加阻挡层或进行随后的热处理)，并控制细粒状富Sn沉积层中的晶粒按如上所述的特定方式分布。按照这种方法，控制沉积层中的晶粒以所需方式排列以防止晶须，并因此优化了金属间化合物的形貌，从而通过简单的方法完全实现了有效防止或延缓晶须生长的目的。
优选地，垂直于沉积表面的方向上的晶粒尺寸不超过2μm。
优选地，晶粒在平行于沉积表面的方向上基本呈现相同的取向。
优选地，晶粒在形状上是不规则的。
优选地，富Sn沉积层的厚度为至少2μm。
优选地，可在富Sn沉积层上形成一个附加沉积层或多个附加沉积层。
优选地，附加沉积层和富Sn沉积层具有不同的晶粒结构。
优选地，电接头零件由铜或铜合金制成。例如，零件可为铜或铜合金涂层。
根据本发明的另一方面，提供一种制造如上所述的电子元件的富Sn沉积层的方法。具体地说，本发明提供一种镀敷电子元件以便在电接头零件上形成富Sn沉积层的方法，该方法包括步骤：调整包括启动剂(starter additive)和光亮剂的镀锡溶液的组成；使电子元件通过镀锡溶液，以便在电接头零件上形成富Sn沉积层，其中富Sn沉积层为由尺寸在垂直于沉积表面的方向上比在平行于沉积表面的方向上小的晶粒构成的细粒状富Sn沉积层。
因此，可看出，通过加入一定量的有机添加剂(至少包括一些启动剂和光亮剂)并合理地控制镀敷过程中的不同参数，本发明的新方法可通过简单、可靠和节约成本的方式有效地形成富Sn沉积层。
优选地，启动剂包括非离子润湿剂的水溶液，光亮剂选自乙氧基化萘酚磺酸、α-萘酚或α-萘酚磺酸。
优选地，启动剂的浓度基本在40-100g/l的范围内，光亮剂的数量基本在3-9ml/l的范围内。
优选地，光亮剂的溶剂包括异丙基乙二醇。
优选地，镀锡溶液为甲基磺酸基镀锡溶液。
优选地，该方法还包括控制镀敷条件的步骤，镀敷条件包括基本在25-30ASD范围内的电流密度和基本在18-45℃范围内的电解槽温度。或者，镀敷条件包括基本在5-25ASD范围内的电流密度和基本在18-35℃范围内的电解槽温度。除此以外，还包括控制镀敷时间使得细粒状富Sn沉积层的厚度为至少2μm的步骤。
优选地，该方法还包括在细粒状富Sn沉积层上形成常规富Sn沉积层的步骤。
附图简述
从结合附图和各种实施方案进行的以下详细描述中将能更清楚本发明的上述和其它目的、特征和优点。在图中：
图1A和1B显示了从现有技术的Sn沉积层获取的切口微观结构的照片和示意图；
图2显示了在根据本发明一种实施方案的镀敷过程中使用的自动条带镀敷作业线的示意图；
图3显示了规则改性雾锡(规则MMT)、不规则改性雾锡(不规则MMT)和规则雾锡(规则MT)中切口的表面形貌和形态；
图4A-9B显示了根据本发明的几种实施方案和对比实施例在HTH(高温度和湿度)晶须试验后晶粒结构的照片和示意图；
图10A和10B显示了本发明一种优选实施方案中“半体积扩散”IMC的照片和示意图；
图11A和11B显示了本发明另一种优选实施方案中“半体积扩散”IMC的照片和示意图。
在图中，相同的标记代表相同、类似或相应的特征或功能。
发明详述
为了简明，下文中将通过镀敷雾锡沉积层的例子详细描述本发明的方法和产品。但是，这不意味着对本发明申请的任何限制。对于本领域技术人员来说，能容易地理解本发明不仅可用在雾锡沉积层中，而且可用在其它富Sn沉积层中，如SnCu、SnBi、SnAg沉积层中。
本发明的优选和对比实施例通过自动条带镀敷作业线或常规Hull电池来制备。自动条带镀敷作业线可在市场上得到，其结构的示意图显示在图2中。
具体地说，图2显示了根据本发明一种实施方案的镀敷过程中使用的自动条带镀敷作业线200的示意图。
自动条带镀敷作业线200包括槽11-15、用于将交流电转变成直流电并输送它到每个槽的整流器21-25、电解槽51、52和用于传送衬底的钢带4。自动条带镀敷作业线200还包括用于从底部喷射镀敷溶液的一些喷嘴31-35。
根据本发明，在充满镀敷溶液的槽中，金属锡用作阳极，要被镀敷的产品用作阴极。根据典型的例子，要被镀敷的产品为SDIP(收缩双列直插式组件)64/24，SDIP64/24的引线框(L/F)为合金194(一种铜L/F，包括2.4％的Fe、0.03％的P、0.1％的Zn，余量为Cu)。两个电极分别电连接到直流电源的相应负极和正极上。
镀敷溶液可为能从市场上得到的甲基磺酸基镀锡溶液，其包括数量为40g/l的甲基磺酸锡和数量为150g/l的甲基磺酸，并加入浓度为40-100g/l(优选40g/l)的一些启动剂和用量为3-9ml/l(优选4ml/l)的一些光亮剂。启动剂可使用非离子润湿剂的水溶液，光亮剂可选自乙氧基化萘酚磺酸、α-萘酚或α-萘酚磺酸，溶剂可为异丙基乙二醇基溶剂或本领域已知的其它合适溶剂。当然，根据特定或实际需要，可向镀敷溶液中加入一些其它添加剂或组合物，本文不再详细描述，因为它们是本领域的常规知识。
镀敷条件的可控制因素或参数列举如下：
带速：4.0-8.0m/min；
喷嘴流速：0.5-7m3/小时/槽；
镀敷时间：10-100s
当然，可根据不同的镀敷产品(如不同的镀敷区域)来调整这些因素或参数。
表1：镀敷条件优化
镀敷条件    电解槽温度
   35-45℃     18-35℃
加入启动剂和光亮剂 电流密度：25-30ASD     B1     B2
电流密度：5-25ASD     A     B2
没有启动剂和光亮剂 电流密度：25ASD     C     C
电流密度：15ASD     C     C
注：ASD：安培/平方分米
A：规则改性雾锡
B1：具有高电解槽温度的不规则改性雾锡
B2：具有低电解槽温度的不规则改性雾锡
C：规则雾锡
从表1中可看出，通过调整镀敷条件，可得到如图3所示的具有三种不同类型晶粒结构的Sn沉积层。具体地说，图3显示了具有三种不同晶粒结构即规则改性雾锡(规则MMT)A、不规则改性雾锡(不规则MMT)B和规则雾锡(规则MT)C的切口(通过聚焦离子束技术形成)的表面形貌和形态。如图3所示，规则改性雾锡A和规则雾锡C通常具有类似的晶粒结构，即柱形晶粒结构，其在垂直于沉积表面的方向上比在其它方向上具有大得多的尺寸。相反，不规则改性雾锡B具有另一类晶粒结构(称为非柱形晶粒结构)，其与如上所述的柱形晶粒结构完全不同。从结合图3所示的下文描述中可知，规则改性雾锡A和规则雾锡C都是垂直于衬底的晶粒占主导，并可观察到晶须生长，而不管晶粒尺寸。另一方面，不规则改性雾锡B是平行于衬底的晶粒占主导，在这种情况下，由于铜原子主要沿晶粒边界从衬底扩散到沉积层，并且不规则改性雾锡B中的大多数晶粒边界平行于衬底，因此金属间化合物将类似于半体积扩散方式生长，从而抑制了金属间化合物的楔型生长。
从表1和图3可知，通过适当调整镀敷条件，可得到具有不同类型晶粒结构的Sn沉积层。从图4A-图11B中明显看出，在本发明的不规则改性雾锡B的晶粒结构中，垂直于沉积表面的方向(即方向Z)上的晶粒的尺寸比平行于沉积表面的方向(即方向X或Y)上的小得多，这将在下文中详细描述。
已证实，在如上所述镀敷条件下，如果镀液中没有启动剂和光亮剂，则只能得到规则雾锡C。在镀液中加入启动剂和光亮剂并且电流密度较低和电解槽温度较高的情况下，可得到规则改性雾锡A。在镀液中加入启动剂和光亮剂并且电流密度较高的情况下，可得到不规则改性雾锡B1(当电解槽温度较高时)和B2(当电解槽温度较低时)。
通过控制镀敷条件，以便形成三种不同的晶粒结构，并限制沉积层的总厚度在2-10μm的范围内，制备在SDIP64/24上具有Sn沉积层的例子C1-C34(见表2)和在SDIP32上具有Sn沉积层的例子R1-R11(见表3)。
图4A-9A分别显示了例子C28、C33、C21、C15、C1和C32中晶粒结构的照片，图4B-9B显示了对应于图4A-9A的示意图。在这些图中，标记50代表衬底(例如Cu L/F)，标记60代表沉积层，标记70代表Sn晶粒，标记80代表金属间化合物。
将由这些例子得到的样品放在55℃、85％RH(高温度和湿度，HTH试验)的环境中2000小时(见表2)，并在室温下放置15个月(见表3)，进行HTH晶须试验，以便比较晶须生长的行为和分析晶粒结构和镀敷条件对晶须生长的影响。
表2：晶须HTH试验结果
(样品规格：C1-C22，C29-C34和M1-M6 64个引线×12个产品＝768个引线，C23-C28：24个引线×12个产品＝288个引线，镀敷面积：13.39mm2/个引线)
实施例     底层     顶层(第二层) 总厚度   晶须(最大)
    厚度s     结构e   厚度s     结构e
    C1     2μm     B1I   4μm     AI   6μm    无
    C2     2μm     B2   4μm     A   6μm    无
    C3     2μm     B1   8μm     A   10μm    无
    C4     2μm     B2   8μm     A   10μm    无
    C5     4μm     B1   2μm     A   6μm    无
    C6     4μm     B2   2μm     A   6μm    无
    C7     4μm     B1   6μm     A   10μm    无
    C8     4μm     B2   6μm     A   10μm    无
    C9     2μm     B1   6μm     CI   8μm    无
    C10     2μm     B2   6μm     C   8μm    无
    C11     4μm     B1   3μm     C   7μm    无
    C12     4μm     B2   3μm     C   7μm    无
    C13     2μm     B1   3μm     C   5μm    无
    C14     4μm     B1   4μm    无
    C15     2μm     B2   3μm     C   5μm    无
    C16     4μm     B2   4μm    无
    C17     2μm     B1   2μm    无
    C18     2μm     B2   2μm    无
    C19     4μm     B1   6μm     C   10μm    无
    C20     4μm     B2   6μm     C   10μm    无
    C21     6μm     C   6μm    30μmII
    C22     10μm     C   10μm    23μm
    C23     2μm     B2   4μm     A   6μm    无
    C24     4μm     B2   2μm     A   6μm     无
    C25     2μm     B2   8μm     A   10μm     无
    C26     2μm     B2   8μm     A   10μm     无
    C27     2μm     B2   2μm     无
    C28     4μm     B2   4μm     无
    C29     2μm     A   3μm     C   5μm     38μmHillock
    C30     4μm     A   3μm     C   7μm     26μmHillock
    C31     2μm     A   6μm     C   8μm     24μmHillock
    C32     4μm     A   6μm     C   10μm     21μmHillock
    C33     2μm     A   2μm     55μm
    C34     4μm     A   4μm     41μm
    M1     4μm     C’I   4μm     43.5μm
    M2     7.5μm     C’   7.5μm     39μm
    M3     10μm     C’   10μm     44μm
    M4     4.4μm     C’   2.85μm     A   7.25μm     18μm
    M5     3.5μm     B2   4.4μm     C   7.9μm     无
    M6     3.5μm     B2   3.5μm     无
注：I)结构类型A和B通过自动条带镀敷作业线产生，结构类型C通过薄膜电池产生，结构类型C’通过条带镀敷作业线产生
II)最大晶须长度
表3：室温下的晶须试验结果
(样品规格：32个引线×12个产品＝384个引线，镀敷面积：13.39mm2/个引线)
实施例          底层          顶层(第二层) 总厚度 晶须(最大)
厚度 结构 厚度 结构
    R1   10μm     AI   10μm   590μm
    R2   5.9μm     A   5.9μm   752μm
    R3   2.1μm     A   2.1μm   1050μm
    R4   10μm     C’I   10μm   221μm
    R5   6μm     C’   6μm   382μm
    R6   10.7μm     B2I   10.7μm   无
R7 7.5μm B1 2.3μm A 9.8μm 无
    R8   6.0μm     B1   6.0μm   无
    R9   3.0μm     B1   3.0μm     C’   6.0μm   无
    R10   3.5μm     B1   3.5μm   无
    R11   3.0μm     B2   3.0μm   无
注：I)结构类型A和B通过自动条带镀敷作业线产生，结构类型C’通过条带镀敷作业线产生
通过参考附图分析这些实施例，可得出以下结论：
晶须存在
如表2的实施例C1-C20所示，如果底层的晶粒结构表现出不规则结构类型B(不规则改性雾锡B)，则在HTH试验中直到2000小时都没有晶须生长。相反，如表2的实施例C21-C22、C29-C34、M1-M4和表3的对比实施例R1-R5所示，如果底层的晶粒结构表现出规则结构形状，即规则雾锡C或规则改性雾锡A，则在所有情况下都出现晶须。
因此，如图4A-9B所示，由于选择了相同的底结构B，因此最终产品中不存在晶须，即使在HTH晶须试验后。相反，在选择了底结构C或A的实施例C21和C33中，观察到晶须。
从实施例C28、C15和C1还得知，如图4A、4B、7A、7B、8A和8B所示，在本发明的解决方案中，细粒状沉积层被直接沉积在衬底上，细粒状沉积层中的晶粒被形成为特定的结构类型，即这些晶粒在垂直于沉积表面的方向上具有比在平行于沉积表面的方向上小(优选小得多)的尺寸。在这种条件下，Sn和衬底之间的金属间化合物将沿晶粒边界生长，它们比在常规沉积中更紧地靠在一起，并均匀地分布在沉积层(例如Sn层)上，导致金属间化合物的更侧向生长，产生更好的应力分布，并因此没有晶须生长。
从在图10A、10B、11A和11B中最好地显示的本发明两个优选实施方案可清楚看到这种金属间化合物的生长。具体地说，与在较高温度下出现的“体积扩散”相比，本发明中金属间化合物以类似于“半体积扩散”的方式生长。相反，如图1A、1B、5A、5B、6A、6B、9A和9B所示，现有技术中的常规Sn沉积层具有柱形晶粒结构，这允许金属间化合物(例如Cu6Sn5)沿晶粒边界在垂直方向上的楔型生长，并因此导致晶须生长。
此外，本发明中发现，垂直于沉积表面的方向上的晶粒尺寸优选不超过2μm。更优选垂直于沉积表面的方向(即方向Z)上的晶粒尺寸为0.05-2μm，平行于沉积表面的方向(即方向X或Y)上的晶粒尺寸为0.2-10μm。例如，当方向X或Y上的尺寸为2μm或以上时，方向Z上的尺寸优选设为约1μm；当方向X或Y上的尺寸为0.2μm或以上时，方向Z上的尺寸优选设为约0.05μm。除此以外，优选方向X和Y上的尺寸是不同的，例如X＝0.5μm，Y＝0.2μm。此外，优选沉积层中的所有晶粒趋于排列在平行于沉积面的相同取向上，从而能更有效地抑制晶须生长。
沉积层的厚度
沉积层的总厚度在本领域中是众所周知的。在C1-C20的例子中，总厚度设定为2-10μm。
从如表2所示的实施例C1-C20和C23-C28可看出，当底层中表现出相同底结构类型B(即不规则改性雾锡B)时，在HTH晶须试验中直到2000小时都没有晶须生长，不管顶层的厚度和结构如何，即使底层只有2μm厚度。结论是明显的，即如果底层以不会引起晶须生长的IMC自体积扩散为主导，则晶须将得到抑制，与顶层的厚度和结构无关。
底层上不规则(非柱形)晶粒结构的厚度
比较底层上不规则晶粒结构的厚度-2μm和4μm，较薄的与较厚的具有相同的效果。在这种评价中，2μm厚度足以延缓晶须生长。
镀敷条件
从表1中可看出，可在较高的电解槽温度和较低的电解槽温度下得到不规则(非柱形)晶粒结构。也就是说，电解槽温度不是本发明的关键要素。
参考图11A和11B，如果需要(例如为了得到优异的表面粗糙度)，可在本发明的细粒状富Sn沉积层上增加一个或多个附加的富Sn沉积层。附加的富Sn沉积层可通过本领域中众所周知的任何合适技术来形成。
总之，在本发明的解决方案中，具有特定不规则晶粒结构的细粒状富Sn沉积层被直接沉积在衬底上，从而金属间化合物被诱导以类似于半体积扩散的方式生长，因此有效抑制了晶须生长。此外，在沉积层由两个层即顶层和底层构成的情况下，如果底层以不会引起晶须生长的IMC自体积扩散为主导，则晶须将得到抑制，与顶层的厚度和结构无关。除此以外，可认为IMC的自体积扩散比镀敷厚度对晶须生长有更大的影响。已证实，本发明的细粒状Sn沉积层中的金属间化合物在任何情况下都以类似于半体积扩散的方式生长，与存放温度无关。
显然，本发明不限制于应用到SDIP64/32/24上。而是还可应用到集成电路封装和分立元件(例如晶体管/二极管和片状电阻器/电容器的无源部件)的引线、接线盒、衬底(印刷电路板或带)或本领域已知的任何其它电子部件上。优选地，本发明应用于需要富Sn沉积层和对晶须问题敏感的铜基材料上。
尽管本文参考附图详细描述了本发明的具体实施方案，但应认识到，这些实施方案仅仅用于说明目的，本发明不限制于这些具体的实施方案。事实上，只要不脱离本发明的范围或精神，本领域的技术人员可进行各种变化和改变。
权利要求书(按照条约第19条的修改)
1.一种在电接头零件上具有富Sn沉积层的电子元件，其中富Sn沉积层为由尺寸在垂直于沉积表面的方向上比在平行于沉积表面的方向上小的晶粒构成的细粒状富Sn沉积层。
2.根据权利要求1的电子元件，其中垂直于沉积表面的方向上的晶粒尺寸不超过2μm。
3.根据权利要求1或2的电子元件，其中晶粒在平行于沉积表面的方向上基本呈现相同的取向。
4.根据权利要求1或2的电子元件，其中晶粒在形状上是不规则的。
5.根据权利要求1或2的电子元件，其中富Sn沉积层的厚度为至少2μm。
6.根据权利要求1的电子元件，其中在富Sn沉积层上形成附加沉积层。
7.根据权利要求5的电子元件，其中附加沉积层和富Sn沉积层具有不同的晶粒结构。
8.根据权利要求1的电子元件，其中电接头零件由铜或铜合金制成。
9.一种镀敷电子元件以便在电接头零件上形成富Sn沉积层的方法，该方法包括步骤：
调整镀锡溶液的组成使其包括启动剂和光亮剂；
使电子元件通过镀锡溶液，以便在电接头零件上形成富Sn沉积层，其中富Sn沉积层为由尺寸在垂直于沉积表面的方向上比在平行于沉积表面的方向上小的晶粒构成的细粒状富Sn沉积层。
10.根据权利要求9的镀敷电子元件的方法，其中启动剂包括非离子润湿剂的水溶液。
11.根据权利要求9或10的镀敷电子元件的方法，其中光亮剂选自乙氧基化萘酚磺酸、α-萘酚或α-萘酚磺酸。
12.根据权利要求10的镀敷电子元件的方法，其中启动剂的浓度基本在40-100g/l的范围内，光亮剂的数量基本在3-9ml/l的范围内。
13.根据权利要求9的镀敷电子元件的方法，其中镀锡溶液为甲基磺酸基镀锡溶液。
14.根据权利要求9或11的镀敷电子元件的方法，其中光亮剂的溶剂包括异丙基乙二醇。
15.根据权利要求9的镀敷电子元件的方法，还包括控制镀敷条件的步骤。
16.根据权利要求15的镀敷电子元件的方法，其中镀敷条件包括基本在25-30ASD范围内的电流密度和和基本在18-45℃范围内的电解槽温度。
17.根据权利要求15的镀敷电子元件的方法，其中镀敷条件包括基本在5-25ASD范围内的电流密度和和基本在18-35℃范围内的电解槽温度。
18.根据权利要求15的镀敷电子元件的方法，还包括控制镀敷时间使得细粒状富Sn沉积层的厚度为至少2μm的步骤。
19.根据权利要求9的镀敷电子元件的方法，还包括在细粒状富Sn沉积层上形成常规富Sn沉积层的步骤。

Claims (19)

1.一种在电接头零件上具有富Sn沉积层的电子元件，其中富Sn沉积层为由尺寸在垂直于沉积表面的方向上比在平行于沉积表面的方向上小的晶粒构成的细粒状富Sn沉积层。
2.根据权利要求1的电子元件，其中垂直于沉积表面的方向上的晶粒尺寸不超过2μm。
3.根据权利要求1或2的电子元件，其中晶粒在平行于沉积表面的方向上基本呈现相同的取向。
4.根据权利要求1或2的电子元件，其中晶粒在形状上是不规则的。
5.根据权利要求1或2的电子元件，其中富Sn沉积层的厚度为至少2μm。
6.根据权利要求1的电子元件，其中可在富Sn沉积层上形成附加沉积层。
7.根据权利要求5的电子元件，其中附加沉积层和富Sn沉积层具有不同的晶粒结构。
8.根据权利要求1的电子元件，其中电接头零件由铜或铜合金制成。
9.一种镀敷电子元件以便在电接头零件上形成富Sn沉积层的方法，该方法包括步骤：
调整包括启动剂和光亮剂的镀锡溶液的组成；
使电子元件通过镀锡溶液，以便在电接头零件上形成富Sn沉积层，其中富Sn沉积层为由尺寸在垂直于沉积表面的方向上比在平行于沉积表面的方向上小的晶粒构成的细粒状富Sn沉积层。
10.根据权利要求9的镀敷电子元件的方法，其中启动剂包括非离子润湿剂的水溶液。
11.根据权利要求9或10的镀敷电子元件的方法，其中光亮剂选自乙氧基化萘酚磺酸、α-萘酚或α-萘酚磺酸。
12.根据权利要求10的镀敷电子元件的方法，其中启动剂的浓度基本在40-100g/l的范围内，光亮剂的数量基本在3-9ml/l的范围内。
13.根据权利要求9的镀敷电子元件的方法，其中镀锡溶液为甲基磺酸基镀锡溶液。
14.根据权利要求9或11的镀敷电子元件的方法，其中光亮剂的溶剂包括异丙基乙二醇。
15.根据权利要求9的镀敷电子元件的方法，还包括控制镀敷条件的步骤。
16.根据权利要求15的镀敷电子元件的方法，其中镀敷条件包括基本在25-30ASD范围内的电流密度和和基本在18-45℃范围内的电解槽温度。
17.根据权利要求15的镀敷电子元件的方法，其中镀敷条件包括基本在5-25ASD范围内的电流密度和和基本在18-35℃范围内的电解槽温度。
18.根据权利要求15的镀敷电子元件的方法，还包括控制镀敷时间使得细粒状富Sn沉积层的厚度为至少2μm的步骤。
19.根据权利要求9的镀敷电子元件的方法，还包括在细粒状富Sn沉积层上形成常规富Sn沉积层的步骤。
CN200580023063.8A 2004-07-07 2005-07-04 具有富锡沉积层的电子元件和沉积它的方法 Pending CN1997775A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200410063715.8A CN1718867A (zh) 2004-07-07 2004-07-07 电子元件及其电镀方法
CN200410063715.8 2004-07-07
PCT/IB2005/052208 WO2006006114A1 (en) 2004-07-07 2005-07-04 Electronic component having tin rich deposit layer and the process for depositing the same

Publications (1)

Publication Number Publication Date
CN1997775A true CN1997775A (zh) 2007-07-11

Family

ID=34972812

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200410063715.8A Pending CN1718867A (zh) 2004-07-07 2004-07-07 电子元件及其电镀方法
CN200580023063.8A Pending CN1997775A (zh) 2004-07-07 2005-07-04 具有富锡沉积层的电子元件和沉积它的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200410063715.8A Pending CN1718867A (zh) 2004-07-07 2004-07-07 电子元件及其电镀方法

Country Status (6)

Country Link
US (1) US8603643B2 (zh)
EP (1) EP1774065A1 (zh)
JP (1) JP2008506038A (zh)
CN (2) CN1718867A (zh)
TW (1) TW200702501A (zh)
WO (1) WO2006006114A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008019468A (ja) * 2006-07-12 2008-01-31 C Uyemura & Co Ltd 錫めっき皮膜
US8492674B2 (en) * 2007-08-10 2013-07-23 Quantum Global Technologies, Llc Methods and apparatus for ex situ seasoning of electronic device manufacturing process components
US8211752B2 (en) * 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
CN102046854B (zh) * 2008-05-30 2013-09-25 Jx日矿日石金属株式会社 Sn或Sn合金镀敷被膜、具有该被膜的复合材料、以及复合材料的制备方法
DE102012204241B4 (de) * 2012-03-16 2015-11-12 Bühler Motor GmbH Leiterplattenanordnung
CN102773576A (zh) * 2012-06-30 2012-11-14 惠州市奥罗拉科技有限公司 一种端子类镀锡品锡须消减工艺
DE102013212069A1 (de) * 2013-06-25 2015-01-08 Robert Bosch Gmbh Zinnbeschichtung, zugehöriges Kontaktelement und Verfahren zum Aufbringen einer Zinnbeschichtung
CN103526238A (zh) * 2013-09-29 2014-01-22 东台市东环电工机械有限公司 提高接线头c型连接器电连接性能的方法
EP3456871B1 (en) * 2016-05-10 2023-03-15 Mitsubishi Materials Corporation Tinned copper terminal material, terminal, and electrical wire end part structure
CN112342584A (zh) * 2020-09-29 2021-02-09 扬州市景杨表面工程有限公司 一种心脏起搏器电容器件无磁化铜锡电镀工艺
CN112317972B (zh) * 2020-09-30 2021-07-20 厦门大学 一种单向性耐高温焊接接头的低温快速制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9026747D0 (en) * 1990-12-08 1991-01-30 Yorkshire Chemicals Plc Electrolyte compositions
BR9107026A (pt) * 1991-05-08 1994-04-19 Tom Ao Zakrytogo N Proizv Processo de secagem de um revestimento de polimero protetor em uma superficie de um artigo, a partir de uma solucao e dispositivo para preparacao do mesmo
JP4897187B2 (ja) 2002-03-05 2012-03-14 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． スズメッキ方法
US6860981B2 (en) * 2002-04-30 2005-03-01 Technic, Inc. Minimizing whisker growth in tin electrodeposits

Also Published As

Publication number Publication date
US20080038574A1 (en) 2008-02-14
JP2008506038A (ja) 2008-02-28
TW200702501A (en) 2007-01-16
WO2006006114A1 (en) 2006-01-19
EP1774065A1 (en) 2007-04-18
CN1718867A (zh) 2006-01-11
US8603643B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
CN1997775A (zh) 具有富锡沉积层的电子元件和沉积它的方法
US6860981B2 (en) Minimizing whisker growth in tin electrodeposits
US20070007144A1 (en) Tin electrodeposits having properties or characteristics that minimize tin whisker growth
EP1257004B1 (en) Metal article with multilayer coating
TWI313506B (en) Plating film and forming method thereof
US20020187364A1 (en) Tin plating
US20030025182A1 (en) Metal article coated with tin or tin alloy under tensile stress to inhibit whisker growth
US20080261071A1 (en) Preserving Solderability and Inhibiting Whisker Growth in Tin Surfaces of Electronic Components
KR20070028265A (ko) 금속 이중층과 방법
US20180053714A1 (en) Multi-layer electrical contact element
Jensen et al. Electrochemical deposition of buried contacts in high-efficiency crystalline silicon photovoltaic cells
EP3312308A1 (en) Nickel plating solution
KR20200007672A (ko) 도전성 범프, 및 무전해 Pt 도금욕
JP2006508252A (ja) 電気めっきを行う間の表面酸化の低減
US20050269673A1 (en) Pure copper-coated copper foil and method of producing the same, and TAB tape and method of producing the same
US6533849B1 (en) Electroless gold plated electronic components and method of producing the same
US20230407508A1 (en) Tin-silver plating solution and method for forming tin-silver solder bump by using same
KR20200143864A (ko) 단일 도금액을 이용한 니켈-주석 이종 박막 전기 도금 방법
KR20220069808A (ko) 주석-은 도금액 및 이를 이용한 주석-은 솔더범프의 형성방법
US20060240276A1 (en) Underlayer for reducing surface oxidation of plated deposits
KR100637870B1 (ko) 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법
EP1162289A1 (en) Palladium electroplating bath and process for electroplating
JP2013008829A (ja) Ｓｎ−Ａｇ系合金はんだバンプの形成方法
Nawafune BASIS OF PLATING
PLATING Plating Lead-Free Soldering in Electronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090206

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20090206

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070711