CN1983230A - 串行周边接口装置 - Google Patents

串行周边接口装置 Download PDF

Info

Publication number
CN1983230A
CN1983230A CNA2006101633327A CN200610163332A CN1983230A CN 1983230 A CN1983230 A CN 1983230A CN A2006101633327 A CNA2006101633327 A CN A2006101633327A CN 200610163332 A CN200610163332 A CN 200610163332A CN 1983230 A CN1983230 A CN 1983230A
Authority
CN
China
Prior art keywords
pin position
peripheral interface
interface device
data
serial clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101633327A
Other languages
English (en)
Other versions
CN100492334C (zh
Inventor
温志强
曾宝庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Jie FA Technology Co., Ltd.
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1983230A publication Critical patent/CN1983230A/zh
Application granted granted Critical
Publication of CN100492334C publication Critical patent/CN100492334C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Abstract

本发明为串行周边接口装置(serial peripheral interface device；SPI device)，该串行周边接口装置包括一串行时钟脚位、一芯片选择脚位、一数据输入脚位、以及一数据输出脚位，该串行时钟脚位从一主装置(master device)传送一串行时钟至一从装置(slave device)，该芯片选择脚位决定该主装置是否已选择该从装置，该数据输入脚位将指令、地址、要写入的数据、虚拟输入(dummy input)或者前述的组合从主装置传送至从装置，该数据输出脚位将数据自该从装置传送至主装置，该串行周边接口装置可作为主装置或从装置，当数据输出脚位将数据自该从装置传送至主装置时，数据输出脚位、串行时钟脚位与芯片选择脚位之外的脚位可作为另一数据输出脚位。

Description

串行周边接口装置
技术领域
本发明是有关于一种串行周边接口装置(serial peripheral interface device；SPIdevice)，特别是有关于一种具有较高存取频宽的串行周边接口装置。
背景技术
现有的许多数字系统使用不具速度要求的周边，串行总线可以减少脚位数，并以较低成本减少集成电路的封装尺寸。因此，由于串行周边接口装置(serialperipheral interface device；SPI device)在印刷电路板中有较低的布局复杂度且芯片大小受限于焊垫数目，其逐渐被广泛应用于不同的数字系统中。然而，串行周边接口装置的数据总线频宽只有1个位，限制了数字系统的存取频宽。
图1为一传统的串行周边接口装置系统的示意图，该串行周边接口装置系统包括一主装置101与一从装置101’，其各包括一串行时钟脚位103/103’、一芯片选择脚位105/105’、一数据输入脚位107/107’、一数据输出脚位109/109’、一暂停脚位111/111’以及一写入保护脚位113/113’，主装置101与从装置101’之间的信号传输为单向的。图2A、图2B显示图1所示的传统串行周边接口装置系统的各信号波形，当主装置101自该从装置101’读取数据时，该芯片选择脚位105/105’为低准位状态，在快速读取指令下，序列指令(8位)、地址(24位)与虚拟字节(dummy byte)(8位)通过该数据输入脚位107/107’而从主装置101串行地传送至从装置101’，在从装置101’自主装置101接收到该序列指令、地址与虚拟字节后，一对应于该序列指令的响应会序列地通过该数据输出脚位109/109’回馈至主装置101，当该数据输出脚位109/109’自从装置101’传送数据到主装置101时，该数据输入脚位107/107’不会传送任何有意义的数据。在传统的串行周边接口装置系统中，所有的信号都是单向性地传送与接收，在图2A与图2B中，第1个字节是在第47个周期完成回馈，并需要8个时钟周期才能接收一个字节的数据，传统的串行周边接口装置系统的性能因此受到影响。
发明内容
本发明的目的在于提供一串行周边接口装置，其目的为不需增加多余的脚位便可提高数据的传输速度，进而提升本发明的串行周边接口装置系统的性能，为了实现上述发明目的，本发明提供了一串行周边接口装置(serial peripheralinterface device；SPI device)包括一串行时钟脚位、一芯片选择脚位、一数据输入脚位、以及一数据输出脚位，该串行时钟脚位从一主装置(master device)传送一串行时钟至一从装置(slave device)，该芯片选择脚位决定该主装置是否已选择该从装置，该数据输入脚位将指令、地址、要写入的数据、虚拟输入(dummy input)或者前述的组合从主装置传送至从装置，该数据输出脚位将数据自该从装置传送至主装置，该串行周边接口装置可作为主装置或从装置，当数据输出脚位将数据自该从装置传送至主装置时，数据输出脚位、串行时钟脚位与芯片选择脚位之外的脚位可作为另一数据输出脚位。
本发明的目的在于提供一串行周边接口装置，其目的为不需增加多余的脚位便可提高数据的传输速度，进而提升本发明的串行周边接口装置系统的性能，为了实现上述发明目的，本发明另提供了一串行周边接口装置(serial peripheralinterface device；SPI device)包括一串行时钟脚位、一芯片选择脚位、一数据输入脚位、以及一数据输出脚位，该串行时钟脚位从一主装置(master device)传送一串行时钟至一从装置(slave device)，该芯片选择脚位决定该主装置是否已选择该从装置，该数据输入脚位将指令、地址、要写入的数据、虚拟输入(dummy input)或者前述的组合从主装置传送至从装置，该数据输出脚位将数据自该从装置传送至主装置，该串行周边接口装置可作为主装置或从装置，数据输入脚位、串行时钟脚位与芯片选择脚位之外的脚位可作为用来输入地址、数据、虚拟输入或前述的组合的另一数据输入脚位。
本发明的目的在于提供一串行周边接口装置，其目的为不需增加多余的脚位便可提高数据的传输速度，进而提升本发明的串行周边接口装置系统的性能，为了实现上述发明目的，本发明又提供了一串行周边接口装置(serial peripheralinterface device；SPI device)包括一串行时钟脚位、一芯片选择脚位以及一数据输入/输出脚位，该串行时钟脚位从一主装置(master device)传送一串行时钟至一从装置(slave device)，该芯片选择脚位决定该主装置是否已选择该从装置，该数据输入/输出脚位将指令、地址、要写入的数据、虚拟输入(dummy input)或者前述的组合从主装置传送至从装置，并将数据自该从装置传送至主装置，该串行周边接口装置可作为主装置或从装置。
相较于传统的串行周边接口装置，本发明的串行周边接口装置在进行数据输入/输出时，将数据输入/输出脚位、串行时钟脚位与芯片选择脚位之外的脚位作为另一数据输入/输出脚位，不需增加多余的脚位便可提高数据的传输速度，进而提升本发明的串行周边接口装置系统的性能。
附图说明
图1为包括一主装置与一从装置的传统的串行周边接口装置系统的示意图。
图2A与图2B显示图1所示的传统串行周边接口装置系统的各信号波形。
图3为依据本发明一实施例的包括一主装置与一从装置的串行周边接口装置系统的示意图。
图4A与图4B显示图3所示的串行周边接口装置系统的各信号波形。
图5为依据本发明另一实施例的包括一主装置与一从装置的串行周边接口装置系统的示意图。
附图标号：
101、301、501～主装置；
101’、301’、501’～从装置；
103/103’、303/303’、503/503’～串行时钟脚位；
105/105’、305/305’、505/505’～芯片选择脚位；
107/107’、307/307’～数据输入脚位；
109/109’、309/309’～数据输出脚位；
111/111’、311/311’、509/509’～暂停脚位；
113/113’、313/313’、511/511’～写入保护脚位；
507/507’～数据输入/输出脚位。
具体实施方式
图3为依据本发明一实施例的包括一主装置301与一从装置301’的串行周边接口装置系统的示意图。主装置301将指令传送至从装置301’。该串行周边接口装置系统中的主装置301与从装置301’各包括一串行时钟脚位303/303’、一芯片选择脚位305/305’、一数据输入脚位307/307’、一数据输出脚位309/309’、一暂停脚位311/311’以及一写入保护脚位313/313’，除了暂停脚位311/311’上的信号之外，该主装置301与从装置301’之间的所有信号都是单向的。该串行时钟脚位303/303’从一主装置301传送一串行时钟至一从装置301’，该芯片选择脚位305/305’传送一芯片选择信号CS以决定该主装置301是否已选择该从装置301’，该数据输入脚位307/307’将输入信息从主装置301传送至从装置301’，该输入信息包括指令、地址、要写入的数据、虚拟输入(dummy input)或者前述的组合，该数据输出脚位309/309’将输出信息自该从装置301’传送至主装置301，该暂停脚位311/311’可在没有对该从装置301’取消选择(deselect)下暂停与该从装置301’之间的传输，该写入保护脚位313/313’可防止保护该从装置301’被写入(program)或抹除(erase)。本说明书所指的脚位可以为数据传输用的端点，而不限于实体的脚位。
图4A与图4B显示图3所示的串行周边接口装置系统的各信号波形。当主装置301自该从装置301’读取数据时，该芯片选择脚位305/305’为低准位状态，该数据输入脚位307/307’将一序列指令(8位)自主装置301传送至从装置301’，如图4A与图4B所示，当该从装置301’自主装置301接收到一特殊指令(如：快速读取双输入输出指令(BBh))时，暂停脚位311/311’会作为另一数据输入脚位，以传输地址与虚拟输入。快速读取双输入输出指令(BBh)致能该暂停脚位311/311’，使其可将输出信息自该从装置301’传送至主装置301。该数据输入脚位307/307’与该暂停脚位311/311’将地址(24位)同时传送到从装置301’，之后，虚拟字节(8位)也通过该数据输入脚位307/307’与该暂停脚位311/311’被传送到从装置301’，于是，只需要16个时钟周期便可完成地址与虚拟字节的传输。此外，依据本发明的实施例的串行周边接口装置系统与传统的串行周边接口装置系统的另一差异在于当虚拟字节被传送到从装置301’之后，该暂停脚位311/311’可作为另一数据输出脚位，从装置301’可同时通过该数据输出脚位309/309’与该暂停脚位311/311’输出数据，于是，数据传输的速度增为两倍，主装置301在第27个周期便可接收到第一个完整的数据字节，并只需要4个时钟周期便可读取到一个字节的数据，使得串行周边接口装置可不需增加多余的脚位，便将其性能提升。
在说明书中，暂停脚位311/311’因为很少被使用，因此可作为传输地址与数据的另一信道，然而本发明的范围不限于此。依据本发明上述实施例的串行周边接口装置系统中，数据输出脚位、串行时钟脚位与芯片选择脚位之外的脚位可作为另一数据输出脚位，将输出数据自该从装置301’传送至主装置301；此外，数据输入脚位、串行时钟脚位与芯片选择脚位之外的脚位可作为另一数据输入脚位，将输入数据自该主装置301传送至从装置301’。
图5为依据本发明另一实施例的包括一主装置501与一从装置501’的串行周边接口装置系统的示意图。该串行周边接口装置系统中的主装置501与从装置501’各包括一串行时钟脚位503/503’、一芯片选择脚位505/505’、一数据输入/输出脚位507/507’、一暂停脚位509/509’以及一写入保护脚位511/511’，除了数据输入/输出脚位507/507’上的信号之外，该主装置501与从装置501’之间的所有信号都是单向的。该串行时钟脚位503/503’与该芯片选择脚位505/505’的功能与前一实施例中相同名称的脚位的功能相同，当该芯片选择脚位505/505’选择该从装置501’时，该数据输入/输出脚位507/507’将输入信息从主装置501传送至从装置501’，该输入信息包括指令、地址、要写入的数据、虚拟输入(dummy input)或者前述的组合，此外，当该从装置501’接收到指令后，该输入/输出脚位507/507’会将对应的输出信息自该从装置501’传送到主装置501，该暂停脚位509/509’可在没有对该从装置501’取消选择(deselect)的情况下暂停与该从装置501’之间的传输，该写入保护脚位511/511’可防止该从装置501’被写入(program)或抹除(erase)。
虽然本发明已以较佳实施例说明如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视的权利要求所界定者为准。

Claims (12)

1.一种串行周边接口装置，该串行周边接口装置包括：
一串行时钟脚位，一串行时钟经由该串行时钟脚位从一主装置传送至一从装置；
一芯片选择脚位，传输一芯片选择信号，并依此决定是否所述的主装置有选择所述的从装置；
一数据输入脚位，输入信息经由该数据输入脚位从所述的主装置传送至所述的从装置；以及
一数据输出脚位，输出信息经由该数据输出脚位从所述的从装置传送至所述的主装置；
其中，所述的串行周边接口装置可作为所述的主装置或所述的从装置，当所述的数据输出脚位将所述的输出信息从该从装置传送至该主装置时，该数据输出脚位、所述的串行时钟脚位与所述的芯片选择脚位之外的脚位可作为另一数据输出脚位。
2.如权利要求1所述的串行周边接口装置，其中所述的数据输入脚位可动态地作为所述的另一数据输出脚位。
3.如权利要求1所述的串行周边接口装置，还包括一暂停脚位以及一写入保护脚位，该暂停脚位可在没有对所述的从装置取消选择时暂停与该从装置之间的传输，而该写入保护脚位可防止该从装置被写入或抹除。
4.如权利要求3所述的串行周边接口装置，其中所述的暂停脚位可动态地作为所述的另一数据输出脚位。
5.如权利要求3所述的串行周边接口装置，其中所述的写入保护脚位可动态地作为所述的另一数据输出脚位。
6.一种串行周边接口装置，该串行周边接口装置包括：
一串行时钟脚位，一串行时钟经由该串行时钟脚位从一主装置传送至一从装置；
一芯片选择脚位，传输一芯片选择信号，并依此决定是否所述的主装置有选择所述的从装置；
一数据输入脚位，输入信息经由所述的数据输入脚位从所述的主装置传送至所述的从装置；以及
一数据输出脚位，输出信息经由所述的数据输出脚位从所述的从装置传送至所述的主装置；
其中，所述的串行周边接口装置可作为所述的主装置或所述的从装置，所述的数据输入脚位、所述的串行时钟脚位与所述的芯片选择脚位之外的脚位可作为用来输入地址、数据、虚拟输入或前述的组合的数据输入脚位。
7.如权利要求6所述的串行周边接口装置，其中所述的数据输出脚位可动态地作为所述的另一数据输入脚位。
8.如权利要求6所述的串行周边接口装置，还包括一暂停脚位以及一写入保护脚位，所述的暂停脚位可在没有对所述的从装置取消选择时暂停与该从装置之间的传输，而该写入保护脚位可防止该从装置被写入或抹除。
9.如权利要求8所述的串行周边接口装置，其中所述的暂停脚位可动态地作为所述的另一数据输入脚位。
10.如权利要求8所述的串行周边接口装置，其中所述的写入保护脚位可动态地作为所述的另一数据输入脚位。
11.一种串行周边接口装置，该串行周边接口装置包括：
一串行时钟脚位，一串行时钟经由该串行时钟脚位从一主装置传送至一从装置；
一芯片选择脚位，传输一芯片选择信号，并依此决定是否所述的主装置有选择所述的从装置；以及
一数据输入/输出脚位，输入/输出信息经由该数据输入/输出脚位在所述的主装置与所述的从装置之间传输；
其中，所述的串行周边接口装置可作为所述的主装置或所述的从装置。
12.如权利要求11所述的串行周边接口装置，还包括一暂停脚位以及一写入保护脚位，该暂停脚位可在没有对所述的从装置取消选择时暂停与该从装置之间的传输，而该写入保护脚位可防止该从装置被写入或抹除。
CNB2006101633327A 2005-12-14 2006-12-01 串行周边接口装置 Expired - Fee Related CN100492334C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/300,224 US20070136502A1 (en) 2005-12-14 2005-12-14 SPI device
US11/300,224 2005-12-14

Publications (2)

Publication Number Publication Date
CN1983230A true CN1983230A (zh) 2007-06-20
CN100492334C CN100492334C (zh) 2009-05-27

Family

ID=38140828

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101633327A Expired - Fee Related CN100492334C (zh) 2005-12-14 2006-12-01 串行周边接口装置

Country Status (3)

Country Link
US (1) US20070136502A1 (zh)
CN (1) CN100492334C (zh)
TW (1) TWI326826B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101324873B (zh) * 2008-07-08 2010-04-21 锐迪科微电子（上海）有限公司 兼容型非标准位宽串行周边接口及接口间的数据传输方法
CN113590520A (zh) * 2021-06-15 2021-11-02 珠海一微半导体股份有限公司 Spi系统自动写入数据的控制方法及spi系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7568060B2 (en) * 2005-12-15 2009-07-28 International Business Machines Corporation Method and system for interfacing components of a computing system with a pair of unidirectional, point-to-point buses
TWI298502B (en) * 2006-05-11 2008-07-01 Amic Technology Corp Method and apparatus for increasing transmission efficiency of an electric device using a serial peripheral interface
US7788438B2 (en) 2006-10-13 2010-08-31 Macronix International Co., Ltd. Multi-input/output serial peripheral interface and method for data transmission
US7613049B2 (en) * 2007-01-08 2009-11-03 Macronix International Co., Ltd Method and system for a serial peripheral interface
CN101499046A (zh) * 2008-01-30 2009-08-05 鸿富锦精密工业（深圳）有限公司 Spi设备通信电路
TWI417728B (zh) * 2008-02-15 2013-12-01 Hon Hai Prec Ind Co Ltd 串列週邊介面設備通訊電路
TWI369610B (en) * 2008-04-25 2012-08-01 Novatek Microelectronics Corp Serial peripheral interface (spi) circuit and display using the same
KR101005933B1 (ko) 2008-12-29 2011-01-03 강릉원주대학교산학협력단 마스터와 슬레이브 간의 데이터 전송방법 및 장치
US8176209B2 (en) * 2009-11-05 2012-05-08 Electronics And Telecommunications Research Institute Data communication system
US9153533B2 (en) * 2013-03-13 2015-10-06 Invensas Corporation Microelectronic elements with master/slave configurability
CN104978294B (zh) * 2015-06-18 2018-11-16 珠海市杰理科技股份有限公司 串行外设接口的兼容设备、串行外设接口及主机设备
JP2017045405A (ja) * 2015-08-28 2017-03-02 株式会社東芝 メモリシステム
CN111522769B (zh) * 2020-03-26 2023-05-26 成都天箭科技股份有限公司 一种多线程spi通信数据传输方法
TWI722852B (zh) * 2020-03-30 2021-03-21 技嘉科技股份有限公司 固態硬碟以及啟動方法
TWI750980B (zh) * 2020-12-30 2021-12-21 新唐科技股份有限公司 串列週邊介面系統和其資料傳輸方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058732B1 (en) * 2001-02-06 2006-06-06 Cypress Semiconductor Corporation Method and apparatus for automatic detection of a serial peripheral interface (SPI) device memory size
US7082481B2 (en) * 2003-11-25 2006-07-25 Atmel Corporation Serial peripheral interface (SPI) apparatus with write buffer for improving data throughput
CN1320471C (zh) * 2004-11-30 2007-06-06 北京中星微电子有限公司 半双工串行通信总线外部设备接口
US7397717B2 (en) * 2005-05-26 2008-07-08 Macronix International Co., Ltd. Serial peripheral interface memory device with an accelerated parallel mode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101324873B (zh) * 2008-07-08 2010-04-21 锐迪科微电子（上海）有限公司 兼容型非标准位宽串行周边接口及接口间的数据传输方法
CN113590520A (zh) * 2021-06-15 2021-11-02 珠海一微半导体股份有限公司 Spi系统自动写入数据的控制方法及spi系统
CN113590520B (zh) * 2021-06-15 2024-05-03 珠海一微半导体股份有限公司 Spi系统自动写入数据的控制方法及spi系统

Also Published As

Publication number Publication date
TWI326826B (en) 2010-07-01
US20070136502A1 (en) 2007-06-14
CN100492334C (zh) 2009-05-27
TW200723006A (en) 2007-06-16

Similar Documents

Publication Publication Date Title
CN100492334C (zh) 串行周边接口装置
US9619175B2 (en) Embedded multimedia card (eMMC), host for controlling the eMMC, and methods of operating the eMMC and the host
US6928505B1 (en) USB device controller
US7890690B2 (en) System and method for dual-ported flash memory
US7003627B2 (en) Deferred tuple space programming of expansion modules
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
CN108268414B (zh) 基于spi模式的sd卡驱动器及其控制方法
US20040049617A1 (en) Method of firmware update by USB interface
JP2008521080A5 (zh)
US8788744B2 (en) Memory control device
CN116450552A (zh) 基于i2c总线异步批量读写寄存器的方法及系统
CN101788946B (zh) Cpld上连接有e2prom设备的固件烧结方法及装置
US9367488B1 (en) System on a chip (SoC) RHBD structured ASIC
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
CN101261611A (zh) 一种外围设备间的数据传输装置和传输方法
KR20210075878A (ko) I2c와의 하위 호환성을 촉진하는 i3c 허브
CN1879096A (zh) 从AMBAAHB总线协议到i960－like总线协议的总线接口转换装置
CN107608927B (zh) 一种支持全功能的lpc总线主机端口的设计方法
CN110750476B (zh) 一种spi总线与并行总线的桥接方法、设备、系统及介质
KR101028618B1 (ko) 메인 보드와 확장 보드간 ｓｐｉ 통신 시스템 및 방법
CN114690682A (zh) 串列周边接口spi系统和其数据传输方法
CN110164394B (zh) 时序控制器及时序控制板
CN101261585A (zh) 更新微控制器的韧体的方法及系统
US20050144331A1 (en) On-chip serialized peripheral bus system and operating method thereof
CN104598410B (zh) 一种免写驱动程序的计算机板卡及其开发方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LIANFABODONG SCIENCE + TECHNOLOGY (BEIJING) CO., L

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: Hsinchu Science Park, Taiwan, China

Co-patentee after: Science and Technology (Beijing) Co., Ltd. graduates jobs

Patentee after: MediaTek.Inc

Address before: Hsinchu Science Park, Taiwan, China

Patentee before: MediaTek.Inc

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160531

Address after: Hefei City, Anhui province 230000 Wangjiang Road No. 800 building 10 layer A3 Innovation Industrial Park

Patentee after: Smart technology (Hefei) Co., Ltd.

Address before: Hsinchu Science Park, Taiwan, China

Patentee before: MediaTek.Inc

Patentee before: Science and Technology (Beijing) Co., Ltd. graduates jobs

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Hefei City, Anhui province 230000 Wangjiang Road No. 800 building 10 layer A3 Innovation Industrial Park

Patentee after: Hefei Jie FA Technology Co., Ltd.

Address before: Hefei City, Anhui province 230000 Wangjiang Road No. 800 building 10 layer A3 Innovation Industrial Park

Patentee before: Smart technology (Hefei) Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20201201