CN1983119B - 具有动态功率消耗级别的数字电路及其方法 - Google Patents

具有动态功率消耗级别的数字电路及其方法 Download PDF

Info

Publication number
CN1983119B
CN1983119B CN2006101218771A CN200610121877A CN1983119B CN 1983119 B CN1983119 B CN 1983119B CN 2006101218771 A CN2006101218771 A CN 2006101218771A CN 200610121877 A CN200610121877 A CN 200610121877A CN 1983119 B CN1983119 B CN 1983119B
Authority
CN
China
Prior art keywords
circuit
logic block
digital logic
digital
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101218771A
Other languages
English (en)
Other versions
CN1983119A (zh
Inventor
卡纳克·B·阿加尔沃尔
达米尔·A·詹姆塞克
凯文·J·诺卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1983119A publication Critical patent/CN1983119A/zh
Application granted granted Critical
Publication of CN1983119B publication Critical patent/CN1983119B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

具有经由每个块可选择的运行电压电平进行动态功率和性能控制的数字电路允许运行功率针对处理需要的动态调整和/或对处理变化的补偿。提供具有可以从两个不同的电源电压电平选择电源电压的处理块组。通过选择每个块的电源电压来获得满足运行需求的块的组合来设置整体电路的功率级别。另外，可以从由不同电源电压电平供电的冗余逻辑块对组中选择每个对中的一个电路来满足运行需求。可以通过禁止足装置或禁止未选择的块的输入处的过渡来禁止未选择的块。可以包括性能测量和反馈电路来调谐电路的功率消耗和性能级别来满足期望的水平。

Description

具有动态功率消耗级别的数字电路及其方法
技术领域
本发明通常涉及数字处理电路，特别地，本发明涉及具有用于控制运行功率级别的可选择的处理级的数字电路。
背景技术
在当今设计中，便携装置采用高程度能量管理，并且电池寿命是便携装置和系统的关键性能因素。经常，没有将资源利用到其极致，并且在资源需求低的间隔期间，可以将性能折衷(trade off)以进行节能，而不损害(compromise)计算或其它结果。
在数字处理电路中，经由功率/性能折衷的能量利用控制已经广为人知。通常，改变互补金属氧化物半导体(CMOS)和其它类似技术的运行电压电平来控制数字电路的功率消耗。电源电压的降低降低了功率消耗，因此降低诸如最大运行频率和噪声容限之类的性能控制因素。
在处理系统中，在动态电压缩放(DVS)功率管理中采用以上技术。这种系统要求复杂的电压调节器来确保在运行电源电压范围上以及在动态控制条件下提供良好的电源完整性。还必须将数字电路本身设计来在动态控制的电源电压范围上运行，这引入了在任何给定的电压电平下产生小于理想的操作和限制可以使用的技术类型的折衷方案。
此外，DVS具有高程度(high level)的过渡延迟和过渡能量，这限制了可以将电源电压改变来进行有效运行的速率。过渡能量是在改变到新运行电压中所浪费的能量，而过渡延迟是当进行过渡时所招致的处理延迟。最后，DVS是应用在整个处理器或其它大规模逻辑电路的系统级方法。可以通过能够考虑系统中哪个单元具有高处理资源需求和哪个单元具有低处理资源需求的更精细控制来提供更高的节能效果。
另一现有的功率管理方法是簇电压缩放(CVS)。然而，CVS不是可以使功率消耗与资源需求相适应的动态技术，而是在设计时分配不同的电压，将较高的电源电压分配到要求较高性能的电路，而将较低的电源电压分配到较不重要的电路。
因此，期望提供这样一种数字电路和动态功率管理模式，在其中可以动态地控制功率消耗级别，而不要求复杂的电源，提供来用于更广泛的技术领域，并且允许具有较低过渡开销的更有效的设计。
发明内容
在方法和设备中提供了上述的目标以及其它目标。该设备是数字电路，而该方法是运行该数字电路的运行方法。
根据本发明的一个方面，提供一种具有动态可控制功率消耗级别的数字电路，包括：多个互连的数字逻辑块；第一电源分布总线，用于提供第一电源电压；第二电源分布总线，用于提供具有幅度低于所述第一电源电压的幅度的第二电源电压；多个选择器，其具有至少一个对应于所述多个数字逻辑块中的每一个的开关电路；和具有耦合到每个所述开关电路的输出的控制电路，用于通过设置所述多个选择器的状态来设置所述动态可控制功率消耗级别，其中所述多个数字逻辑块包括数字逻辑块的多个冗余对，每个对之一连接到所述第一电源分布总线，而另一个连接到所述第二电源分布总线，并且所述多个选择器包括对应于每个冗余对的选择器，用于在所述冗余对的第一和第二个的输出之间进行选择，其中所述控制电路通过从每个所述的冗余对选择一个激活的数字逻辑块来设置激活的数字逻辑块的组合，以调节功率消耗的所述动态可选择级。
根据本发明的另一方面，提供一种在包括多个互连的数字逻辑块的数字电路中动态地控制功率消耗的方法，所述方法包括：接收功率消耗控制值；和按照所述功率消耗控制值将所述数字电路中的所述数字逻辑块组的运行电源电压电平设置为至少两个不同的电压电平，其中通过仅从数字逻辑块的至少两个冗余数字逻辑块中的每一个使能一个给定的逻辑块来执行所述设置，其中向所述至少两个冗余数字逻辑块的每一个提供所述不同的电压电平。
根据本发明的又一方面，提供一种具有动态可控制功率消耗级别的数字电路，包括：多个互连的数字逻辑块；第一电源分布总线，用于提供第一电源电压；第二电源分布总线，用于提供具有幅度低于所述第一电源电压的幅度的第二电源电压；多个选择器，其具有至少一个对应于所述多个数字逻辑块中的每一个的开关电路；和性能测量电路，用于确定所述数字电路的运行性能级别；和控制电路，其输出耦合到每个所述开关电路，且其输入耦合到所述性能测量电路的输出，所述控制电路用于通过遵循所述运行性能级别设置所述多个选择器的状态来设置所述动态可控制功率消耗级别，其中所述多个数字逻辑块包括数字逻辑块的多个冗余对，每个对之一连接到所述第一电源分布总线，而另一个连接到所述第二电源分布总线，并且所述多个选择器包括对应于每个冗余对的选择器，用于在所述冗余对的第一和第二个的输出之间进行选择，其中所述控制电路通过从每个所述的冗余对选择一个激活的数字逻辑块来设置激活的数字逻辑块的组合，以调节功率消耗的所述动态可选择级。
从至少两个不同的电源电压电平运行多个数字逻辑块。按照功率消耗/性能控制值来选择块/电压电平的组合。可以通过接收至少两个不同的电源电压电平的开关组并按照控制值来设置开关来向数字逻辑块组供电。另外，可以提供两个或更多数字逻辑块的冗余组，从两个或更多不同的电源电压电平为其供电，并且按照控制值通过从每个冗余组中选择特定块的输出来选择运行块组。可以通过禁止未选择的块的足(foot)装置或通过禁止未选择的块的输入处的过渡来禁止未选择的块。
可以包括性能测量电路，其测量数字电路的性能并经由反馈来调节控制值来满足期望的性能级别。可以将反馈用于补偿引起功率消耗和/或降低的运行频率的上升的处理变化。性能测量电路可以是将数字逻辑块之一的输出与期望的频率值进行比较，并且增加用于在功率消耗级别中向上调节控制值的测量计数器直到满足期望的频率标准为止的频率比较器。
如附图所示，从本发明具体的优选实施例的描述中本发明的以上和其它目标、特征和优点将变得更加清楚。
附图说明
在所附权利要求中提出了本发明新颖的特征。然而当结合附图阅读时，通过参照下面示例性实施例的详细描述，将很好地理解本发明本身以及所使用的优选方案、进一步的目标及其优点，其中相同的附图标记指示相同的组成部分，和：
图1是根据本发明实施例的数字逻辑电路的简单示意图。
图2是根据本发明另一实施例的数字逻辑电路的简单示意图。
图3是根据本发明另一实施例的数字逻辑电路的方框图。
具体实施方式
现在参照附图，特别参照图1，该图描述了根据本发明实施例的数字逻辑电路的简单示意图。以级联方式布置多个数字逻辑块10A-10D。数字逻辑块10A-10D接收一个或多个逻辑输入并提供一个或多个逻辑输出，并且表示一般数字电路架构，级联配置仅仅是该架构的实例。可以将本发明应用到任意架构和较大数字电路中的逻辑分部，诸如处理器中的功能单元。向数字逻辑块10A-10D提供独立可选择的电源电压电平，将其图示为两个电平VDDH和VDDL，但是可以采用多于两个的电源电压电平。
晶体管P1A-1D和P2A-2D控制被提供到每个数字逻辑块10A-10D的电源电压电平，并且控制逻辑12产生用于从每个块的晶体管P1A-1D或P2A-2D的每一组中使能一个晶体管的单独补偿输出，使得二进制值C3C2C1C0可以针对图1的电路潜在地设置16个离散和可用的功率消耗/性能级别。然而，由于电源电压电平从高到低变化通常不需要电平变换，所以为了避免对电平变换器14的需要，可以设计电路使得仅实现5个功率模式。在这种方案中，从较高电源电压电平VDDH运行数字逻辑块之一之前的所有数字逻辑块10A-10D(或从VDDH运行所有的块)。(当最后的块在VDDL上运行时)通常仅在电路的输出处要求电平恢复，并且可能功率模式从运行在VDDL的所有块、或运行在VDDH的块的初始串和运行在VDDL的剩余部分，最终到运行在VDDH的所有块渐变(progress)，这表示功率消耗从低到高的渐变。
然而，如果没有按照从高到低的电源方案，则通常使用电平变换器14。可以以如示例性详细描述的电平变换器14A所示的方式可选地实现电平变换器14，详细描述的电平变换器14包括响应于从比电平变换器的输出馈送的块更高的电源电压电平正在操作的输入的指示来旁路电平转换块7的旁路选择器6。在电平变换器14A中，通过逻辑AND门5的输出来提供该指示，该逻辑AND门5比较用于选择前一和后一数字逻辑块10A和10D的电源电压电平的控制信号。当不需要电平变化时旁路选择器6消除由于电平变换产生的延迟。当没有旁路电平变换器14时，将通常会有性能损失，但是这种损失在没有旁路电平变换器14的较低性能模式中是更可以容忍的。
如果包括电平变换器，或者在输出摆动中逻辑可以忍受小差异，则通常可以分配逻辑块10A-10D的相对功率消耗级别，使得被提供到数字逻辑块10A-10D之一的电压中的变化具有对整个电路的功率消耗的最大影响(例如在功率消耗中全部有效的变化中的一半)。可以以全部变化的十六分之一来分配最小的变化，使得如果其它加权是全部可能的功率变化的四分之一和八分之一，则可以实现实质上的线性功率控制。然而，线性控制通常不是要求，并且由数字逻辑块10A-10D表示的电路划分的大小的特定缩放可以由实际考虑(诸如分为功能单元)或由编程所期望的功率消耗和性能级别的解析度(resolution)和特定的步骤来规定。例如，性能可以与功率消耗是非线性的，并且可以通过将多少个门或门组划分到每个块来缩放数字逻辑块10A-10D中的功率消耗变化，从而设置性能中的线性台阶(step)。
如上所述，如果电源电压电平变化与数字信号摆动相比是很小的，则甚至在逻辑从较低电源电压电平到较高的电平时，在块之间也可以不需要电平变换器14。然而，当从低提供块到高提供块时，通常折衷最佳高速性能，并且在第二块中增加了由于输入高电压电平和供电电平之间的差产生的导电泄露(conduction leakage)，因此对于每个模式的最高性能来说，高-到-低电压强制方案或插入可以被旁路的电平转换器14A是最好的。大约0.8V的摆动通常足够高来运行从1.0V电源提供的逻辑，因此如果可以容忍较低的性能和较高的漏电，则在电源电压中的变化较小时可以不需要电平变换器14。
现在参照图2，显示了根据本发明另一实施例的数字逻辑电路的简单示意图。在所描述的电路中，与图1的电路中将提供到数字逻辑块的电压改变不同，提供了数字逻辑块20A、20AA；20B、20BB和20C、20CC的冗余对。从较高电压电源分布总线VDDH供电数字逻辑块20A-20D，同时从较低电源电压分布总线VDDL供电数字逻辑块20AA-20CC。通过如图1的电路中的控制逻辑12来再次进行功率消耗的选择，通常将路径中的较早的块选择为高电压块。然而，控制逻辑12通过控制选择器16并通过截止用于为要被禁止的特定块提供返回路径的足装置N1A-N1C或N2A-N2C之一禁止每个数字逻辑块对20A、20AA；20B、20BB和20C、20CC之一，以控制通过图2的数字电路的信号路径。还(或者)可以包括逻辑AND门22或另外的旁路门或晶体管来禁止被禁用的逻辑块中的功率消耗和由于输出处漏电以及在特定技术中的电容性加载产生的损失。与图1的电路相同，可以包括电平变换器14。
虽然由于冗余逻辑在实现中需要更大的芯片面积，但是图2的电路具有某些优点，其中可以优化每组逻辑块20A到20C和20AA到20CC来在特定的电压电平VDDL和VDDH上运行，而必须将图1的数字逻辑块10A-10D设计为在两个电压电平上运行。
因此，在上述两个实施例中，本发明提供用于在数字电路中的子电路集合间布置不同的电源电压电平，由此响应于功率/性能控制值来提供对功率消耗和性能的调节。与DVS系统相比过渡能量和延时非常低，其中改变了整个电源分配线(rail)。按照期望的功率利用或能量/功率有效性(诸如在电池运行的装置中)可以做出功率消耗的调节，和/或按照检测到的资源要求来做出功率消耗的调节，诸如在资源需求不高时期望降低功率消耗的所谓“绿色”系统。
现在参照图3，显示了根据本发明另一实施例的数字逻辑电路的方框图。所述电路是使性能级别与按照所测量到的性能值的电路的功率消耗相适应的测量电路。可以是图1的电路(每块选择的电源电压)或图2的电路(从冗余对选择块)的形式的数字逻辑电路30处理输入并产生由频率比较器34接收的至少一个输出。通常频率比较器34可以测量来自数字逻辑电路30的任何可使用的输出的输出频率，但是在大多数情况下通过数字逻辑电路30的特定时钟测试路径将提供最快以及最一致的测量输入。
频率比较器34将数字逻辑电路30的所测量到的输出的频率与参考频率RefFreq相比较，并且启动通过逻辑AND门AND0的时钟输入CLK，该AND门增加如图1和图2的电路所示的、用于提供一系列控制位的控制逻辑32中的计数器36，以设置功率消耗/性能级别。直到数字逻辑电路30的测量输出的输出频率到达由参考频率RefFreq设置的期望频率，计数器36的增加计数通过改变解码器38的输出将逻辑电路30的增加部分(但不需是更多的“块”，这是因为如上所述它们通常在尺寸上不一致)切换到更高电压的电源来增加功率消耗和逻辑电路30的性能。
图3的电路表示可以使数字电路的运行适应处理变化来获得各部分之间的类似性能的电路，用于校正过量的能量消耗和/或过低的性能。
虽然已经特地参照其优选实施例显示并描述了本发明，但是本领域技术人员应该理解，在不背离本发明的宗旨和范围的情况下可以对其做出上述和其它修改和得出其细节。

Claims (17)

1.一种具有动态可控制功率消耗级别的数字电路，包括：
多个互连的数字逻辑块；
第一电源分布总线，用于提供第一电源电压；
第二电源分布总线，用于提供具有幅度低于所述第一电源电压的幅度的第二电源电压；
多个选择器，其具有至少一个对应于所述多个数字逻辑块中的每一个的开关电路；和
具有耦合到每个所述开关电路的输出的控制电路，用于通过设置所述多个选择器的状态来设置所述动态可控制功率消耗级别，
其中所述多个数字逻辑块包括数字逻辑块的多个冗余对，每个对之一连接到所述第一电源分布总线，而另一个连接到所述第二电源分布总线，并且所述多个选择器包括对应于每个冗余对的选择器，用于在所述冗余对的第一和第二个的输出之间进行选择，其中所述控制电路通过从每个所述的冗余对选择一个激活的数字逻辑块来设置激活的数字逻辑块的组合，以调节功率消耗的所述动态可选择级。
2.如权利要求1所述的数字电路，其中所述多个选择器包括：
每一个连接到所述第一电源分布总线和所述对应的数字逻辑块的第一开关电路组，用于将所述第一电源电压提供到所述数字逻辑块；和
每一个连接到所述第二电源分布总线和所述对应的数字逻辑块的第二开关电路组，用于将所述第二电源电压提供到所述数字逻辑块，和其中所述控制电路通过为每个所述的数字逻辑块设置控制值的组合来从用于每个所述数字逻辑块的所述第一和所述第二开关电路组之一中使能对应的开关，以调节所述功率消耗的动态可选择级，由此在所述多个数字逻辑块间施加的电源电压的组合确定所述功率消耗级别。
3.如权利要求1所述的数字电路，其中所述多个数字逻辑块中的每一个包括耦合到所述控制电路的足装置，并且所述控制电路去激活用于由所述多个选择器未选择的数字逻辑块的所有足装置。
4.如权利要求1所述的数字电路，其中所述多个数字逻辑块中的每一个包括输入禁止电路，用于禁止在由多个选择器未选择的每个所述数字逻辑块的输入处的过渡。
5.如权利要求1所述的数字电路，其中所述多个数字逻辑块实现级联的数字电路，其中所述控制电路在所述级联的数字电路中设置每一级的运行电源电平，并且所述控制电路将较前级的所述运行电源电平设置为高于后级的运行电源电平。
6.如权利要求1所述的数字电路，还包括：
性能测量电路，用于确定所述数字电路的运行性能级别；和
耦合到所述控制电路的反馈电路，用于按照所测量到的性能级别来设置所述动态可控制功率消耗级别。
7.如权利要求6所述的数字电路，其中所述反馈电路设置所述动态可控制功率消耗级别，使得由于处理变化而使所述数字电路在性能上与期望的性能发生的偏差得到补偿。
8.如权利要求6所述的数字电路，其中所述性能测量电路包括频率比较器，用于将给定的所述数字逻辑块之一的输出与期望的频率相比较，并且所述反馈电路包括计数器，用于计数测量周期的数量，对于该周期所述给定数字逻辑块的所述输出小于所述期望的频率，并且所述计数器的输出耦合到所述控制电路，用于向上调节所述功率消耗级别直到所述比较器指示所述给定的数字逻辑块的所述输出已经满足或超出所述期望的频率为止。
9.如权利要求1所述的数字电路，还包括在所述多个数字逻辑块之间插入的多个电平变换器，由此补偿所述数字逻辑块之间的电源电压的差。
10.一种在包括多个互连的数字逻辑块的数字电路中动态地控制功率消耗的方法，所述方法包括：
接收功率消耗控制值；和
按照所述功率消耗控制值将所述数字电路中的所述数字逻辑块组的运行电源电压电平设置为至少两个不同的电压电平，
其中通过仅从数字逻辑块的至少两个冗余数字逻辑块中的每一个使能一个给定的逻辑块来执行所述设置，其中向所述至少两个冗余数字逻辑块的每一个提供所述不同的电压电平。
11.如权利要求10所述的方法，其中通过导通所述给定逻辑块的足装置来执行所述使能，并且按照所述控制值禁止其它所述冗余数字逻辑块的其它足装置。
12.如权利要求10所述的方法，其中通过使能所述给定逻辑块的输入处的信号过渡来执行所述使能，并且通过按照所述控制值屏蔽其它逻辑块的输入处的信号过渡来禁止其它所述冗余数字逻辑块。
13.如权利要求10所述的方法，还包括：
测量所述数字逻辑块组的性能级别；和
按照所述测量到的性能级别调节所述控制值。
14.如权利要求13所述的方法，其中所述测量用于测量由于处理变化而在性能上与期望的性能的偏差，并且所述调节补偿所述处理变化。
15.如权利要求13所述的方法，其中所述测量包括将所述数字逻辑块组中的给定的一个的输出处的运行频率与期望的频率进行比较，并且所述调节包括计数测量周期的数量，在该周期所述给定数字逻辑块的所述输出小于所述期望的频率，并且向上调节所述功率消耗级别直到所述比较指示所述给定数字逻辑块的所述输出已经满足或超出所述期望的频率为止。
16.一种具有动态可控制功率消耗级别的数字电路，包括：
多个互连的数字逻辑块；
第一电源分布总线，用于提供第一电源电压；
第二电源分布总线，用于提供具有幅度低于所述第一电源电压的幅度的第二电源电压；
多个选择器，其具有至少一个对应于所述多个数字逻辑块中的每一个的开关电路；和
性能测量电路，用于确定所述数字电路的运行性能级别；和
控制电路，其输出耦合到每个所述开关电路，且其输入耦合到所述性能测量电路的输出，所述控制电路用于通过遵循所述运行性能级别设置所述多个选择器的状态来设置所述动态可控制功率消耗级别，
其中所述多个数字逻辑块包括数字逻辑块的多个冗余对，每个对之一连接到所述第一电源分布总线，而另一个连接到所述第二电源分布总线，并且所述多个选择器包括对应于每个冗余对的选择器，用于在所述冗余对的第一和第二个的输出之间进行选择，其中所述控制电路通过从每个所述的冗余对选择一个激活的数字逻辑块来设置激活的数字逻辑块的组合，以调节功率消耗的所述动态可选择级。
17.如权利要求16所述的数字电路，其中所述性能测量电路测量所述数字电路由于处理变化而与期望的性能的偏差，并且所述控制电路设置所述动态可控制功率消耗级别，以便补偿所述偏差。
CN2006101218771A 2005-12-13 2006-08-25 具有动态功率消耗级别的数字电路及其方法 Expired - Fee Related CN1983119B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/301,728 US7564259B2 (en) 2005-12-13 2005-12-13 Digital circuit with dynamic power and performance control via per-block selectable operating voltage
US11/301,728 2005-12-13

Publications (2)

Publication Number Publication Date
CN1983119A CN1983119A (zh) 2007-06-20
CN1983119B true CN1983119B (zh) 2010-11-03

Family

ID=38165697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101218771A Expired - Fee Related CN1983119B (zh) 2005-12-13 2006-08-25 具有动态功率消耗级别的数字电路及其方法

Country Status (2)

Country Link
US (1) US7564259B2 (zh)
CN (1) CN1983119B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070266263A1 (en) * 2006-05-11 2007-11-15 Silicon Integrated Systems Corp. Speed adjustment system and method for performing the same
US7562245B1 (en) * 2006-06-09 2009-07-14 Vivante Corporation Single chip 3D and 2D graphics processor with embedded memory and multiple levels of power controls
US20080211568A1 (en) * 2007-03-01 2008-09-04 Infineon Technologies Ag MuGFET POWER SWITCH
US7667497B2 (en) * 2007-10-30 2010-02-23 President And Fellows Of Harvard College Process variation tolerant circuit with voltage interpolation and variable latency
US7733720B2 (en) * 2007-11-16 2010-06-08 International Business Machines Corporation Method and system for determining element voltage selection control values for a storage device
US7551508B2 (en) * 2007-11-16 2009-06-23 International Business Machines Corporation Energy efficient storage device using per-element selectable power supply voltages
US9824773B1 (en) * 2008-05-29 2017-11-21 Microsemi Storage Solutions, Inc. Apparatus and method to adjust power and performance of integrated circuits
ES2830123T3 (es) 2009-03-30 2021-06-03 Qualcomm Inc Escalado de tensión adaptativo
US20100312934A1 (en) * 2009-06-05 2010-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Multi-Protocol Bus Communications
US8661274B2 (en) * 2009-07-02 2014-02-25 Qualcomm Incorporated Temperature compensating adaptive voltage scalers (AVSs), systems, and methods
GB2472050B (en) * 2009-07-22 2013-06-19 Wolfson Microelectronics Plc Power management apparatus and methods
JP5466485B2 (ja) * 2009-11-12 2014-04-09 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
CN102959861A (zh) * 2010-06-28 2013-03-06 松下电器产业株式会社 基准频率生成电路、半导体集成电路及电子设备
US9299395B2 (en) 2012-03-26 2016-03-29 Intel Corporation Methods and systems to selectively boost an operating voltage of, and controls to an 8T bit-cell array and/or other logic blocks
EP2779456B1 (en) 2013-03-15 2018-08-29 Dialog Semiconductor B.V. Method for reducing overdrive need in mos switching and logic circuit
US10033388B1 (en) * 2017-03-21 2018-07-24 Xilinx, Inc. Circuit for and method of enabling the selection of a circuit
US11424621B2 (en) 2020-01-28 2022-08-23 Qualcomm Incorporated Configurable redundant systems for safety critical applications

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580930B1 (en) * 1999-04-15 2003-06-17 Ericsson, Inc. Signal detector selector and method for selecting a detector
US6810216B1 (en) * 1999-07-02 2004-10-26 Nokia Corporation Fast infrared transceiver with reduced power consumption
US7279927B2 (en) * 2004-02-06 2007-10-09 Agere Systems Inc. Integrated circuit with multiple power domains
US7266707B2 (en) * 2004-09-16 2007-09-04 International Business Machines Corporation Dynamic leakage control circuit

Also Published As

Publication number Publication date
US20070200593A1 (en) 2007-08-30
US7564259B2 (en) 2009-07-21
CN1983119A (zh) 2007-06-20

Similar Documents

Publication Publication Date Title
CN1983119B (zh) 具有动态功率消耗级别的数字电路及其方法
CN106873696B (zh) 一种自适应快速电源电压调节系统
US7930577B2 (en) Closed-loop control for performance tuning
CN102130492B (zh) 电源选择装置和方法
US7205805B1 (en) Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error
CA2614125C (en) Systems and methods for minimizing static leakage of an integrated circuit
CN106357236B (zh) 变频张弛振荡器
JP6814205B2 (ja) プロセッサタイルのドループ検出及び制御
TWI474157B (zh) 用於動態改變對序列能源閘之控制的電路及方法
US20100066439A1 (en) Systems and methods for minimizing static leakage of an integrated circuit
US20110087900A1 (en) Dynamic table look-up based voltage regulator control
CN203588103U (zh) 电路装置
JP2018531469A6 (ja) プロセッサタイルのドループ検出及び制御
US20110133819A1 (en) Low power charge pump and method of operation
KR20100076504A (ko) 지연회로 및 가변지연회로
US6166562A (en) Semiconductor integrated circuit device
CN104076863A (zh) 一种时钟切换装置
US20080195878A1 (en) Control Scheme for Binary Control of a Performance Parameter
US6879185B2 (en) Low power clock distribution scheme
CN109088623A (zh) 一种适用于不同开关频率的高线性度混合数字脉宽调制器
US7898285B2 (en) Optimal local supply voltage determination circuit
CN104037940A (zh) 数字电源闸控的集成电路及方法
CN101483429A (zh) 一种0.5分频步长的多模可编程分频器
EP3186691B1 (en) System and method for control of multiple voltage regulators
US10826467B1 (en) High-accuracy dual-mode free running oscillator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20150825

EXPY Termination of patent right or utility model