CN1968020B - 用于稳定数字锁相环的传递函数的方法和设备 - Google Patents

用于稳定数字锁相环的传递函数的方法和设备 Download PDF

Info

Publication number
CN1968020B
CN1968020B CN2006101108930A CN200610110893A CN1968020B CN 1968020 B CN1968020 B CN 1968020B CN 2006101108930 A CN2006101108930 A CN 2006101108930A CN 200610110893 A CN200610110893 A CN 200610110893A CN 1968020 B CN1968020 B CN 1968020B
Authority
CN
China
Prior art keywords
phase
locked loop
signal
random
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101108930A
Other languages
English (en)
Other versions
CN1968020A (zh
Inventor
尼古拉·达·达尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1968020A publication Critical patent/CN1968020A/zh
Application granted granted Critical
Publication of CN1968020B publication Critical patent/CN1968020B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种用于稳定数字锁相环的传递函数的方法,所述传递函数依赖于由于干扰而随时间改变的锁相环的锁相环增益,所述方法具有以下方法步骤:-将具有预定方差的随机数字信号传回锁相环;-对锁相环的信号和传回的随机信号进行互相关,用于提供互相关函数;-借助于提供的互相关函数和传回的随机信号的预定方差,对传回的随机信号和锁相环的信号之间的脉冲响应进行估算;以及依赖于估算的脉冲响应来设置锁相环的传递函数。

Description

用于稳定数字锁相环的传递函数的方法和设备
技术领域
本发明涉及用于稳定数字锁相环的传递函数的方法和设备。
背景技术
图1示出为申请人在内部所知的数字锁相环PLL的示意性框图。数字锁相环PLL具有相位检测器BPD、环路滤波器LF、数字控制振荡器设备DCO以及分频器设备TV。
二元相位检测器(BPD)确定反馈时钟信号fc和参考时钟信号rc之间的数字二元相位差信号ε。二元相位检测器在环路滤波器LF的输入处提供数字相位差信号ε。环路滤波器LF依赖于提供的数字相位差信号ε产生振荡控制信号ω,借助于其可以控制数字控制振荡器设备(DCO)。为了产生振荡控制信号ω,环路滤波器LF具有第一环路滤波器路径LFP1和第二环路滤波器路径LFP2。第一环路滤波器路径LFP1被构造为用于放大所提供的数字相位差信号ε的比例路径。为了提供更高的增益,第二环路滤波器路径LFP2被构造为积分路径。
第一环路滤波器路径LFP1具有第一放大单元VE1和第一定时元件ZG1。第一放大单元VE1在其输入处接收数字相位差信号ε并把其放大增益系数β倍。放大了增益系数β倍的相位差信号ε被提供到第一定时元件ZG1,第一定时元件ZG1模拟基于硬件的等待时间并延迟放大的相位差信号ε。
第二环路滤波器路径LFP2具有积分单元IE、第二放大单元VE2以及第二定时元件ZG2。积分单元IE具有第一加法设备AV1,其对数字相位差信号ε和经由第三定时元件ZG3反馈的积分的相位差信号ψ做加法运算。借助于第二放大单元VE2把积分的相位差信号ψ放大第二环路滤波器路径LFP2的增益系数α倍。第二定时元件ZG2,类似于第一定时元件ZG1,模拟基于硬件的等待时间并延迟积分的相位差信号ψ。
另外,数字锁相环PLL具有第二加法设备AV2,其对第一环路滤波器路径LFP1和第二环路滤波器路径LFP2的输出信号做加法运算,用于形成振荡器控制信号ω。
振荡器设备DCO可以借助于振荡器控制信号ω而被控制,并依赖于接收的振荡器控制信号ω来输出数字输出时钟信号dco。
数字锁相环PLL还具有在振荡器设备DCO和相位检测器BPD之间的反馈支路。在所述反馈支路中,提供了分频器设备TV,其借助于分频系数N对振荡器设备DCO的输出时钟信号dco进行分频并在输出端提供反馈时钟信号fc。反馈时钟信号fc具有输出时钟信号dco的N倍的频率,其中N是分频器设备TV的分频系数。反馈时钟信号fc还用作环路滤波器LF的时钟。
图2示出依据图1的数字锁相环PLL的线性模型的图解表示。把相位检测器BPD看作是线性化的增益Kbpd,并由恒定增益KT来表征振荡器设备(DCO)。从作者为Y.Choi,D.K.Jeong和W.Kim发表于IEEETrans.on Circ.Syst.Part II,vol.50,2003年11月的文献“JitterTransfer Analysis of Tracked Oversampling Techniques forMultigigabit Clock and Data Recovery”中,已知相位检测器BPD的增益值Kbpd依赖于参考时钟信号rc的波动或抖动σtr。这导致了增益Kbpd和抖动σtr之间的以下关系:
K bpd = 2 ( 2 π σ tr ) - - - ( 1 )
由于图2的锁相环PLL的传递函数取决于相位检测器BPD的增益Kbpd,因此传递函数本身也依赖于抖动σtr。因而,诸如锁相环的带宽或信/噪比的系统特性依赖于参考时钟信号rc而改变。
因为参考时钟信号rc的统计特性是事前未知的,因此也不能事前消除由抖动σtr引起的干扰。
到目前为止,尝试解决参考时钟信号的抖动问题的某些方法和电路已经是已知的。例如,在作者为Y.Choi,D.K.Jeong和W.Kim发表于IEEE Trans.on Circ.Syst.Part II,vol.50,2003年11月的文献“Jitter Transfer Analysis of Tracked Oversampling Techniquesfor Multigigabit Clock and Data Recovery”中,描述了一种电路,其中增加了相位检测器BPD中的量化级的数量。当抖动足够大时可以使用这种方法。然而,如果抖动值很小,这种方法就减少到传统的一位相位检测器,使得根本不再可以解决这样的问题。另一方面,设置许多量化级还意味着更高而且因而更昂贵的硬件复杂度。另外,使用大量的量化级会需要更多的能量和更多的芯片面积。
从作者为B.J.Lee,M.S.Hwang,S.Lee和D.K.Jeong发表于ISSCCDig.Tech.Papers,2003的文献“A 2.5-10Gb/s CMOS transceiver withalternating edge sampling phase detector for loopcharacteristic stabilization”中以及作者为S.Lee,M.S.Hwang,Y.Choi,S.Kim,Y.Moon,B.J.Lee,D.K.Jeong,K.Kim,Y.J.Park和G.Ahn发表于ISSCC Dig.Tech.Papers 2002的文献“A 5Gb/s/s0.25μm CMOS jitter tolerant variable interval oversamplingclock/data recovery circuits”中,已经得知类似的方法和电路,其调整相位检测器BPD的增益Kbpd,用于满足锁相环的带宽和信/噪比需求。
这些已知的方法和电路的缺点通常在于,它们需要模拟电路支出的增加。模拟电路支出的增加意味着芯片面积和能量的更多消耗并由此加大成本。另外,这些已知的方法和电路只具有对锁相环的增益Kbpd进行调整的目的。这不考虑可以由于干扰而随时间改变的振荡器设备的增益KT的匹配。
发明内容
因此,本发明的一个目的是以简单的方式和尽可能有效的成本来稳定数字锁相环的传递函数。
因此,为了达到这个目的,本发明提供了一种用于稳定数字锁相环的传递函数的方法,所述传递函数依赖于由于干扰而随时间改变的锁相环的锁相环增益,依据本发明的所述方法具有以下方法步骤:
-将具有预定方差的随机数字信号传回锁相环;
-对锁相环的信号和传回的随机信号进行互相关,用于提供互相关函数;
-借助于提供的互相关函数和传回的随机信号的预定方差,对传回的随机信号和锁相环的信号之间的脉冲响应进行估算;以及
-依赖于估算的脉冲响应来设置锁相环的传递函数。
此外,依据本发明,提供了一种用于稳定数字锁相环的传递函数的设备,其中所述传递函数依赖于由于干扰而随时间改变的锁相环的锁相环增益,依据本发明的所述设备具有包含以下部件的稳定设备:
-随机信号供给装置(16,17,24),其将具有预定方差(σr 2)的随机数字信号(r)传回所述锁相环(1),
-互相关设备(19),其对锁相环(1)的信号(ω,dco,fc,ε)和传回的随机信号(r)进行互相关,用于提供互相关函数(Rεr),
-估算装置(21),其借助于提供的互相关函数(Rεr)和传回的随机信号(r)的预定方差(σr 2),对传回的随机信号(r)和锁相环(1)的信号(ω,dco,fc,ε)之间的脉冲响应进行估算;以及
-设置装置(22),其依赖于估算的脉冲响应来
Figure GSB00000721610100042
设置锁相环(1)的传递函数。
有利地,依赖于依据本发明估算的脉冲响应,数字锁相环的传递函数现在是可调的。这意味着,通过对脉冲响应进行估算,提供了一种用于以这样的方式匹配传递函数的可能性:锁相环的工作点保持在许可的工作点范围内。锁相环的这种匹配的和因而稳定的传递函数确保了数字锁相环可以遵守所有可预定的标准,诸如整个操作上的带宽和信/噪比。特别是,在依据本发明的锁相环的传递函数的调整中,考虑到了相位检测器的增益和振荡器设备的增益中的变化。
可以参考附图,从说明书中获得本发明有利的实施例和发展。
依据本发明的优选实施例,依据本发明的方法包含以下方法步骤:
(a)将具有预定方差的随机数字信号传回锁相环;
(b)确定锁相环的反馈时钟信号和参考时钟信号之间的数字相位差信号;
(c)对确定的相位差信号和传回的随机信号进行互相关,用于提供互相关函数;
(d)借助于提供的互相关函数和传回的随机信号的预定方差,对估算的脉冲响应。
依据进一步的优选实施例,所述数字滤波器设备从估算的脉冲响应、衰减系数以及传回的随机信号的方差中计算估算的锁相环增益。
依据进一步的优选发展,提供了查询表设备,其依赖于所计算的估算的锁相环增益,提供锁相环的环路滤波器的第一环路滤波器路径的第一增益系数、和环路滤波器的第二环路滤波器路径的第二增益系数。优选地,这个查询表设备具有RAM存储器。
依据进一步的优选发展,在第一环路滤波器路径中提供第一放大单元,其可借助于提供的第一增益系数进行调整,并在第二环路滤波器路径中提供第二放大单元,其可借助于提供的第二增益系数进行调整。
依据进一步的优选发展,提供了加法设备,其把环路滤波器的环路滤波器路径的输出信号加到随机信号上,并把它们提供给振荡器电路。
附图说明
在下面的文本中,将参考在附图的图解图形中具体说明的示范性实施例,更详细地对本发明进行解释,其中。
图1示出数字锁相环的示意框图;
图2示出依据图1的数字锁相环的线性模型的图解表示;
图3示出依据本发明的设备的优选示范性实施例的示意框图;
图4示出依据本发明的方法的第一优选示范性实施例的图解流程图;
图5示出依据本发明的方法的第二优选示范性实施例的图解流程图;
图6示出依据本发明的方法的第三优选示范性实施例的图解流程图。
图7示出了具有作为输入的离散时间信号r和作为输出的信号ε的系统,所述系统的脉冲响应h是未知的。
在所有的图中,除非另有说明,给相同或功能相同的元件和信号提供相同的参考符号。
附图参考标记列表
PLL    锁相环
BPD    相位检测器
LF     环路滤波器
DCO    数字控制振荡器设备
LFP1   第一环路滤波器路径
LFP2   第二环路滤波器路径
IE     积分器单元
TV     分频器设备
ZG1    第一定时元件
ZG2    第二定时元件
ZG3    第三定时元件
VE1    第一放大单元
VE2    第二放大单元
ε     数字相位差信号
ψ     积分的相位差信号
ω     振荡器控制信号
dco    输出时钟信号
fc     反馈时钟信号
rc     参考时钟信号
r      随机数字信号
σr 2   随机数字信号的方差
K      锁相环增益
Rεr   ε和r之间的互相关函数
hm     脉冲响应
Figure GSB00000721610100061
    估算的脉冲响应
γ     衰减系数
Figure GSB00000721610100062
    估算的锁相环增益
α     第二环路滤波器路径的增益系数
β     第一环路滤波器路径的增益系数
Kbpd    相位检测器的增益
KT      振荡器设备的增益
1       锁相环
2       相位检测器
3       环路滤波器
4       数字控制振荡器设备
5       分频器设备
6       第一环路滤波器路径
7       第二环路滤波器路径
8       第一放大单元
9       第二放大单元
10      积分器单元
11      第一定时元件
12      第二定时元件
13      第三定时元件
14      第一加法器设备
15      第二加法器设备
16      衰减单元
17      第四定时元件
18      相关设备
19      相关单元
20      第五定时元件
21      数字滤波器设备
22      查询表设备
23      稳定设备
24      随机信号发生器
a-e     方法步骤
e1-e3   方法步骤
S1-S4   方法步骤
具体实施方式
图3示出了依据本发明的设备的优选示范性实施例的示意框图。
依据本发明的装置包含锁相环1,其具有相位检测器2、环路滤波器3、数字控制振荡器设备4以及分频器设备5。
二元相位检测器2确定反馈时钟信号fc和参考时钟信号rc之间的数字二元相位差信号ε。二元相位检测器2在环路滤波器3的输入处提供数字相位差信号ε。环路滤波器3依赖于提供的数字相位差信号ε产生振荡控制信号ω,借助于振荡控制信号ω可以控制数字控制振荡器设备4。为了产生振荡控制信号ω,环路滤波器3具有第一环路滤波器路径6和第二环路滤波器路径7。第一环路滤波器路径6被构造为用于放大提供的数字相位差信号ε的比例路径。为了提供更高的增益,第二环路滤波器路径7被构造为积分路径。
第一环路滤波器路径6具有第一放大单元8和第一定时元件11。第一放大单元8在其输入处接收数字相位差信号ε并把其放大增益系数β倍。放大了增益系数β倍的相位差信号ε被提供到第一定时元件11,第一定时元件11模拟基于硬件的等待时间并延迟放大的相位差信号ε。
第二环路滤波器路径7具有积分器单元10、第二放大单元9以及第二定时元件12。积分器单元10具有第一加法设备15,其对数字相位差信号ε和经由第三定时元件13反馈的积分器相位差信号ψ做加法运算。借助于第二放大单元9把积分的相位差信号ψ放大第二环路滤波器路径7的增益系数α倍。第二定时元件12,类似于第一定时元件11,模拟基于硬件的等待时间并延迟积分的相位差信号ψ。
另外,数字锁相环1具有第二加法设备14,其对第一环路滤波器路径6和第二环路滤波器路径7的输出信号做加法运算,用于形成振荡器控制信号ω。
振荡器设备4可以借助于振荡器控制信号ω而被控制,并依赖于接收的振荡器控制信号ω输出数字输出时钟信号dco。
数字锁相环1还具有在振荡器设备4和相位检测器2之间的反馈支路。在所述反馈支路中,提供了分频器设备5,其借助于分频系数N对振荡器设备4的输出时钟信号dco进行分频并在其输出端提供反馈时钟信号fc。反馈时钟信号fc具有输出时钟信号dco的N倍的频率。反馈时钟信号fc还用作环路滤波器3的时钟。
依据图3的锁相环1与依据图1的锁相环的不同之处在于,可以相对于它们各自的增益系数α、β来调整第一放大单元8和第二放大单元9。
就图2而言,从相位检测器2的增益Kbpd、振荡器设备3的增益KT和分频器设备5的分频系数N的乘积中获得锁相环1的锁相环增益K:
K=KbpdNKT              (2)
为了对本发明进行举例说明,系统有关系统原理的图7。
图7示出了具有作为输入的离散时间信号r和作为输出的信号ε的系统,所述系统的脉冲响应h是未知的。此外,假定存在由w指定的干扰变量。因而,信号ε可以由以下等式来表示:
ϵ k = Σ n = 0 + ∞ h ^ n r ( k - n ) + v k - - - ( 3 )
其中v是在输出处的干扰变量w的分布,是脉冲响应h的估算。随后,计算ε和r之间的相关函数Rεr
R ϵr ( m ) = Σ n = 0 + ∞ h ^ n R r ( m - n ) + R vr ( m ) - - - ( 4 )
假定信号r是白高斯噪声并且v与r互不相关,得到的相关函数Rr(m-n)为:
Rr(m-n)=σm-nr 2               (5)
因而估算的脉冲响应为:
h ^ m = R ϵr ( m ) σ r 2 - - - ( 6 )
因而,等式(6)从系统的输入和输出信号之间的相关中产生了用于对脉冲响应进行估算的公式。下面将示出,等式(6)是最小误差平方的估算量。实际上,最小误差平方Q被定义为(E[]是期望值运算符号):
Q = E [ ( ϵ k - Σ n = 0 + ∞ h ^ n r k - n - v k ) 2 ] - - - ( 7 )
在代数变换之后,获得下面的等式:
Q = σ ϵ 2 + E [ ( Σ n = 0 + ∞ h ^ n r k - n ) 2 ] + σ v 2 - 2 Σ n = 0 + ∞ h ^ n R ϵr ( n ) - 2 R ϵv ( 0 ) + 2 Σ n = 0 + ∞ h ^ n R vr ( n ) - - - ( 8 )
其中,由于假定v与r互不相关,则可以把最后一项设置为0。用于使误差Q最小化的条件可以被描述为:
∂ Q ∂ h m = 0 ∀ h m - - - ( 9 )
求导得到下面的等式(10):
E [ 2 ( Σ n = 0 + ∞ h ^ n r k - n ) r k - m ] - 2 R σ ( m ) = 0 - - - ( 10 )
等式(10)满足等式(6),并且因而示出,依据等式(6)的估算的脉冲响应是最小误差平方估算值。可以利用以下等式,从N个采样的有限序列中估算相关函数Rεr和方差σr 2
R ^ ϵr ( m ) = 1 N Σ n = 1 N ϵ n r n - m - - - ( 11 )
σ ^ r 2 = 1 N Σ n = 1 N r n 2 - - - ( 12 )
具体地,通过稳定设备23,表征用于稳定数字锁相环1的传递函数的依据图3的依据本发明的设备。稳定设备23优选地具有随机信号发生器24,其产生具有预定方差σr 2的随机数字信号r。此外,在依据本发明的稳定设备23中提供衰减单元16,其借助于可调的衰减系数γ对产生的随机数字信号r进行衰减。以这种方式来选择可调的衰减系数γ:由随机信号r引起的随机噪声不明显改变数字锁相环的性能。
把由衰减单元16衰减的随机数字信号r提供到第四定时元件17,第四定时元件17模拟芯片的等待时间并延迟衰减的随机数字信号r。在频域中,可以用z-Dγ表示这种等待时间。然后把衰减并时延的随机信号r提供到第一加法设备14,其把环路滤波器3的环路滤波器路径6、7的输出信号加到随机信号r上,从而提供振荡器设备4的振荡器控制信号ω。
此外,稳定设备23具有相关设备19,其对由相位检测器2确定的相位差信号ε和产生的随机信号r进行互相关,用于提供互相关函数Rεr。优选地借助于对芯片上的等待时间进行模拟的第五定时单元20来延迟产生的随机数字信号r。
另外,提供数字滤波器设备21,其借助于提供的互相关函数Rεr和传回(fed in)的随机信号r的预定方差σr 2,对传回的随机信号r和相位差信号ε之间的脉冲响应
Figure GSB00000721610100111
进行估算(对照等式6)。优选地,数字滤波器设备21借助于来自于提供的互相关函数Rεr和传回的随机信号r的预定方差σr 2的商,计算估算的脉冲响应
Figure GSB00000721610100112
优选地,根据估算的脉冲响应
Figure GSB00000721610100113
衰减系数γ和传回的随机信号r的方差σr 2,数字滤波器设备21计算锁相环1的锁相环增益K的估算的锁相环增益
Figure GSB00000721610100114
优选地,稳定设备23还包含查询表设备22,其依赖于所计算的估算的锁相环增益
Figure GSB00000721610100115
提供锁相环1的环路滤波器3的第一环路滤波器路径6的第一增益系数β、和环路滤波器3的第二环路滤波器路径7的第二增益系数α。提供的第一增益系数β和第二增益系数α分别用于以这种方式来调整第一放大单元8和第二放大单元9:补偿锁相环增益K随时间的改变,并且因而使锁相环1的整个传递函数保持稳定。
依据图3和1,得到的随机信号r和相位差信号ε之间的传递函数如下:
H r , ϵ ( z ) = - rz - D γ z - 1 ( 1 - z - 1 ) K ( ( 1 - z - 1 ) 2 + Kz - 1 [ β ( 1 - z - 1 ) + αz - D ] - - - ( 13 )
假定锁相环1是因果系统,在m≤Dγ时所有点的脉冲响应hr,ε(m)是0,并且获得的第一个不等于0的可能值是:
h r , ϵ ( D γ + 1 ) = lim z → + ∞ z D r - 1 H r , ϵ ( z ) = - rK - - - ( 14 )
所以,可以通过下式估算锁相环增益K:
K = - h r , ϵ ( D r + 1 ) r - - - ( 15 )
其中,使用等式(6)获得用于估算的锁相环增益
Figure GSB00000721610100119
的下式:
K = - 1 r R ^ ϵ , r ( D r + 1 ) σ ^ r 2 - - - ( 16 )
然后,优选地,可以借助于所计算的估算的锁相环增益
Figure GSB000007216101001111
来提供第一增益系数β和第二增益系数α。
图4示出依据本发明的方法的第一优选示范性实施例的图解流程图。依据本发明用于稳定数字锁相环的传递函数的方法,所述传递函数依赖于由于干扰而改变的锁相环的锁相环增益K,所述方法具有以下方法步骤:
方法步骤a:
把由预定方差σr 2表征的随机数字信号r传回锁相环1。在向锁相环1传回随机数字信号r之前,优选地借助于可调的衰减系数γ对随机数字信号r进行衰减。
方法步骤b:
确定锁相环1的反馈时钟信号fc和参考时钟信号rc之间的数字相位差信号ε。
方法步骤c:
对确定的相位差信号ε和传回的随机信号r进行互相关,用于提供互相关函数Rεr
方法步骤d:
借助于提供的互相关函数Rεr和传回的随机信号的预定方差σr 2,对传回的随机信号r和相位差信号ε之间的脉冲响应
Figure GSB00000721610100121
进行估算。优选地借助于来自提供的互相关函数Rεr和传回的随机信号r的预定方差σr 2的商,来计算估算的脉冲响应。
方法步骤e:
依赖于估算的脉冲响应
Figure GSB00000721610100122
来设置锁相环1的传递函数,用于稳定化处理。
图5示出依据本发明的方法的第二优选示范性实施例的图解流程图。依据图5的依据本发明的方法和依据图4的方法的不同之处仅在于方法步骤e的详细说明。通过下面依据图5的方法步骤e1-e3提供依据图4的方法步骤e。
方法步骤e1:
从估算的脉冲响应
Figure GSB00000721610100123
衰减系数γ和传回的随机信号r的方差σr 2中计算估算的锁相环增益
Figure GSB00000721610100124
方法步骤e2:
依赖于所计算的估算的锁相环增益
Figure GSB00000721610100131
提供锁相环1的环路滤波器3的第一环路滤波器路径6的第一增益系数β、和环路滤波器3的第二环路滤波器路径7的第二增益系数α。
方法步骤e3:
借助于提供的第一增益系数β来设置第一环路滤波器路径6的第一放大单元8。借助于提供的第二增益系数α来设置第二环路滤波器路径7的第二放大单元9。设置增益系数α和β是用于稳定所述传递函数,使得锁相环1的工作点保持在许可的工作点范围内。
图6示出依据本发明的方法的第三优选示范性实施例的图解流程图。依据本发明的方法用于稳定数字锁相环的传递函数,所述传递函数依赖于由于干扰而随时间改变的锁相环的锁相环增益K,所述方法具有以下的方法步骤:
方法步骤S1:
将具有预定方差σr 2的随机数字信号r传回锁相环1。
方法步骤S2:
对锁相环1的信号ω、dco、fc、ε和传回的随机信号r进行互相关,用于提供互相关函数Rεr
方法步骤S3:
借助于提供的互相关函数Rεr和传回的随机信号r的预定方差σr 2,对传回的随机信号r和锁相环1的信号ω、dco、fc、ε之间的脉冲响应进行估算。
方法步骤S4:
依赖于估算的脉冲响应
Figure GSB00000721610100133
来设置锁相环1的传递函数。
尽管已借助于优选示范性实施例对本发明进行了描述,但不限于这些实施例而可以通过许多途径进行修改。例如,本发明不但可以被应用于图中描述的锁相环,而且可以被应用于任何一种锁相环。

Claims (13)

1.一种用于稳定数字锁相环(1)的传递函数的方法,所述传递函数依赖于由于干扰(σr 2)而随时间改变的锁相环(1)的锁相环增益(K),所述方法包括以下步骤:
-(a)将具有预定方差(σr 2)的随机数字信号(r)传回锁相环(1);
-(b)对锁相环(1)的信号(ω,dco,fc,ε)和传回的随机信号(r)进行互相关,用于提供互相关函数(Rεr);
-(c)借助于提供的互相关函数(Rεr)和传回的随机信号(r)的预定方差(σr 2),对传回的随机信号(r)和锁相环(1)的信号(ω,dco,fc,ε)之间的脉冲响应
Figure FSB00000721600000011
进行估算;以及
-(d)依赖于估算的脉冲响应
Figure FSB00000721600000012
来设置锁相环(1)的传递函数。
2.如权利要求1所述的方法,其中,步骤(b)和(c)中的锁相环的信号(ω,dco,fc,ε)被确定为锁相环(1)的反馈时钟信号(fc)和参考时钟信号(rc)之间的数字相位差信号(ε)。
3.如权利要求2所述的方法,其中在向锁相环(1)传回所述随机数字信号(r)之前,借助于可调的衰减系数(γ)对所述随机数字信号(r)进行衰减。
4.如权利要求2或3所述的方法,其中借助于来自提供的互相关函数(Rεr)和传回的随机信号(r)的预定方差(σr 2)的商,计算估算的脉冲响应
Figure FSB00000721600000013
5.如权利要求3所述的方法,其中方法步骤(d)包含以下方法步骤:
(d1)从估算的脉冲响应
Figure FSB00000721600000014
衰减系数(γ)和传回的随机信号(r)的方差(σr 2)中计算估算的锁相环增益
Figure FSB00000721600000015
(d2)依赖于所计算的估算的锁相环增益
Figure FSB00000721600000016
提供锁相环(1)的环路滤波器(3)的第一环路滤波器路径(6)的第一增益系数(β)、和环路滤波器(3)的第二环路滤波器路径(7)的第二增益系数(α);
(d3)借助于提供的第一增益系数(β)来调整第一环路滤波器路径(6)的第一放大单元(8),借助于提供的第二增益系数(α)来调整第二环路滤波器路径(7)的第二放大单元(9),用于稳定所述传递函数。
6.一种用于稳定数字锁相环(1)的传递函数的设备,所述传递函数依赖于由于干扰而随时间改变的锁相环(1)的锁相环增益(K),所述设备具有包含以下部件的稳定设备(23):
-随机信号供给装置(16,17,24),其将具有预定方差(σr 2)的随机数字信号(r)传回所述锁相环(1);
-互相关设备(19),其对锁相环(1)的信号(ω,dco,fc,ε)和传回的随机信号(r)进行互相关,用于提供互相关函数(Rεr);
-估算装置(21),其借助于提供的互相关函数(Rεr)和传回的随机信号(r)的预定方差(σr 2),对传回的随机信号(r)和锁相环(1)的信号(ω,dco,fc,ε)之间的脉冲响应
Figure FSB00000721600000021
进行估算;以及
-设置装置(22),其依赖于估算的脉冲响应来设置锁相环(1)的传递函数。
7.如权利要求6所述的设备,其中所述设备还包括:
相位检测器(2),其将所述锁相环的信号(ω,dco,fc,ε)确定为锁相环(1)的反馈时钟信号(fc)和参考时钟信号(rc)之间的数字相位差信号(ε)。
8.如权利要求7所述的设备,其中,将具有预定方差(σr 2)的随机数字信号(r)传回锁相环(1)的所述随机信号供给装置(16,17,24)包括:衰减单元(16),在向锁相环(1)传回所述随机数字信号(r)之前,所述衰减单元借助于可调的衰减系数(γ)对所述随机数字信号(r)进行衰减。
9.如权利要求7或8所述的设备,其中,对传回的随机信号(r)和锁相环(1)的信号(ω,dco,fc,ε)之间的脉冲响应进行估算的所述估算装置(21)是数字滤波器设备(21),其借助于来自提供的互相关函数(Rεr)和传回的随机信号(r)的预定方差(σr 2)的商,计算估算的脉冲响应
Figure FSB00000721600000024
10.如权利要求9所述的设备,其中,所述数字滤波器设备(21)从估算的脉冲响应
Figure FSB00000721600000031
衰减系数(γ)以及传回的随机信号(r)的方差(σr 2)中计算估算的锁相环增益
Figure FSB00000721600000032
11.如权利要求10所述的设备,其中,依赖于估算的脉冲响应
Figure FSB00000721600000033
来设置锁相环(1)的传递函数的所述设置装置(22)是查询表设备(22),其依赖于所计算的估算的锁相环增益
Figure FSB00000721600000034
提供锁相环(1)的环路滤波器(3)的第一环路滤波器路径(6)的第一增益系数(β)、和环路滤波器(3)的第二环路滤波器路径(7)的第二增益系数(α)。
12.如权利要求11所述的设备,其中在第一环路滤波器路径(6)中提供第一放大单元(8),其可借助于提供的第一增益系数(β)进行调整,并在第二环路滤波器路径(7)中提供第二放大单元(9),其可借助于提供的第二增益系数(α)进行调整。
13.如权利要求12所述的设备,其中提供了加法设备(14),其把环路滤波器(3)的环路滤波器路径(6,7)的输出信号加到随机信号(r)上,并把它们提供给振荡器设备(4)。
CN2006101108930A 2005-06-30 2006-06-30 用于稳定数字锁相环的传递函数的方法和设备 Expired - Fee Related CN1968020B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005030949.6 2005-06-30
DE102005030949A DE102005030949B3 (de) 2005-06-30 2005-06-30 Verfahren und Vorrichtung zur Stabilisierung einer Übertragungsfunktion eines digitalen Phasenregelkreises

Publications (2)

Publication Number Publication Date
CN1968020A CN1968020A (zh) 2007-05-23
CN1968020B true CN1968020B (zh) 2012-08-22

Family

ID=36934126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101108930A Expired - Fee Related CN1968020B (zh) 2005-06-30 2006-06-30 用于稳定数字锁相环的传递函数的方法和设备

Country Status (3)

Country Link
US (1) US7358820B2 (zh)
CN (1) CN1968020B (zh)
DE (1) DE102005030949B3 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103475363A (zh) * 2013-09-04 2013-12-25 苏州苏尔达信息科技有限公司 一种二元相位比较器数字锁相环电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8194792B2 (en) * 2005-01-05 2012-06-05 Agere Systems Inc. Look-ahead digital loop filter for clock and data recovery
US8289086B2 (en) * 2008-04-02 2012-10-16 Qualcomm Atheros, Inc. Fractional and integer PLL architectures
TWI358907B (en) * 2008-08-15 2012-02-21 Univ Nat Chiao Tung Digital fast-locking frequency synthesizer
TWI381647B (zh) * 2008-10-31 2013-01-01 Univ Nat Chiao Tung 數位式自我校正鎖相迴路
JP5783539B2 (ja) * 2010-02-24 2015-09-24 国立大学法人九州大学 同定装置及び同定方法
US9596038B2 (en) * 2012-03-16 2017-03-14 Infineon Technologies Ag Random spread spectrum modulation
DE102013204274A1 (de) * 2013-03-12 2014-09-18 Robert Bosch Gmbh Verfahren zum Erkennen einer Korrelation
CN103490773A (zh) * 2013-09-04 2014-01-01 苏州苏尔达信息科技有限公司 一种线性相位比较器数字锁相环电路
WO2015039330A1 (en) 2013-09-22 2015-03-26 Telefonaktiebolaget L M Ericsson (Publ) Pll and adaptive compensation method in pll
US20150263848A1 (en) * 2014-03-13 2015-09-17 Lsi Corporation Cdr relock with corrective integral register seeding
US9712174B1 (en) * 2016-01-04 2017-07-18 Infineon Technologies Ag Double calibration loop for random spread spectrum modulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510829A (zh) * 2002-12-23 2004-07-07 安捷伦科技有限公司 使用前馈跟踪误差补偿的锁相环解调器和解调方法
EP1443653A1 (en) * 2003-01-17 2004-08-04 Texas Instruments Inc. Type-II all-digital phase-locked loop (PLL)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070189431A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Delay alignment in a closed loop two-point modulation all digital phase locked loop

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510829A (zh) * 2002-12-23 2004-07-07 安捷伦科技有限公司 使用前馈跟踪误差补偿的锁相环解调器和解调方法
EP1443653A1 (en) * 2003-01-17 2004-08-04 Texas Instruments Inc. Type-II all-digital phase-locked loop (PLL)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103475363A (zh) * 2013-09-04 2013-12-25 苏州苏尔达信息科技有限公司 一种二元相位比较器数字锁相环电路

Also Published As

Publication number Publication date
US20070001772A1 (en) 2007-01-04
DE102005030949B3 (de) 2006-09-21
CN1968020A (zh) 2007-05-23
US7358820B2 (en) 2008-04-15

Similar Documents

Publication Publication Date Title
CN1968020B (zh) 用于稳定数字锁相环的传递函数的方法和设备
CN101414826B (zh) 数控振荡器与全数字锁相环
US8107581B2 (en) Method for frequency compensation in timing recovery
US8923467B2 (en) Clock and data recovery using receiver clock spread spectrum modulation and offset compensation
Marucci et al. Analysis and design of low-jitter digital bang-bang phase-locked loops
CN106656168B (zh) 时钟数据恢复装置及方法
US20180219704A1 (en) Clock data recovery with non-uniform clock tracking
DE102013001790A1 (de) Chirp-datenkanalsynchronisation
DE102008062526A1 (de) Phasenregelkreis mit adaptivem Filter für die Synchronisation eines digital gesteuerten Oszillators
CN103957003A (zh) 一种时间数字转换器、频率跟踪装置及方法
CN107769771B (zh) 锁相环
DE102011003736B4 (de) Messsignal-Korrekturvorrichtung und Verfahren zur Korrektur eines Messsignals
DE102009037889A1 (de) Verfahren und System zum gemeinsamen Verwenden eines Taktreferenzsignals in einem integrierten Mobilteil
DE19680411B4 (de) Vorrichtung und Verfahren zur Erzeugung eines Datensegment-Synchronisierungssignals
DE60207600T2 (de) Vorrichtung und verfahren zur schätzung des taktfehlers in einem digitalen empfänger mittels trainingssequenzen
DE102009044013A1 (de) Frequenz-Phasenwandler mit gleichförmiger Abtastung für volldigitale Phasenregelschleifen
DE3249021T1 (de) Schaltung zur wiedergewinnung des taktes in daten-modems
JP2018189410A (ja) ジッタ測定回路
DE10302434B4 (de) Verfahren zum Rückgewinnen eines digitalen Dateninhalts in einem Kommunikationssystem und Vorrichtung zur Durchführung dieses Verfahrens
CN201821335U (zh) 一种稳态锁相误差为零的锁相系统
Zhmud et al. Practical dependance of the error of ADC on conversion frequency: Researches with mathematical modeling
JP6746424B2 (ja) 周波数差検出器
US9209791B2 (en) Circuits and methods for cancelling nonlinear distortions in pulse width modulated sequences
Kramer Sigma Shift Keying (SSK) Synchronization of Data Modulated Noise Transmissions
Kokhanov Phase recovery of the coherent carrier frequency using digital phase filter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

CF01 Termination of patent right due to non-payment of annual fee