CN1963651A - 液晶显示器的薄膜晶体管阵列基板及其制造方法 - Google Patents
液晶显示器的薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN1963651A CN1963651A CN 200610145797 CN200610145797A CN1963651A CN 1963651 A CN1963651 A CN 1963651A CN 200610145797 CN200610145797 CN 200610145797 CN 200610145797 A CN200610145797 A CN 200610145797A CN 1963651 A CN1963651 A CN 1963651A
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- thin
- electric capacity
- sweep trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种液晶显示器的薄膜晶体管阵列基板以及利用剥离法与半调式光掩模,只需使用两道光掩模来分别定义第一金属层与第二金属层,完成液晶显示器的薄膜晶体管阵列基板的制造方法。
Description
技术领域
本发明涉及一种液晶显示器及其制造方法,且特别是涉及一种液晶显示器的薄膜晶体管(thin film transistor;TFT)阵列基板及其制造方法。
背景技术
近来光电技术不断地推陈出新,加上数字化时代的到来,推动了液晶显示器市场的蓬勃发展。液晶显示器因为具有高画质、体积小、重量轻、低驱动电压与低消耗功率等众多优点,因此被广泛应用于个人数字助理(PDA)、移动电话、摄录放相机、笔记本型计算机、桌上型显示器、车用显示器及投影电视等消费性通讯或电子产品上,并逐渐取代阴极射线管而成为显示器的主流。
现今液晶显示器的薄膜晶体管阵列(TFT Array)基板的制造方法主要是以沉积、光刻和刻蚀三种不同工艺组合而成。在这三种工艺中,以光刻工艺所占的生产成本最高。因此要如何减少薄膜晶体管阵列基板整个制造过程所需要的光刻工艺数目,也即减少所需光掩模数目,就成了各国面板大厂降低液晶显示器生产成本的首要课题。
发明内容
因此本发明提供多种液晶显示器的薄膜晶体管阵列基板及其制造方法。由于薄膜晶体管阵列基板的整个制造过程只需要两道光掩模就可以完成,因此可以大幅降低液晶显示器的生产成本并提高其产量。
根据上述,本发明提出一种液晶显示器的薄膜晶体管阵列基板。上述的薄膜晶体管基板包括下述的组件:具有平行交错排列的至少一扫描线沟道与至少一电容线沟道的基板、位于扫描线沟道的薄膜晶体管区域中的薄膜晶体管、位于扫描线沟道的扫描线区域中的扫描线、位于电容线沟道中的存储电容器、位于基板上并且跨越上述的扫描线沟道与电容线沟道的至少一扫描线,以及位于基板上的像素电极。此外,还可以包括位于上述的电容线沟道与扫描线沟道末端中及其末端基板上的多个焊垫。
根据上述,本发明提出一种液晶显示器的薄膜晶体管阵列基板的制造方法。先在基板上形成透明导电层,再图案化透明导电层与基板,以在其中形成平行交错排列的至少一扫描线沟道与至少一电容线沟道。然后在扫描线沟道与电容线沟道中依次形成第一金属层、介电层、硅层与掺杂硅层,再在掺杂硅层与透明导电层上形成第二金属层。接着,使用半调式曝光的光刻刻蚀法同时定义出薄膜晶体管结构在薄膜晶体管区域中,存储电容与数据线在电容线区域中,以及端子结构分别在第一与第二端子区域中,完成薄膜晶体管阵列基板的制造。
根据上述,本发明提出另一种液晶显示器的薄膜晶体管阵列基板的制造方法。在基板上依次形成透明导电层与埋层,然后图案化上述埋层、透明导电层与基板,以在其中形成平行交错排列的至少一扫描线沟道与至少一电容线沟道。然后在上述的扫描线沟道与电容线沟道中及上述两种沟道末端外围的基板上依次形成第一金属层、介电层、硅层与掺杂硅层,其中上述的介电层与埋层的材料相同。接着侧蚀上述埋层与介电层暴露出其侧壁,使其侧边轮廓后退,再在暴露出的埋层、透明导电层与掺杂硅层上形成第二金属层。使用半调式曝光的光刻刻蚀法,同时定义出薄膜晶体管结构在薄膜晶体管区域中,存储电容与数据线在电容线区域中,以及端子结构分别在第一与第二端子区域中。然后在暴露出的各层上形成保护层,再依次去除残留的光刻胶层及其上各层,以及侧壁暴露出的埋层、介电层及前述两者其上的各层,完成薄膜晶体管阵列基板的工艺。
根据上述,本发明还提出一种液晶显示器的薄膜晶体管阵列基板的制造方法。在基板上形成透明导电层,再图案化上述透明导电层与基板,以在其中形成平行交错排列的至少一扫描线沟道与至少一电容线沟道。在上述扫描线沟道与电容线沟道中依次形成第一金属层、介电层、硅层与保护层。接着,使用半调式曝光的光刻刻蚀法,在薄膜晶体管区域中去除保护层与掺杂非晶硅层以定义出源极/漏极区域,在电容线区域中去除保护层与掺杂非晶硅层以定义出上电极区域与数据线区域,在第一与第二端子区域中去除保护层、掺杂非晶硅层与非晶硅层以暴露出该第一金属层。
然后,依次形成掺杂硅层与第二金属层在源极/漏极区域、上电极区域、数据线区域、第一与第二端子区域以及残留的光刻胶层上。再侧蚀透明电极层的暴露侧壁,使透明电极层的侧边轮廓后退,并去除残余的该光刻胶层。
由上述制造方法可知,利用半调式光掩模以及剥离法(lift-off),只要两道光掩模即可完成整个薄膜晶体管阵列基板的工艺。因此对于制造成本的降低与产量的提高有很大的帮助。
附图说明
为使本发明的上述和其它目的、特征、优点与实施例能更明显易懂,结合附图详细说明如下:
图1A-1D、图3A-3G与图5A-5E分别为依照本发明实施例的一种液晶显示器的薄膜晶体管阵列基板的制造流程剖面结构示意图;
图2A-2B、图4A-4B与图6A-6B分别为液晶显示器的薄膜晶体管阵列基板在不同制造阶段的俯视示意图。
其中,附图标记:
100、300、500:基板
102、302、502:透明导电层
102a、302a、502a:像素电极
104、306、504:第一光刻胶层
106、308、506:扫描线沟道
106a、308a、506a:薄膜晶体管区域
106b、308b、506b:扫描线区域
106c、308c、506c:端子区域
108、310、508:电容线沟道
108b、310b、508b:电容线区域
108c、310c、508c:端子区域
112、312、512:第一金属层
114、314、514:介电层
116、316、516:非晶硅层
118、318、518:掺杂非晶硅层
118a、318a、518a:欧姆接触层
120、320、520:第二金属层
120a、320a、520a:源极/漏极
120b、320b、520b:数据线
120c、320c、520c:上电极
520d:焊垫
122、322、522:第二光刻胶层
324、524:保护层
具体实施方式
以下将用图示和详细说明使本发明的精神清楚可见。熟悉本领域的技术人员在了解本发明的实施例后,在不脱离本发明的精神与范围内,可根据本发明所示的技术,进行改变和修改。
实施例一
图1A-1D为依照本发明实施例的一种液晶显示器的薄膜晶体管阵列基板的制造流程剖面结构示意图,图2A-2B为液晶显示器的薄膜晶体管阵列基板在不同制造阶段的俯视示意图。
请同时参照图1A与图2A,图2A为图1A的俯视示意图。在基板100上依次形成透明导电层102和第一光刻胶层104,然后使用第一道光掩模来进行光刻刻蚀工艺,在基板100上同时形成扫描线沟道106与电容线沟道108。扫描线沟道106与电容线沟道108以外的基板100仍然依次被透明导电层102和第一光刻胶层104覆盖。
在图2A中扫描线沟道106可分为三个区域,其分别为薄膜晶体管区域106a(图1A的剖面AA’)、扫描线区域106b与端子区域106c。电容线沟道108则只分为两个区域,其分别为电容线区域108b(图1A的剖面BB’)与端子区域108c(图1A的剖面CC’)。上述端子区域106c与108c的结构是一样的,因此后面对端子区域106c与108c的描述不会特别加以区分。
请同时参照图1B与图2A,在基板100上的扫描线沟道106与电容线沟道108中以及第一光刻胶层104上依次沉积第一金属层112、介电层114、非晶硅层116和掺杂非晶硅层118。然后利用公知的适用溶剂将第一光刻胶层104剥离,连带地将位于第一光刻胶层104上的第一金属层112、介电层114、非晶硅层116和掺杂非晶硅层118一起剥离,只剩下扫描线沟道106与电容线沟道108中的第一金属层112、介电层114、非晶硅层116和掺杂非晶硅层118。
在扫描线沟道106的薄膜晶体管区域106a中的第一金属层112、介电层114与非晶硅层116分别依次作为薄膜晶体管的栅极、栅介电层以及沟道区。在电容线沟道108的存储电容器区域108b中的第一金属层112作为存储电容器的电容线,同时用作存储电容器的下电极。
在图1C中,在基板100上依次形成第二金属层120和第二光刻胶层122。然后,例如用半调式光掩模作为第二道光掩模来对第二光刻胶层122进行一次光刻工艺,以图案化第二光刻胶层122,形成如图1C的第二光刻胶层122的轮廓。使在像素区域以及薄膜晶体管区域106a的信道区域上的第二光刻胶层122部分曝光,因此还留下部分厚度的第二光刻胶层122。而像素区域与数据线之间的区域、薄膜晶体管区域106a的栅极区域、扫描线区域106b以及端子区域106c、108c为完全曝光,因此这些区域上的第二光刻胶层122完全被显影液除去。其它薄膜晶体管区域106a的源极/漏极区域、存储电容器区域108b以及数据线区域则完全没有曝光,因此留下最厚的第二光刻胶层122。
请同时参考图1D与图2B,图2B为图1D的俯视示意图。以非等向性刻蚀法来往下进行刻蚀。由于第二光刻胶层122在不同区域的厚度不一,因此不同区域的刻蚀深度也不同。
在图1D的剖面AA’的部分,使在被部分厚度的第二光刻胶层122所覆盖的薄膜晶体管区域106a往下刻蚀直至暴露出非晶硅层116为止。在此,同时定义第二金属层120与掺杂非晶硅层118,以形成薄膜晶体管的源极/漏极120a以及其下的欧姆接触层118a。在薄膜晶体管区域106a周围有部分厚度的第二光刻胶层122所覆盖的区域,只去除第二金属层120。而薄膜晶体管区域106a周围没有覆盖第二光刻胶层122的区域,则第二金属层120与透明导电层102都被去除,使透明导电层102定义出像素电极102a。
在图1D的剖面BB’的部分,在暴露出的电容线区域108b,往下刻蚀直至暴露出第一金属层112为止。在电容线区域108b周围只被部分厚度的第二光刻胶层122所覆盖的区域,则只去除第二金属层120。因此,可以在此区域通过定义第二金属层120,以同时形成数据线120b与存储电容器的上电极120c。
在图1D的剖面CC’的部分,在暴露出的端子区域108c,往下刻蚀直至暴露出第一金属层112为止。而在端子区域108c的周围区域,则第二金属层120与透明导电层102都被去除,暴露出基板100。
最后再去除残余的第二光刻胶层122,完成薄膜晶体管阵列基板的工艺。
在实施例一中,先利用第一道光掩模在透明电极和基板中形成扫描线沟道与电容线沟道,初步定义出与扫描线相关的薄膜晶体管区域与端子区域以及与电容线相关的存储电容器区域与端子区域。在扫描线沟道与电容线沟道上依次沉积所需不同材料层后,再使用第二道光掩模(例如半调式光掩模)来将后续所需的薄膜晶体管结构、电容器上电极结构以及数据线结构一一定义出来。因此,整个液晶显示器的薄膜晶体管阵列基板的工艺只需要两道光掩模即可完成。
实施例二
图3A-3G为依照本发明实施例的一种液晶显示器的薄膜晶体管阵列基板的制造流程剖面结构示意图,图4A-4B为液晶显示器的薄膜晶体管阵列基板在不同制造阶段的俯视示意图。
在图3A中,首先,在基板300上依次形成透明导电层302、埋层304和第一光刻胶层306。然后例如用半调式光掩模为第一道光掩模对第一光刻胶层306进行一次光刻工艺,以图案化第一光刻胶层306,形成如图3A所示的第一光刻胶层306的轮廓。在电容线区域、扫描线区域与薄膜晶体管栅极区域为完全曝光区域,所以在这些区域上没有第一光刻胶层306。在扫描线区域与电容线区域末端的端子区域则沿着往末端的方向上逐渐减少第一光刻胶层306的曝光量,让这些区域上所覆盖的第一光刻胶层306的厚度逐渐递减。其它区域则完全未曝光,其上覆盖有完整的第一光刻胶层306。
请同时参考图3B与图4A,图4A为图3B的俯视示意图。在此以第一光刻胶层306为掩模,往下依次刻蚀暴露出的埋层304、透明导电层302与基板300,在基板300上形成扫描线沟道308与电容线沟道310。扫描线沟道308可分成三个区域,分别为薄膜晶体管区域308a(图3B的剖面AA’)、扫描线区域308b与端子区域308c。电容线沟道310则可区分为电容线区域310b(图3B的剖面BB’)与端子区域310c(图3B图的剖面CC’)。扫描线沟道308与电容线沟道310末端的端子区域308c、310c,其深度为越往末端越浅,与图3A剖面CC’的第一光刻胶层306的高度变化轮廓一致。此外,由于上述的端子区域308c与310c的结构是一样的,因此后面对端子区域308c与310c的叙述不会特别加以区分。
请参照图3C,接着在扫描线沟道308与电容线沟道310中,以及在第一光刻胶层306上与暴露出的透明导电层302上依次沉积第一金属层312、介电层314、非晶硅层316与掺杂非晶硅层318。上述的埋层304与介电层314的材料相同。在图3C的剖面CC’部分,由于端子区域310c具有斜面,将电容线区域310b的底部与基板300的上表面连接起来,所以上述的第一金属层312、介电层314、非晶硅层316与掺杂非晶硅层318,可以顺利地从电容线区域310b的底部连接至透明导电层302上,而不会受到沉积方法的阶梯覆盖率(step coverage)是否良好的限制。
请参照图3D,先以等向刻蚀法来侧蚀侧边暴露出的介电层314与埋层304,使上述两者的侧边轮廓后退。然后再用公知的适用溶剂,将第一光刻胶层306剥离。连带地,位于第一光刻胶层306上的第一金属层312、介电层314、非晶硅层316与掺杂非晶硅层318也一起被剥离剩下如图3D所示的结构。
位于薄膜晶体管区域308a的第一金属层312、介电层314与非晶硅层316分别作为薄膜晶体管的栅极、栅介电层与沟道区。而位于电容线区域310b的第一金属层312则用作存储电容器的下电极与电容线。
请参考图3E,在埋层304与暴露出的透明导电层302与掺杂非晶硅层318上沉积一层第二金属层320,然后再涂覆第二光刻胶层322。接着,例如用半调式光掩模为第二道光掩模来对第二光刻胶层322进行一次光刻工艺,以图案化第二光刻胶层322,形成如图3E所示的第二光刻胶层322的轮廓。
在像素区域、薄膜晶体管区域308a的源极/漏极区域、存储电容器的上电极区域、数据线区域与端子区域上的第二光刻胶层322完全没有曝光,所以保留了完整的第二光刻胶层322。在薄膜晶体管区域308a的信道区上的第二光刻胶层322为部分曝光,所以留下部分厚度的第二光刻胶层322。而像素电极区域的周边区域(除了要与源极/漏极以及与上电极连接的部分外)上的第二光刻胶层322则为完全曝光,所以没有任何第二光刻胶层322留下来。
请参考图3F,用非等向性刻蚀法来往下进行刻蚀。由于第二光刻胶层322在不同区域的厚度不一,因此不同区域的刻蚀深度也不同。
在图3F的剖面AA’的部分,在被部分厚度的第二光刻胶层322所覆盖的薄膜晶体管区域308a,往下刻蚀直至暴露出非晶硅层316为止。在此,同时定义第二金属层320与掺杂非晶硅层318,以形成薄膜晶体管的源极/漏极320a以及其下的欧姆接触层318a。在薄膜晶体管区域308a周围没有覆盖第二光刻胶层322的区域,第二金属层320、埋层304与透明导电层302都被移除,以将透明导电层302定义出像素电极302a。
在图3F的剖面BB’的部分,在暴露出的电容线区域108b,往下刻蚀直至暴露出第一金属层312为止。在此,定义第二金属层320,以同时形成数据线320b与存储电容器的上电极320c。
在图3F的剖面CC’的部分,在暴露出的端子区域308c,都往下刻蚀直至暴露出介电层314为止。在端子区域308c周围没有被第二光刻胶层322覆盖的区域,则基板300以上的各层都被去除,暴露出基板300。
接着,在暴露出的各种材料层上沉积一层保护层324。上述保护层324的材料例如可为介电材料,如氮化硅、氧化硅或氮氧化硅。然后剥离第二光刻胶层322以及其上的保护层324,得到如图3F的结构。
请同时参考图3G与图4B,图4B为图3G的俯视示意图。由于埋层304与介电层314的材料相同,所以可以使用适用的刻蚀液来同时剥离侧边有暴露出的埋层304与介电层314。在剥离侧边有暴露出的埋层304与介电层314的同时,位于埋层304与介电层314上的各材料层也跟着一起被剥离了,而得到如图3G的结构,完成薄膜晶体管阵列基板的工艺。
上述保护层324保护着薄膜晶体管区域308a作为信道区的非晶硅层316与电容线区域310b作为存储电容器的电容介电层的介电层314,使其不受到刻蚀液的侵蚀。
实施例二在此仍然先利用第一道半调式光掩模在透明电极和基板中形成扫描线沟道与电容线沟道,先定义好第一金属层的相关图案。其中,让扫描线沟道与电容线沟道的靠近端子区域端的深度渐减,让端子区域的焊垫部分位于基板上,以利于进行后续的打线工艺。接着,利用埋层的退后刻蚀,让位于薄膜晶体管区域、扫描线区域以及电容线区域的第二金属层以及位于端子区域的第一金属层可分别和透明导电层搭接在一起。再利用第二道半调式光掩模,将像素电极、源极/漏极、存储电容器的上电极以及数据线的图案一一定义出来。因此,整个液晶显示器的薄膜晶体管阵列基板的工艺只需要两道光掩模即可完成。
实施例三
图5A-5E为依照本发明实施例的一种液晶显示器的薄膜晶体管阵列基板的制造流程剖面结构示意图,图6A-6B为液晶显示器的薄膜晶体管阵列基板在不同制造阶段的俯视示意图。
请同时参照图5A与图6A,图6A为图5A的俯视示意图。在基板500上依次形成透明导电层502和第一光刻胶层504,然后使用第一道光掩模来进行光刻刻蚀工艺,在基板500上同时形成扫描线沟道506与电容线沟道508。扫描线沟道506与电容线沟道508以外的基板500仍然依次被透明导电层502和第一光刻胶层504覆盖。
在图5A中扫描线沟道506可分为三个区域,其分别为薄膜晶体管区域506a(图5A的剖面AA’)、扫描线区域506b与端子区域506c。电容线沟道508则只分为两个区域,其分别为电容线区域508b(图5A的剖面BB’)与端子区域508c(图5A的剖面CC’)。上述端子区域506c与508c的结构是一样的,因此后面对端子区域506c与508c的叙述不会特别加以区分。
请同时参照图5B与图6A,在基板500上的扫描线沟道506与电容线沟道508中以及第一光刻胶层504上依次沉积第一金属层512、介电层514、非晶硅层516和保护层524。然后利用公知的适用溶剂将第一光刻胶层504剥离,连带地将位于第一光刻胶层504上的第一金属层512、介电层514、非晶硅层516和保护层524一起剥离,只剩下扫描线沟道506与电容线沟道508中的第一金属层512、介电层514、非晶硅层516和保护层524。上述保护层524的材料例如可为介电材料,如氮化硅、氧化硅或氮氧化硅。
在扫描线沟道506的薄膜晶体管区域506a中的第一金属层512、介电层514与非晶硅层516分别依次作为薄膜晶体管的栅极、栅介电层以及沟道区。在电容线沟道508的存储电容器区域508b中的第一金属层512作为存储电容器的电容线,兼用作存储电容器的下电极。
在图5C中,在基板500上涂覆第二光刻胶层522,然后例如用半调式光掩模为第二道光掩模来对第二光刻胶层522进行一次光刻工艺,以图案化第二光刻胶层522,形成如图5C所示的第二光刻胶层522的轮廓。
在薄膜晶体管区域506a与相邻的像素区域间、端子区域508c的第二光刻胶层522为完全曝光,所以没有留下任何第二光刻胶层522。在薄膜晶体管区域506a的源极/漏极区域以及在电容线区域508b的上电极区域与数据线区域上的第二光刻胶层522的曝光量减少,因此留有薄薄一层的第二光刻胶层522。在薄膜晶体管区域506a与像素电极的搭接区域以及电容线区域508b的上电极与像素电极的搭接区域上的第二光刻胶层522的曝光量继续减少,因此留有较厚的第二光刻胶层522。而在像素区域、薄膜晶体管区域506a的信道区域、电容器上电极区域与数据线区域之间的间隔区域(在电容线区域508b中)以及端子区域508c的周围区域上的第二光刻胶层522完全没有曝光,所以保留了完整的第二光刻胶层522。
在图5D中,用非等向性刻蚀法来往下进行刻蚀。由于第二光刻胶层522在不同区域的厚度不一,因此不同区域的刻蚀深度也不同。
在图5D的剖面AA’的部分,有部分厚度的第二光刻胶层522覆盖的薄膜晶体管区域506a,往下刻蚀直至暴露出非晶硅层516为止。在薄膜晶体管区域506a周围没有覆盖第二光刻胶层522的区域,透明导电层502与部分厚度的基板500都被去除,以将透明导电层502定义出像素电极502a。而在薄膜晶体管区域506a周围覆盖有部分厚度的第二光刻胶层522的区域,则暴露出透明导电层502,作为薄膜晶体管区域506a与像素电极502a的搭接区域。
在图5D的剖面BB’的部分,在有部分厚度的第二光刻胶层522的电容线区域508b,往下刻蚀直至暴露出非晶硅层516为止。在电容线区域508b周围覆盖有部分厚度的第二光刻胶层522的区域,则暴露出透明导电层502,作为电容线区域508b的上电极与像素电极502a的搭接区域。
在图5D的剖面CC’的部分,暴露出的端子区域508c,第一金属层512以上的各层都被移除。
然后在暴露出的基板500、非晶硅层516、透明导电层502与第二光刻胶层522上依次形成掺杂非晶硅层518与第二金属层520。
请同时参照图5E与图6B,图6B为图5E的俯视示意图。先以等向刻蚀法来侧蚀透明电极层502暴露出的侧边,使透明电极层502的侧边轮廓后退,定义出像素电极502a,以避免透明电极层502与第二金属层520之间应该断开的位置发生短路的问题。接着剥离第二光刻胶层522,连带地将第二光刻胶层522上的掺杂非晶硅层518与第二金属层520一起剥离,完成整个薄膜晶体管阵列基板的工艺。
完成后,留下的第二金属层520在薄膜晶体管区域506a的保护层524的两侧形成源极/漏极520a,留下的掺杂非晶硅层518则形成欧姆接触层518a。在电容线区域508b留下的第二金属层520,则分别成为数据线520b与上电极520c。而在端子区域508c留下的第二金属层520则成为焊垫520d。
在实施例三中,第一次的光刻刻蚀工艺与实施例一相同,都是先利用第一道光掩模在透明电极和基板中形成扫描线沟道与电容线沟道,初步定义出与扫描线相关的薄膜晶体管区域与端子区域以及与电容线相关的存储电容器区域与端子区域。然后在扫描线沟道与电容线沟道依次沉积所需不同材料层,但是将实施例一的掺杂非晶硅层改成保护层。然后利用第二道光掩模进行第二次光刻刻蚀工艺,将薄膜晶体管的源极/漏极、存储电容器的上电极、数据线与端子区域的焊垫等区域的保护层去除。然后才依次沉积掺杂非晶硅层与第二金属层于上述的区域上,将所需的薄膜晶体管结构、电容器上电极结构以及数据线结构一一定义出来。因此,整个液晶显示器的薄膜晶体管阵列基板的工艺只需要两道光掩模即可完成。
由上述本发明实施例可知,应用本发明所公开的液晶显示器的阵列基板制造方法,利用如半调式光掩模以及光刻胶层剥离法,只要两道光掩模即可完成整个薄膜晶体管阵列基板的工艺。因此对于制造成本的降低与产量的提高有很大的帮助。
本发明描述的优选实施例不能认为是对本发明的限定。显然在不脱离本发明的精神和范围的情况下,本领域的普通技术人员可以对本发明做出各种改进和变化。因此,本发明意图覆盖所有落入所附权利要求及其等效物的范围之内的改进和变化。
Claims (13)
1.一种液晶显示器的薄膜晶体管阵列基板的制造方法,其特征在于,该薄膜晶体管阵列基板的制造方法包括:
形成一透明导电层在一基板上;
图案化该透明导电层与该基板,以在该透明导电层与该基板中形成平行交错排列的至少一扫描线沟道与至少一电容线沟道,该至少一扫描线沟道具有至少一薄膜晶体管区域、一扫描线区域与至少一第一端子区域,该至少一电容线沟道具有至少一电容线区域与至少一第二端子区域;
依次形成一第一金属层、一介电层、一硅层与一掺杂硅层分别在该至少一扫描线沟道与该至少一电容线沟道中;
形成一第二金属层在该掺杂硅层与该透明导电层上;以及
以一次曝光的光刻刻蚀法,同时定义出一薄膜晶体管结构在该薄膜晶体管区域中,一存储电容与一数据线在该电容线区域中,以及两端子结构分别在该第一与第二端子区域中。
2.根据权利要求1所述的薄膜晶体管阵列基板的制造方法,其特征在于,该硅层包括一非晶硅层。
3.根据权利要求1所述的薄膜晶体管阵列基板的制造方法,其特征在于,该掺杂硅层包括一掺杂非晶硅层。
4.一种液晶显示器的薄膜晶体管阵列基板的制造方法,其特征在于,该薄膜晶体管阵列基板的制造方法包括:
形成一透明导电层在一基板上;
形成一埋层在该透明导电层上;
图案化该埋层、该透明导电层与该基板,以在该透明导电层与该基板中形成平行交错排列的至少一扫描线沟道与至少一电容线沟道,该至少一扫描线沟道具有至少一薄膜晶体管区域、一扫描线区域与至少一第一端子区域,该至少一电容线沟道具有至少一电容线区域与至少一第二端子区域,该第一端子区域与该第二端子区域在该基板中的沟道深度往末端方向递减为零;
依次形成一第一金属层、一介电层、一硅层与一掺杂硅层分别在该至少一扫描线沟道与该至少一电容线沟道中以及环绕该第一端子区域与该第二端子区域末端外围部分的该基板上,其中该介电层与该埋层的材料相同;
侧蚀该埋层与该介电层的暴露侧壁,使该埋层与该介电层的侧边轮廓后退;
形成一第二金属层在暴露出的该埋层、该透明导电层与该掺杂硅层上;
使用一次曝光的光刻刻蚀法,同时定义出一薄膜晶体管结构在该薄膜晶体管区域中,一存储电容与一数据线在该电容线区域中,以及二端子结构分别在该第一与第二端子区域中;
形成一保护层在暴露出的各层上;
去除该一次曝光的光刻刻蚀法所残留的光刻胶及其上各层;以及
去除侧壁暴露出的该埋层、该介电层及前述两者上的各层。
5.根据权利要求4所述的薄膜晶体管阵列基板的制造方法,其特征在于,该硅层包括一非晶硅层。
6.根据权利要求4所述的薄膜晶体管阵列基板的制造方法,其特征在于,该掺杂硅层包括一掺杂非晶硅层。
7.根据权利要求4所述的薄膜晶体管阵列基板的制造方法,其特征在于,该保护层包括氮化硅层、氧化硅层或氮氧化硅层。
8.一种液晶显示器的薄膜晶体管阵列基板的制造方法,其特征在于,该薄膜晶体管阵列基板的制造方法包括:
形成一透明导电层在一基板上;
图案化该透明导电层与该基板,以在该透明导电层与该基板中形成平行交错排列的至少一扫描线沟道与至少一电容线沟道,该至少一扫描线沟道具有至少一薄膜晶体管区域、一扫描线区域与至少一第一端子区域,该至少一电容线沟道具有至少一电容线区域与至少一第二端子区域;
依次形成一第一金属层、一介电层、一硅层与一保护层分别在该至少一扫描线沟道与该至少一电容线沟道中;
使用一次曝光的光刻刻蚀法,在该薄膜晶体管区域中去除该保护层与该掺杂非晶硅层以定义出两源极/漏极区域,在该电容线区域中去除该保护层与该掺杂非晶硅层以定义出上电极区域与数据线区域,在该第一与第二端子区域中去除该保护层、该掺杂非晶硅层与该非晶硅层以暴露出该第一金属层;
依次形成一掺杂硅层与一第二金属层在该两源极/漏极区域、该上电极区域、该数据线区域、该第一与第二端子区域以及残留的光刻胶层上;
侧蚀该透明电极层的暴露侧壁,使该透明电极层的侧边轮廓后退;以及去除残余的该光刻胶层。
9.根据权利要求8所述的薄膜晶体管阵列基板的制造方法,其特征在于,该硅层包括一非晶硅层。
10.根据权利要求8所述的薄膜晶体管阵列基板的制造方法,其特征在于,该掺杂硅层包括一掺杂非晶硅层。
11.根据权利要求8所述的薄膜晶体管阵列基板的制造方法,其特征在于,该保护层包括氮化硅层、氧化硅层或氮氧化硅层。
12.一种液晶显示器的薄膜晶体管阵列基板,其特征在于,该薄膜晶体管阵列基板包括:
一基板,其具有平行交错排列的至少一扫描线沟道与至少一电容线沟道,该至少一扫描线沟道具有至少一薄膜晶体管区域与一扫描线区域;
至少一薄膜晶体管,位于该扫描线沟道的该薄膜晶体管区域中;
至少一扫描线,位于该扫描线沟道的该扫描线区域中,并与该薄膜晶体管的栅极电性相接;
至少一存储电容器,位于该电容线沟道中;
至少一数据线,位于该基板上,并跨越该至少一扫描线沟道与该至少一电容线沟道,该至少一数据线与该薄膜晶体管的源极/漏极之一电性相接;以及
至少一像素电极,位于该基板上的该至少一数据线与该至少一扫描线之间,并与该薄膜晶体管的另一源极/漏极电性相接。
13.根据权利要求12项所述的薄膜晶体管阵列基板,其特征在于,还包括多个焊垫分别位于该扫描线沟道与该电容线沟道的末端区域中及其外围的该基板上。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610145797 CN1963651A (zh) | 2006-11-21 | 2006-11-21 | 液晶显示器的薄膜晶体管阵列基板及其制造方法 |
CN2007101820667A CN101187765B (zh) | 2006-11-21 | 2007-10-24 | 液晶显示器的薄膜晶体管阵列基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610145797 CN1963651A (zh) | 2006-11-21 | 2006-11-21 | 液晶显示器的薄膜晶体管阵列基板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1963651A true CN1963651A (zh) | 2007-05-16 |
Family
ID=38082758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610145797 Pending CN1963651A (zh) | 2006-11-21 | 2006-11-21 | 液晶显示器的薄膜晶体管阵列基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1963651A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101833201B (zh) * | 2009-03-12 | 2014-02-19 | 北京京东方光电科技有限公司 | 扫描线序号的标注方法 |
-
2006
- 2006-11-21 CN CN 200610145797 patent/CN1963651A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101833201B (zh) * | 2009-03-12 | 2014-02-19 | 北京京东方光电科技有限公司 | 扫描线序号的标注方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4004835B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
CN102034750B (zh) | 阵列基板及其制造方法 | |
CN100462825C (zh) | 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法 | |
US7084430B2 (en) | Pixel structure and fabricating method thereof | |
US7501655B2 (en) | Thin film transistor array panel | |
EP1873833A1 (en) | Thin film transistor array substrate and method of fabricating the same | |
CN100395598C (zh) | 液晶显示器件的阵列基板及其制造方法 | |
US8969875B2 (en) | Thin film transistor substrate and method for fabricating the same | |
KR100348995B1 (ko) | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 | |
CN1333432C (zh) | 薄膜晶体管阵列基板的制造方法 | |
JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
US11114476B2 (en) | Manufacturing method of TFT array substrate, TFT array substrate and display panel | |
US8216891B2 (en) | LCD TFT array plate and fabricating method thereof | |
KR100947538B1 (ko) | 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
US20040207791A1 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
US8293564B2 (en) | Method of manufacturing thin film transistor substrate | |
CN1963651A (zh) | 液晶显示器的薄膜晶体管阵列基板及其制造方法 | |
US7858413B2 (en) | Manufacturing method of pixel structure | |
CN101187765B (zh) | 液晶显示器的薄膜晶体管阵列基板及其制造方法 | |
CN101409262B (zh) | 像素结构的制造方法 | |
KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
JP5038047B2 (ja) | 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法 | |
KR20000061175A (ko) | 액정표시장치의 제조방법 | |
CN117913099A (zh) | 一种显示面板及其制备方法和显示设备 | |
KR100878276B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |