CN1955825A - 薄膜晶体管阵列基板以及液晶显示面板 - Google Patents

Abstract

一种薄膜晶体管阵列基板，其包括基板、扫描线与数据线、像素单元、扫描焊垫、数据焊垫、第一开关元件以及第二开关元件。基板具有显示区以及周边线路区。扫描线与数据线设置于基板上，并将显示区划分成多个像素区域。像素单元设置于像素区域其中之一内，且其通过扫描线及数据线而驱动。扫描焊垫与数据焊垫设置于周边线路区内，并分别电连接至扫描线与数据线。第一与第二开关元件设置于周边线路区内，其中于相邻两个扫描焊垫之间设置有至少一个第一开关元件，且其与位于两侧的扫描焊垫电连接，而在相邻两个数据焊垫之间设置有至少一个第二开关元件，且其与位于两侧的数据焊垫电连接。

Description

薄膜晶体管阵列基板以及液晶显示面板

技术领域

本发明涉及一种元件阵列基板(device array substrate)以及显示面板(display panel)，且特别涉及一种具有静电防护功能(anti-static capability)的薄膜晶体管阵列基板(Thin Film Transistor array substrate，TFT arraysubstrate)以及液晶显示面板(Liquid Crystal Display panel，LCD panel)。

背景技术

近年来，由于光电技术与半导体制造技术的成熟，带动了平面显示器(Flat Panel Display)的蓬勃发展，其中薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display，TFT-LCD)基于其低电压操作、操作速度快、重量轻以及体积小等优点，而逐渐成为显示器产品的主流。

薄膜晶体管液晶显示器主要包括液晶显示面板及背光模块(backlightmodule)，其中液晶显示面板是由彩色滤光基板(Color Filter，C/F)、薄膜晶体管阵列基板(Thin Film Transistor array substrate，TFT arraysubstrate)以及设置于此两基板间的液晶层所构成，而背光模块是用以提供此液晶显示面板所需的面光源，以使液晶显示器达到显示的效果。

图1为一种公知薄膜晶体管阵列基板的示意图。请参照图1，此薄膜晶体管阵列基板100包括基板110、多条扫描线120与数据线130、像素单元150、扫描焊垫160、数据焊垫170、内部静电防护环192(inner guardring)以及外部静电防护环194。

基板110具有显示区112(display region)以及周边线路区114(peripheral circuit region)。扫描线120与数据线130设置于基板110上，其中扫描线120与数据线130于将显示区112划分成多个像素区域140。像素单元150分别设置于像素区域140其中之一内，且其通过扫描线120及数据线130而驱动，此像素单元150是由薄膜晶体管152与像素电极154所组成。

请继续参照图1，扫描焊垫160设置于周边线路区114内，且扫描焊垫160电连接至扫描线120。数据焊垫170设置于周边线路区114内，且数据焊垫170电连接至数据线130。内部静电防护环192设置于周边线路区114内，且位于扫描焊垫160与显示区112之间以及位于数据焊垫170与显示区112之间，且内部静电防护环192电连接至扫描线120与数据线130。此内部静电防护环192是由主动开关元件(如薄膜晶体管或是二极管)与其周围的扫描线120与数据线130所构成的静电防护电路。另外，外部静电防护环194(out guard ring)设置于周边线路区114内，且位于扫描焊垫160与基板110外缘之间以及位于数据焊垫160与基板110外缘之间，且外部静电防护环194分别电连接至扫描线120与上述这些数据线130。同样地，此外部静电防护环194是由主动开关元件(如薄膜晶体管或是二极管)与其周围的扫描线120与数据线130所构成的静电防护电路。

由于薄膜晶体管阵列基板100在制作的过程中，通常会因为外在因素，例如人为搬运或环境变化等，而在基板内产生静电累积的现象。如此一来，当电荷累积至一定数量之后，便可能因为静电放电而导致薄膜晶体管阵列基板100上的线路或薄膜晶体管152遭受破坏。所以，才通过上述的内部静电防护环192以及外部静电防护环194而使静电宣泄到整个基板，因而避免在局部累积的静电破坏了显示区112中的像素单元150或线路。

更详细地说，内部静电防护环192或是外部静电防护环194是通过主动开关元件(图中未表示)串接扫描线120与数据线130的结构，当扫描线120与数据线130或薄膜晶体管152上的静电超过负荷时，便可开启主动开关元件而使静电分散至内部静电防护环192及/或外部静电防护环194上，而达到静电防护的功能。

但是，仅利用上述的内部静电防护环192与外部静电防护环194的设计，仍有可能会发生静电破坏的现象，尤其是在扫描焊垫160与数据焊垫170的位置，因为其面积较大而特别容易累积大量静电。所以，当静电无法宣泄时，薄膜晶体管阵列基板100上的线路或薄膜晶体管152仍然会有静电破坏的现象产生。

发明内容

鉴于上述情况，本发明的目的就是提供一种薄膜晶体管阵列基板，其适于宣泄基板上所累积的大量静电，进而减少基板上所产生的静电破坏现象。

本发明的再一目的是提供一种液晶显示面板，其利用上述的薄膜晶体管阵列基板，而使得此液晶显示面板具有良好的静电防护能力。

基于上述目的或其它目的，本发明提出一种薄膜晶体管阵列基板，包括基板、多条扫描线与多条数据线、多个像素单元、多个扫描焊垫、多个数据焊垫、多个第一开关元件以及多个第二开关元件。基板具有显示区以及周边线路区。扫描线与数据线设置于基板上，其中扫描线与数据线将显示区划分成多个像素区域。像素单元分别设置于像素区域其中之一内，且其通过扫描线及数据线而驱动。扫描焊垫设置于周边线路区内，且扫描焊垫电连接至扫描线。数据焊垫设置于周边线路区内，且数据焊垫电连接至数据线。第一开关元件设置于周边线路区内，其中于相邻两个扫描焊垫之间设置有至少一个第一开关元件，且各第一开关元件会与位于其两侧的扫描焊垫电连接。第二开关元件设置于周边线路区内，其中于相邻二数据焊垫之间设置有至少一个第二开关元件，其中各第二开关元件会与位于其两侧的数据焊垫电连接。

在本发明的一实施例中，上述之于相邻二扫描焊垫之间设置有两个第一开关元件，且两个第一开关元件是以并联方式而设置。

在本发明的一实施例中，上述之于相邻二数据焊垫之间设置有两个第二开关元件，且两个第二开关元件是以并联方式而设置。

在本发明的一实施例中，上述的每一第一开关元件包括浮置栅极、栅绝缘层、半导体层以及源极/漏极。浮置栅极设置于基板上。栅绝缘层覆盖浮置栅极。半导体层设置于浮置栅极上方的栅绝缘层上。源极/漏极设置于半导体层上，其中源极/漏极会与位于其两侧的扫描焊垫电连接。另外，上述的源极/漏极是非对称地设置或是对称地设置。

在本发明的一实施例中，上述的每一第二开关元件包括浮置栅极、栅绝缘层、半导体层以及源极/漏极。浮置栅极设置于基板上。栅绝缘层覆盖浮置栅极。半导体层设置于浮置栅极上方的栅绝缘层上。源极/漏极设置于半导体层上，其中源极/漏极会与位于其两侧的数据焊垫电连接。另外，上述的源极/漏极是非对称地设置或是对称地设置。

在本发明的一实施例中，上述的每一像素单元包括薄膜晶体管以及像素电极。薄膜晶体管设置于其中一像素区域内。像素电极设置于其中一像素区域内，并与薄膜晶体管电连接。

在本发明的一实施例中，上述的薄膜晶体管阵列基板，还包括多个内部静电防护环(inner guard ring)，其设置于周边线路区内，且位于扫描焊垫与显示区之间以及位于数据焊垫与显示区之间，且内部静电防护环电连接至扫描线与数据线。

在本发明的一实施例中，上述的薄膜晶体管阵列基板，还包括多个外部静电防护环(out guard ring)，其设置于周边线路区内，且位于扫描焊垫与基板外缘之间以及位于数据焊垫与基板外缘之间，且外部静电防护环分别电连接至扫描线与数据线。

基于上述目的或其它目的，本发明再提出一种液晶显示面板，包括彩色滤光基板、薄膜晶体管阵列基板以及液晶层。此薄膜晶体管阵列基板可以是如上所述的薄膜晶体管阵列基板，且液晶层设置于彩色滤光基板与薄膜晶体管阵列基板之间。

本发明因采用第一开关元件与第二开关元件，且将其分别设置在相邻的两个扫描焊垫与相邻的两个数据焊垫之间，所以当静电大量累积在扫描焊垫或是数据焊垫时，静电将可以在第一开关元件及/或第二开关元件上发生电荷耦合效应，而使得第一开关元件及/或第二开关元件开启。藉此，静电可以在相邻的扫描线或相邻的数据线之间传导，而减少在薄膜晶体管阵列基板上产生的静电破坏现象。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为一种公知薄膜晶体管阵列基板的示意图。

图2为本发明较佳实施例的一种薄膜晶体管阵列基板的示意图。

图3为图2中的扫描焊垫在A区域的放大俯视示意图。

图3A为图3中沿A-A’线的剖面示意图。

图3B为图3中沿B-B’线的剖面示意图。

图4为图2中的扫描焊垫在B区域的放大俯视示意图。

图4A为图4中沿C-C’线的剖面示意图。

图4B为图4中沿D-D’线的剖面示意图。

图5为本发明较佳实施例的一种液晶显示面板的示意图。

主要元件标记说明

100、200：薄膜晶体管阵列基板

110、210：基板

112、212：显示区

114、214：周边线路区

120、220：扫描线

130、230：数据线

140、240：像素区域

150、250：像素单元

152、252：薄膜晶体管

154、254：像素电极

160、260：扫描焊垫

170、270：数据焊垫

192、292：内部静电防护环

194、294：外部静电防护环

280a、280a’：第一开关元件

280b：第二开关元件

282a、282b：浮置栅极

284：栅绝缘层

286a、286b：半导体层

288a、288b：源极/漏极

300a、300b、300c：开口

310：导电层

400：液晶显示面板

410：彩色滤光基板

420：薄膜晶体管阵列基板

430：液晶层

A、B：区域

A-A’、B-B’、C-C’、D-D’：剖面线

L1、L2、L3、L4：接触长度

具体实施方式

图2为本发明较佳实施例的一种薄膜晶体管阵列基板的示意图。请参照图2，此薄膜晶体管阵列基板200包括基板210、多条扫描线220与数据线230、多个像素单元250、多个扫描焊垫260与数据焊垫270、多个第一开关元件280a以及多个第二开关元件280b。

基板210具有显示区212以及周边线路区214。扫描线220与数据线230设置于基板210上，其中扫描线220与数据线230将显示区212划分成多个像素区域240。每一像素单元250设置于像素区域240其中之一内，且其通过扫描线220及数据线230而驱动。扫描焊垫260设置于周边线路区214内，且扫描焊垫260电连接至扫描线220。数据焊垫270设置于周边线路区214内，且数据焊垫270电连接至数据线230。第一开关元件280a设置于周边线路区214内，其中于相邻两个扫描焊垫260之间设置有至少一个第一开关元件280a(图2中表示了两个)，且各第一开关元件280a会与位于其两侧的扫描焊垫260电连接。第二开关元件280b设置于周边线路区214内，其中于相邻两个数据焊垫270之间设置有至少一个第二开关元件280b(图2中表示了两个)，其中各第二开关元件280b会与位于其两侧的数据焊垫270电连接。

请参照图2，在本发明的一实施例中，每一像素单元250包括薄膜晶体管252以及像素电极254。薄膜晶体管252设置于其中一像素区域240内。像素电极254设置于其中一像素区域240内，并与薄膜晶体管252电连接。

另外，如图2所示，薄膜晶体管阵列基板200例如还包括多个内部静电防护环292，其设置于周边线路区214内，且位于扫描焊垫260与显示区214之间以及位于数据焊垫270与显示区214之间，且内部静电防护环292电连接至扫描线220与数据线230。并且，薄膜晶体管阵列基板200例如还包括多个外部静电防护环294，其设置于周边线路区214内，且位于扫描焊垫260与基板210外缘之间以及位于数据焊垫270与基板210外缘之间，且外部静电防护环294分别电连接至扫描线220与数据线230。

更详细地说，内部静电防护环292或是外部静电防护环294是通过主动开关元件(图中未表示)串接扫描线220与数据线230的电路结构，当扫描线220与数据线230或薄膜晶体管252上的静电大量累积时，便会开启主动开关元件而使静电分散至内部静电防护环292及/或外部静电防护环294上，以达到静电防护的功能。但是，在扫描焊垫260或是数据焊垫270的区域，仍有可能会产生大量的静电累积。因此，本发明在相邻的两个扫描焊垫260以及相邻的两个数据焊垫270之间，分别设置了第一开关元件280a与第二开关元件280b。

在本发明的一实施例中，于相邻两个扫描焊垫260之间设置有两个第一开关元件280a，且两个第一开关元件280a是以并联方式而设置。另外，相邻两个数据焊垫270之间例如是设置有两个第二开关元件280b，且两个第二开关元件280b是以并联方式而设置，如此，静电即可以通过双向传输(two-way conducting)的方式而传导。

图3为图2中的扫描焊垫在A区域的放大俯视示意图，图3A为图3中沿A-A’线的剖面示意图，图3B为图3中沿B-B’线的剖面示意图。

请共同参照图3与图3A，在本发明的一实施例中，每一第一开关元件280a包括浮置栅极282a、栅绝缘层284、半导体层286a以及源极/漏极288a。浮置栅极282a设置于基板210上。栅绝缘层284覆盖浮置栅极282a。半导体层286a设置于浮置栅极282a上方的栅绝缘层284上。源极/漏极288a设置于半导体层286a上，其中源极/漏极288a会与位于其两侧的扫描焊垫260电连接。

公知的形成像素阵列的工艺，是在基板210上形成导线(例如是扫描线、数据线)、薄膜晶体管以及像素电极等元件，此工艺可以是五道光刻掩膜工艺、四道光刻掩膜工艺或是任何已知的像素阵列工艺。请同时参照图3、图3A与图3B，以五道光刻掩膜工艺为例，如图3中表示的扫描线220、扫描焊垫260以及第一开关元件280a的浮置栅极282a是利用第一道光刻掩膜工艺而制成(Metal 1)，其直接设置于基板210上。然后，在基板210上会再全面形成栅绝缘层284以覆盖扫描线220、扫描焊垫260以及浮置栅极282a。接着，以第二道光刻掩膜工艺于浮置栅极282a上制作半导体层286a。再接着，以第三道光刻掩膜工艺制作源极/漏极288a的金属层(Metal 2)。之后，在基板210上再全面覆盖保护层300，再以第四道光刻掩膜工艺定义出开口300a与开口300b，也就是在扫描线220上方的保护层300的位置形成开口300a，此开口300a暴露出源极/漏极288a的金属层(如图3A所示)，以及在扫描焊垫260上方的栅绝缘层284与保护层300中制作开口300b，使扫描焊垫260暴露出来(如图3B所示)。接着，再以第五道光刻掩膜工艺于扫描焊垫260和扫描线220上制作导电层310(例如是铟锡氧化物层，ITO)。值得注意的是，如图3、图3A与图3B中所表示的导电层310就可以通过开口300a与开口300b，而使得源极/漏极288a与扫描焊垫260彼此电连接。

也就是说，当图3表示的其中一个扫描焊垫260累积有大量静电时，此静电将可以由扫描焊垫260传导至第一开关元件280a中的源极/漏极288a。然后，源极/漏极288a与浮置栅极282a之间将会产生电荷耦合效应(coupling)，而使第一开关元件280a开启。其结果是，累积在其中一个扫描焊垫260上的静电，其可以通过第一开关元件280a的半导体层286a而传导到其相邻的扫描线220上。因此，静电就不会局部累积在一个扫描焊垫260上，而可以避免在扫描焊垫260的邻近区域产生静电破坏的现象。

另外，值得注意的是，第一开关元件280a中的源极/漏极288a可以是非对称地设置或是对称地设置。请参照图3，在一实施例中，第一开关元件280a中的源极/漏极288a例如是以非对称的方式而设置，此时，在有限的空间下，可使源极/漏极288a拥有较好的静电聚集的能力，并可以提高源极/漏极288a和浮置栅极282a之间的电荷耦合效应。更详细地说，第一开关元件280a中一方的源极(或漏极)的长度是L1，而另一方的漏极(或源极)的长度是L2，且L2的长度大于L1的长度。由于L2较长，所以具有L2长度的漏极将具有较大的空间可聚集静电，因而使此漏极和其底下的浮置栅极282a之间更容易发生电荷耦合效应。其结果是，当静电累积时，第一开关元件280a将更容易开启，并使静电从具有L2长度的漏极的一侧传导到具有L1长度的源极的一侧。

另外，请继续参照图3，当在两个相邻扫描焊垫260之间设置两个第一开关元件280a、280a’时，另一个第一开关元件280a’最好也是采用非对称设置。特别是，此时设置在此第一开关元件280a’的浮置栅极282a上方的源极/漏极288a，其长度会与上述的情况相反。也就是说，如图3所表示的另一个第一开关元件280a’，其一方的源极(或漏极)的长度是L3，而另一方的漏极(或源极)的长度是L4，且L3的长度大于L4的长度。其结果是，静电将可以从具有L3长度的源极(或漏极)的一侧传导到具有L4长度的漏极(或源极)的一侧。综上所述，当在扫描焊垫260之间设置两个并联的第一开关元件280a、280a’，且其源极/漏极288a为非对称设置时，除了第一开关元件280a、280a’的开启可较快速外，静电的传导方向也可以是通过双向流通(two-way conducting)的方式而进行。

图4为图2中的扫描焊垫在B区域的放大俯视示意图，图4A为图4中沿C-C’线的剖面示意图，图4B为图4中沿D-D’线的剖面示意图。

请共同参照图4与图4A，在本发明的一实施例中，每一第二开关元件280b包括浮置栅极282b、栅绝缘层284、半导体层286b以及源极/漏极288b。浮置栅极282b设置于基板210上。栅绝缘层284覆盖浮置栅极282b。半导体层286b设置于浮置栅极282b上方的栅绝缘层284上。源极/漏极288b设置于半导体层286b上，其中源极/漏极288b会与位于其两侧的数据焊垫270电连接。

同样地，在制作上述的元件时，所使用的工艺可以是五道光刻掩膜工艺、四道光刻掩膜工艺或是任何已知的像素阵列工艺。以五道光刻掩膜工艺为例，并请同时参照图4、图4A与图4B，第二开关元件280b的浮置栅极282b是利用第一道光刻掩膜工艺所制作的(Metal 1)，其是直接制作于基板210上。然后，在基板210上会再全面形成栅绝缘层284以覆盖此浮置栅极282b。接着，以第二道光刻掩膜工艺于浮置栅极282b上制作半导体层286b。再接着，以第三道光刻掩膜工艺制作数据线230、数据焊垫270以及源极/漏极288b的金属层(Metal 2)，特别是，其为同一层金属层。之后，在基板210上再全面覆盖保护层300，再以第四道光刻掩膜工艺定义出开口300c，也就是在数据焊垫270上方的栅绝缘层284与保护层300中制作开口300c，而使数据焊垫270暴露出来。接着，再以第五道光刻掩膜工艺于数据焊垫270和数据线230上制作导电层310(例如是铟锡氧化物层，ITO)。值得注意的是，如图4、图4A与图4B中所示的源极/漏极288b与数据焊垫270是同一金属层，所以其源极/漏极288b与数据焊垫270是彼此电连接的。

也就是说，如图4表示的其中一个数据焊垫270累积有大量静电时，此静电将可以从数据焊垫270传导至第二开关元件280b中的源极/漏极288b。然后，源极/漏极288b与浮置栅极282b之间就可以产生电荷耦合效应(coupling)，而使第二开关元件280b开启。其结果是，累积在其中一个数据焊垫270上的静电，就可以通过第二开关元件280b的半导体层286b而传导到其相邻的数据线230上，所以，静电就不会累积在数据焊垫270上，而可以避免在数据焊垫270的邻近区域产生静电破坏的现象。

另外，同样地，第二开关元件280b中的源极/漏极288b可以是非对称地设置或是对称地设置。此设置的目的、方式以及效果已于上述介绍第一开关元件280a时说明了，在此将不再予以详述。总之，当在数据焊垫270之间设置两个第二开关元件280b，且其源极/漏极288b为非对称设置时，除了第二开关元件280b的开启可较快速外，静电的传导方向也可以是采用双向流通的方式而进行。

综上所述，第一开关元件与第二开关元件的设置，可利用一般的五道光刻掩膜工艺而形成，所以并不需要增加额外的工艺步骤。另外，第一开关元件与第二开关元件分别设置在相邻的两个扫描焊垫与相邻的两个数据焊垫之间，所以当静电累积在扫描焊垫或是数据焊垫上时，静电将可以在第一开关元件及/或第二开关元件上发生的电荷耦合效应，而使得第一开关元件及/或第二开关元件开启。藉此，即可以减少静电过度地累积在局部的扫描焊垫以及数据焊垫上，并进而减少静电破坏现象。此外，将上述的薄膜晶体管阵列基板应用于液晶显示面板的制作，将可以得到具有较佳静电防护效果的液晶显示面板。

图5为本发明较佳实施例的一种液晶显示面板的示意图。此液晶显示面板400包括彩色滤光基板410、薄膜晶体管阵列基板420以及液晶层430。此薄膜晶体管阵列基板420例如是如图2所示的薄膜晶体管阵列基板200，且液晶层430设置于彩色滤光基板410与薄膜晶体管阵列基板420之间。

彩色滤光基板410上设置有共用电极(common electrode)(图中未表示)以及彩色滤光阵列层(color filter array)(图中未表示)，共用电极与薄膜晶体管阵列基板420的像素电极(图中未表示)之间会形成电场，而使得位于彩色滤光基板410与薄膜晶体管阵列基板420之间的液晶分子转动，进而改变入射光的强度。另外，彩色滤光阵列层使液晶显示面板500得以全彩化。并且，由于可以采用如图2所示的薄膜晶体管阵列基板200，因此，本发明的液晶显示面板400将具有良好的静电防护能力。

综上所述，本发明的薄膜晶体管阵列基板以及液晶显示面板具有下列优点：

(1)利用分别设置在相邻的两个扫描焊垫与相邻的两个数据焊垫之间的第一开关元件与第二开关元件，所以当静电大量累积在扫描焊垫或是数据焊垫时，第一开关元件及/或第二开关元件将会开启。藉此，静电即可以在相邻的扫描线或相邻的数据线之间传导，而消除大量静电在局部区域累积而导致的静电破坏现象。

(2)在有限的空间下，第一开关元件和第二开关元件的源极/漏极是采用非对称设置，所以当静电累积在扫描焊垫或是数据焊垫上时，第一开关元件与第二开关元件可用较快的速度开启，而使静电传导到邻近的扫描线或数据线上。

(3)利用两个并联的第一开关元件或两个并联的第二开关元件，将可以使静电的传导方向以双向流通的方式而进行。

(4)第一开关元件与第二开关元件可通过公知的五道光刻掩膜工艺而制作，因此，并不需要增加额外的工艺步骤。

(5)将具有静电防护能力的薄膜晶体管阵列基板应用于液晶显示面板时，由静电累积所引起的静电破坏现象将可获得改善，而使液晶显示面板具有良好的运行性能。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。

Claims (15)

1.一种薄膜晶体管阵列基板，其特征是包括：

基板，具有显示区以及周边线路区；

多条扫描线与多条数据线，设置于该基板上，其中上述这些扫描线与上述这些数据线将该显示区划分成多个像素区域；

多个像素单元，分别设置于上述这些像素区域其中之一内，且其通过上述这些扫描线及上述这些数据线而驱动；

多个扫描焊垫，设置于该周边线路区内，且上述这些扫描焊垫电连接至上述这些扫描线；

多个数据焊垫，设置于该周边线路区内，且上述这些数据焊垫电连接至上述这些数据线；

多个第一开关元件，设置于该周边线路区内，其中于相邻的两个上述扫描焊垫之间设置有至少一个第一开关元件，且各第一开关元件会与位于其两侧的上述这些扫描焊垫电连接；以及

多个第二开关元件，设置于该周边线路区内，其中于相邻的两个上述数据焊垫之间设置有至少一个第二开关元件，其中各第二开关元件会与位于其两侧的上述这些数据焊垫电连接。

2.根据权利要求1所述的薄膜晶体管阵列基板，其特征是于相邻的两个上述扫描焊垫之间设置有两个第一开关元件。

3.根据权利要求2所述的薄膜晶体管阵列基板，其特征是上述两个第一开关元件是以并联方式而设置。

4.根据权利要求1所述的薄膜晶体管阵列基板，其特征是于相邻的两个上述数据焊垫之间设置有两个第二开关元件。

5.根据权利要求4所述的薄膜晶体管阵列基板，其特征是上述两个第二开关元件是以并联方式而设置。

6.根据权利要求1所述的薄膜晶体管阵列基板，其特征是每一第一开关元件包括：

浮置栅极，设置于该基板上；

栅绝缘层，覆盖该浮置栅极；

半导体层，设置于该浮置栅极上方的该栅绝缘层上；以及

源极/漏极，设置于该半导体层上，其中该源极/漏极会与位于其两侧的上述这些扫描焊垫电连接。

7.根据权利要求6所述的薄膜晶体管阵列基板，其特征是该源极/漏极是非对称地设置。

8.根据权利要求6所述的薄膜晶体管阵列基板，其特征是该源极/漏极是对称地设置。

9.根据权利要求1所述的薄膜晶体管阵列基板，其特征是每一第二开关元件包括：

浮置栅极，设置于该基板上；

栅绝缘层，覆盖该浮置栅极；

半导体层，设置于该浮置栅极上方的该栅绝缘层上；以及

源极/漏极，设置于该半导体层上，其中该源极/漏极会与位于其两侧的上述这些数据焊垫电连接。

10.根据权利要求9所述的薄膜晶体管阵列基板，其特征是该源极/漏极是非对称地设置。

11.根据权利要求9所述的薄膜晶体管阵列基板，其特征是该源极/漏极是对称地设置。

12.根据权利要求1所述的薄膜晶体管阵列基板，其特征是每一像素单元包括：

薄膜晶体管，设置于其中一像素区域内；以及

像素电极，设置于其中一像素区域内，并与该薄膜晶体管电连接。

13.根据权利要求1所述的薄膜晶体管阵列基板，其特征是还包括多个内部静电防护环(inner guard ring)，设置于该周边线路区内，且位于上述这些扫描焊垫与该显示区之间以及位于上述这些数据焊垫与该显示区之间，上述这些内部静电防护环电连接至上述这些扫描线与上述这些数据线。

14.根据权利要求1所述的薄膜晶体管阵列基板，其特征是还包括多个外部静电防护环(out guard ring)，设置于该周边线路区内，且位于上述这些扫描焊垫与该基板外缘之间以及位于上述这些数据焊垫与该基板外缘之间，上述这些外部静电防护环分别电连接至上述这些扫描线与上述这些数据线。

15.一种液晶显示面板，其特征是包括：

彩色滤光基板；

薄膜晶体管阵列基板，其是如权利要求1所述；以及

液晶层，设置于该彩色滤光基板与该薄膜晶体管阵列基板之间。

Images