CN1934521A - 启用和停用调压控制器的方法、设备和系统 - Google Patents
启用和停用调压控制器的方法、设备和系统 Download PDFInfo
- Publication number
- CN1934521A CN1934521A CNA2005800094296A CN200580009429A CN1934521A CN 1934521 A CN1934521 A CN 1934521A CN A2005800094296 A CNA2005800094296 A CN A2005800094296A CN 200580009429 A CN200580009429 A CN 200580009429A CN 1934521 A CN1934521 A CN 1934521A
- Authority
- CN
- China
- Prior art keywords
- voltage regulator
- regulator controllers
- output
- nonvolatile memory
- steering logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
在某些实施例中,一般地给出了用于启用和停用调压控制器的方法、设备和系统。在这方面,引入了定序工具,以至少部分地根据存储在非易失性存储器内的设置值来有选择地启用或停用电器中的调压控制器的输出。也讨论了其他实施例,并要求保护这些实施例。
Description
技术领域
本发明的实施例通常涉及电压定序领域,更具体地,涉及用于启用和停用调压控制器的方法、设备和系统。
背景技术
当引入硅器件时,为确保性能可靠,通常要进行大量必须进行的测试来确定合适的斜坡速度(ramp rate)和工作电压电平顺序。通常,通过使用电阻器、电容器等在硬件中设定这些斜坡速度和顺序。这些解决方案不仅增加了电子电路板的总成本,而且,如果需要改变顺序,它们也使得任何对硬件的调整均变得很困难。
附图说明
在附图的各图中,以举例而非限制的方式说明了本发明,在这些图中,相同的附图标记表示类似的元件,其中:
图1是适于实施定序工具的示范性电子设备的框图,该定序工具与本发明的一个实施例相一致。
图2是一种定序工具结构实例的框图,该结构与本发明的一个
实施例相一致。
图3是一种用于启用和停用调压控制器的方法实例的流程图,该方法与本发明的一个实施例相一致。
图4是一种包含内容的产品实例的框图,当上述内容由某一设备访问时,将导致该设备实施本发明的一个或多个实施例的一个或多个方面。
具体实施方式
本发明的实施例一般针对用于启用和停用调压控制器的方法、设备和系统。在这方面,根据本发明的范围更为宽广的教导的一个示范性实施例,引入了定序工具。根据一个示范性实施例,该定序工具采用了一种新颖的方法,以至少部分地根据存储在非易失性存储器内的设置值来有选择地启用或停用电子设备中的调压控制器的输出。根据一种方法实例,该定序工具可获取延迟时间,以便在启用或停用特定的调压控制器之前进行等待。根据另一种方法实例,该定序工具可闭锁电源来防止电源状态的变化,直到调压控制器的输出稳定为止。
在以下的描述中,为了解释的目的,阐明了许多具体细节,以便让读者透彻地理解本发明。然而,很明显,对本领域技术人员而言,无需这些具体细节便可实施本发明的实施例。在其他情况下,以框图的形式示出各种结构和装置,以避免导致本发明的不清晰。
在整个说明书中,“一个实施例”或“某一实施例”意味着,结合该实施例所述的特定特征、结构或特性已被包括在本发明的至少一个实施例中。从而,在整个说明书各处出现的短语“在一个实施例中”或“在某一实施例中”不一定指同一个实施例。而且,可以以任何合适的方式将上述特定特征、结构或特性组合在一个或多个实施例中。
图1是一种适于实施上述定序工具的电子设备实例的框图,该定序工具与本发明的一个实施例相一致。希望用电子设备100代表种类繁多的传统和非传统的计算系统、服务器、网络交换机、网络路由器、无线通信用户单元、无线通信电话基础元件、个人数字助理、机顶盒或任何可以从本发明的教导中获益的电器。根据所示的示范性实施例,电子设备100可包括如图1所示进行连接的一个或多个处理器102、存储控制器104、系统存储器106、输入/输出控制器108、定序工具110、输入/输出装置112、调压控制器114和电源116。可以将定序工具110(在下文中将对此作更全面说明)很好地应用在比图1所示的电子设备复杂程度更高或更低的电子设备中。而且,也可以在硬件(在或不在电子电路板上)与软件的任何组合中很好地实现定序工具110的新颖特性(在下文中将对此作更全面说明)。
处理器102可代表种类繁多的控制逻辑,这些逻辑包括但不限于一个或多个微处理器、可编程逻辑器件(PLD)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)、微控制器等等,尽管本发明不限于这一方面。处理器102可以从一个或多个调压控制器114接收一个或多个工作电压。
存储控制器104可代表任何类型的、连接系统存储器106和电子设备100的其他器件的芯片组或控制逻辑。在一个实施例中,将处理器102与存储控制器104之间的连接称为前端总线。在另一个实施例中,将存储器控制器104称为北桥。存储控制器104可以从一个或多个调压控制器114接收一个或多个工作电压。
系统存储器106可代表任何类型的用于存储数据和指令的设备。典型地,尽管本发明不限于此方面,但是系统存储器106将包括动态随机存储器(DRAM)。在一个实施例中,系统存储器106可包括Rambus动态随机存储器(RDRAM)。在另一个实施例中,系统存储器106包括双倍速率同步动态随机存储器(DDRSDRAM)。系统存储器106可从一个或多个调压控制器114接收一个或多个工作电压。
输入/输出(I/O)控制器108可代表任何类型的、连接I/O装置112和电子设备100的其他器件的芯片组或控制逻辑。在一个实施例中,I/O控制器110遵循PCI局域总线规范的互连外围设备(PCI)-X协议附录(修改版本2.0a,PCI特殊兴趣小组,2003年7月22日发布)。在另一个实施例中,将I/O控制器110称为南桥。I/O控制器108可从一个或多个调压控制器114接收一个或多个工作电压。
定序工具110具有如图2所示的更为具体的结构。定序工具110可执行一种或多种用于启用和停用调压控制器114的方法(如参考图3详细描述的方法)。尽管在图中示出它是I/O控制器108的一部分,但是定序工具110也可以是另一元件的一部分,或是在软件或软件与硬件的组合中得到实施。
输入/输出(I/O)装置112可代表将输入提供给电子设备110或处理电子设备110的输出的任何类型的装置、外围设备或器件。在一个实施例中,尽管本发明不限于此方面,但至少一个I/O装置112可以是网络接口控制器。I/O装置112可以从一个或多个调压控制器114接收一个或多个工作电压。
调压控制器114可代表任何类型的、接收来自电源116的一个或多个电压并将一个或多个工作电压提供给电子设备100的其他器件的器件。在一个实施例中,调压控制器114具有用于启用输出的输入,通过这些输入,定序工具110可以启用或停用调压控制器的输出。在另一个实施例中,调压控制器114具有斜坡速度输入,通过这些输入,定序工具110可以设置输出电压的斜坡速度。在其它实施例中,调压控制器114的输出电压的斜坡速度由外部的硬件器件确定。
电源116可代表任何类型的、向调压控制器114提供输入电压的电源。电源116可以将交流电压(如来自传统的电源插座的交流电压)转换为一个或多个直流电压。在其它实施例中,电源116可从电池中获得电能。当不象完全运行时那样提供所有可用电压时,电源116可提供备用电压。该备用电压使得定序工具110在上电前便可运行。在一个实施例中,电源116具有闭锁输入,通过该输入,定序工具110可以在调压控制器114处于容限(tolerance)之内以前防止电源状态变化。
图2是一种定序工具结构实例的框图,该结构与本发明的一个实施例相一致。如图所示,定序工具110可包括如图2所示进行连接的一个或多个控制逻辑202、存储器204、电源接口206、调压控制器接口208和定序引擎210。根据本发明的一个方面(下面将更完全地说明这个方面),定序工具110可包括定序引擎210,该引擎包括一个或多个获取装置212、闭锁装置214、和/或延迟装置216。应当懂得,尽管在图中被描绘成一些不同的功能模块,但202至216中的一个或多个元件也可以组合成一个或多个多功能模块。同样地,也可以用更少的功能模块(即仅用延迟装置216)来实施定序引擎210,而不至于背离本发明的精神和范围,并且,也可以在硬件、软件、固件或它们的任何组合中实施上述定序引擎。在这方面,大体上,定序工具110(尤其是定序引擎210)仅说明了本发明的一个方面的一种示范性实施方式。在本文中,也可以在硬件、软件、固件和/或它们的任意组合中实施定序工具110。
如上所述,定序工具110可以至少部分地基于存储在非易失性存储器中的设置值来以某一顺序启用或停用电子设备中的调压控制器的输出。在一个实施例中,定序工具110可获取表示延迟时间的、存储的设置值,以便在启用或停用不同的调压控制器输出之前进行等待。在另一个实施例中,定序工具110可获取斜坡速度设置值,这些值可用于设置不同调压控制器的输出的斜坡速度。在调压控制器的输出发生改变时,定序工具110也可闭锁电源,以避免意外的电源状态改变。
在本文中,控制逻辑202提供了定序工具110与其主电子设备100之间的逻辑接口。在这点上,控制逻辑202可以管理定序工具110的一个或多个方面(如通过电源接口206和调压控制器接口208)来提供至电子设备100的其他器件的通信接口。
根据本发明的一个方面,尽管权利要求未受到此限制,但控制逻辑202也可接收事件指示(如由用户发出的功率状态改变请求)。在接收这样的指示后,控制逻辑202可以有选择地调用定序引擎210的资源。根据参考图3给出的更详细说明,作为启用或停用调压控制器的示范性方法的一部分,控制逻辑202可以有选择地调用获取装置212,而该装置可以获取在启用或停用调压控制器114时使用的所存储的设置值。根据参考图3给出的更详细说明,控制逻辑202也可以有选择地调用闭锁装置214或延迟装置216,以闭锁电源116,或在启用或停用调压控制器114之前等待一定数量的时间。在本文中,希望控制逻辑202代表业内已知的种类繁多的控制逻辑,因而,也可以将其实施成微处理器、微控制器。现场可编程门阵列(FPGA)、专用集成电路(ASIC)、可编程逻辑器件(PLD)等。在一些实现中,希望控制逻辑202代表内容(即软件指令),当执行这些内容时,将实现本文所述的控制逻辑202的特征。
希望存储器204代表业内已知的种类繁多的存储设备和/或系统。根据一个示范性实施例,尽管权利要求未受到此限制,但存储器204也可包括只需少量电能或不需电能便可保存其内容的非易失性存储器元件(可能为只读存储器(ROM),如闪存或电可擦除可编程只读存储器(EEPROM),或电池供电的静态随机存储器(SRAM))。存储器204可用来存储调压控制器的启用和停用延迟时间、电压和斜坡速度。在一个实施例中,所存储的设置值可能涉及特定的功率状态改变,例如,从各种低功率状态(如断开、睡眠和备用)变为接通状态以及从接通状态变为各种低功率状态。
电源接口206提供了一条路径,定序工具110可通过该路径来影响电源116。在一个实施例中,作为启用或停用调压控制器114的方法的一部分,电源接口206允许定序工具110闭锁电源116。
调压控制器接口208提供了一条路径,定序工具110可以通过它来影响调压控制器114。在一个实施例中,调压控制器接口208允许定序工具110启用或停用调压控制器114。
如上所述,控制逻辑202可以有选择地调用定序引擎210,以获取用于启用或停用调压控制114的所存储设置值,闭锁电源116,或对启用或停用调压控制器114进行延迟。根据如图2所示的示范性实施例,定序引擎210被描述为包括一个或多个获取装置212、闭锁装置214和延迟装置216。尽管被描述为一些不同的元件,但本领域技术人员将懂得,也可以将定序引擎210的212至216中的一个或多个器件进行组合,而不至于背离本发明的精神和范围。
如上所述,获取装置212可以为定序工具110提供获取与启用或停用调压控制器114有关的设置值的能力。在一个示范性实施例中,获取装置212可以从存储器204获取设置值。在另一个示范性实施例中,获取装置212可以从定序工具110外的其他来源接收设置值,并将这些设置值存储在存储器204中。
如上所述,闭锁装置214可以为定序工具110提供闭锁电源116的能力。在一个示范性实施例中,如图3所示,作为启用和停用调压控制器114的方法的一部分,闭锁装置214可闭锁和解锁电源116。
如上所述,延迟装置216可以为定序工具110提供对启用或停用调压控制器114进行延迟的能力。在一个实施例中,延迟装置216可用作计时器,以便在定序工具110启用或停用调压控制器114之前对延迟时间进行倒数计时。在另一个示范性实施例中,延迟装置216包括用于每个调压控制器114的独立计时器。
图3是一种启用和停用调压控制器的一般方法的流程图,该方法与本发明的一个实施例相一致。尽管可以将以下操作描述为顺序过程,但是,实际上可以并行或同时地执行其中的许多操作。除此之外,可以重新安排这些操作的顺序,而不至于背离本发明的精神和范围。
根据一个实施例,图3的方法以定序工具110检测(302)功率状态变化请求(如用户引起的功率状态变化)开始。在一个示范性实施例中,该功率状态变化可以是从低功率状态(如断开、睡眠或备用)变为接通状态,这便要求启用调压控制器114。在另一个示范性实施例中,功率状态变化可以是从接通状态变为低功率状态,这便要求停用调压控制器114。
接下来,控制逻辑202有选择地调用获取装置212来获取(304)所存储的设置值。在一个示范性实施例中,获取装置212为每个调压控制器114而从存储器204获取延迟时间。在另一个实施例中,获取装置212也获取电压和斜坡速度设置值。在另一个实施例中,获取装置212从外部源接收用于将来的功率状态变化的设置值。
然后,控制逻辑202有选择地调用闭锁装置214,以便在电子设备100过渡到不同的功率状态时闭锁(306)电源。
接下来,延迟装置216将对启用或停用调压控制器114的输出进行延迟(308)。在一个实施例中,在设有用于特定的调压控制器114的延迟时间的计时器到期后,延迟装置216可个别地启用或停用调压控制器114。
然后,当调压控制器114的输出稳定时,闭锁装置214将解锁(310)电源116。
图4示出了包括内容的示范性存储介质的框图,当访问这些内容时,将引起电子设备执行定序工具110和/或相关方法300的一个或多个方面。在这方面,存储介质400包括内容402(如指令、数据或它们的任何组合),当执行这些内容时,将引起电子设备执行上述定序工具110的一个或多个方面。
可机读(存储)介质400包括但不限于软盘、光盘、CD-ROM、磁光盘、ROM、RAM、EPROM、EEPROM,磁卡或光卡、闪存或其它类型的适于存储电子指令的介质/可机读介质。此外,也可将本发明作为计算机程序产品进行下载,其中,经由通信链路(如调制解调器、无线电或网络连接),通过包含于载波或其它传播介质之中的数据信号,可以将上述程序从远方计算机发送至发出请求的计算机。
在以上的描述中,为解释的目的,阐释了大量具体细节来使读者透彻理解本发明。然而,对本领域技术人员而言,显然无需某些具体细节便可以实施本发明。在其它情况下,以框图的形式示出了众所周知的结构和设备。
也可将本发明的实施例包括在一些集成电路模块之中,且这些模块称为磁心存储器、高速缓冲存储器,或是其他类型的存储由微处理器执行的电子指令或存储可用于代数运算的数据的存储器。通常,微处理器可受益于采用多级多米诺骨牌逻辑的实施例(与要求保护的主题一致),特别地,可以将该实施例集成到存储设备的地址解码器之中。注意,可以将该实施例集成到无线电系统或手持的便携式设备之中,特别是设备需要降低功耗时。因此,希望将膝上型计算机、蜂窝无线电话通信系统、双向无线电通信系统、单向寻呼机、双向寻呼机、个人通信系统(PCS)、个人数字助理(PDA)、摄像机和其它产品包括在本发明的范围内。
本发明包括各种操作。可以用硬件器件来执行本发明的这些操作,或者,可以用可由机器执行的内容(如指令)来实施这些操作,其中,上述指令的执行可引起编制有这些指令的通用或专用处理器或逻辑电路执行这些操作。或者,也可以通过硬件与软件的组合来完成上述操作。而且,尽管以计算设备为背景描述了本发明,但是,本领域技术人员将懂得,这些功能也可以在任何数目的替代性实施例中得到实施,例如,可以将上述功能集成在通信设备(如手机)内。
本发明并不限于本文所述的具体细节。实际上,在本发明的范围内,可以得出前述说明与附图的许多其它变更形式。因此,下面的权利要求包括了定义本发明的范围的任何对上述实施例进行的修改。
Claims (19)
1.一种方法包括:
至少部分地根据存储在非易失性存储器上的设置值来有选择地启用或停用电子设备中的调压控制器的输出。
2.如权利要求1所述的方法,其中,存储在非易失性存储器上的所述设置值包括一系列分配给调压控制器的延迟时间。
3.如权利要求1所述的方法,其中,所述调压控制器的输出向选自包括微处理器、芯片组、存储控制器、图形控制器、系统存储器、输入/输出(I/O)控制器和I/O装置的组中的一个或多个器件提供工作电压。
4.如权利要求1所述的方法,其中,所述非易失性存储器包括至少一种选自包括只读存储器(ROM)、闪存、电池供电的静态随机存储器(SRAM)和电可擦除可编程只读存储器(EEPROM)的组的存储器。
5.如权利要求1所述的方法,还包括将电源闭锁,直到所述调压控制器的输出稳定为止。
6.如权利要求1所述的方法,还包括获取用于将来的功率状态改变的延迟时间。
7.一种电子设备,包括:
电源;
连接所述电源的电子电路板;和
连接所述电子电路板的定序引擎,所述定序引擎用于在加电期间至少部分地根据非易失性存储器中存储的设置值顺序地启用所述电子电路板上的调压控制器。
8.如权利要求7所述的电子设备,还包括:
所述定序引擎,用以获取将来的功率状态变化的延迟时间。
9.如权利要求7所述的电子设备,还包括:
所述定序引擎,用以在断电期间至少部分地根据存储在非易失性存储器中的设置值来顺序地停用所述电子电路板上的调压控制器。
10.如权利要求7的所述电子设备,还包括:
所述定序引擎,用以在直到所述调压控制器的输出稳定为止的时间内闭锁所述电源。
11.一种包括内容的存储介质,其中,当所述内容由访问设备执行时,将引起所述访问设备至少部分地根据非易失性存储器上存储的设置值来有选择地启用或停用调压控制器的输出。
12.如权利要求11所述的存储介质,其中,存储在所述非易失性存储器内的设置值包括一系列分配给所述调压控制器的延迟时间。
13.如权利要求11所述的存储介质,其中,所述调压控制器的输出向选自包括微处理器、芯片组、存储控制器、图形控制器、系统存储器、输入/输出(I/O)控制器和I/O装置的组中的一个或多个器件提供工作电压。
14.如权利要求11所述的存储介质,还包括内容,当所述内容由所述访问设备执行时,将引起所述访问设备将电源闭锁,直到所述调压控制器的输出稳定为止。
15.如权利要求11所述的存储介质,还包括内容,当所述内容由所述访问设备执行时,将引起所述访问设备获取用于将来的功率状态改变的延迟时间。
16.一种装置,包括:
非易失性存储器接口;
电源接口;
调压控制器接口;和
与所述非易失性存储器、电源和调压控制器接口相连的控制逻辑,所述控制逻辑用于从非易失性存储器获取延迟时间,并用于响应加电请求而在相关延迟时间到期时启用调压控制器的输出。
17.如权利要求16所述的装置,还包括控制逻辑,所述控制逻辑用于响应断电请求而在相关延迟时间到期时停用调压控制器的输出。
18.如权利要求16所述的装置,还包括控制逻辑,所述控制逻辑用于从非易失性存储器获取斜坡速度设置值并设置调压控制器的输出的斜坡速度。
19.如权利要求16所述的装置,还包括控制逻辑,所述控制逻辑用于获取将来的功率状态变化的延迟时间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/816,438 US7376854B2 (en) | 2004-03-31 | 2004-03-31 | System for enabling and disabling voltage regulator controller of electronic appliance according to a series of delay times assigned to voltage regulator controllers |
US10/816,438 | 2004-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1934521A true CN1934521A (zh) | 2007-03-21 |
CN100470448C CN100470448C (zh) | 2009-03-18 |
Family
ID=34964473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800094296A Active CN100470448C (zh) | 2004-03-31 | 2005-03-28 | 启用和停用调压控制器的方法、设备和系统 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7376854B2 (zh) |
EP (1) | EP1730621A2 (zh) |
KR (1) | KR100860145B1 (zh) |
CN (1) | CN100470448C (zh) |
TW (1) | TWI285307B (zh) |
WO (1) | WO2005098577A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102906957A (zh) * | 2010-06-01 | 2013-01-30 | 皇家飞利浦电子股份有限公司 | 用于向各个电负载顺序地施加电力的系统和方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006107127A (ja) * | 2004-10-05 | 2006-04-20 | Nec Electronics Corp | 半導体集積回路装置 |
DE102004053159A1 (de) * | 2004-11-03 | 2006-05-04 | Robert Bosch Gmbh | Mikrocontrollersystem |
US7337335B2 (en) * | 2004-12-21 | 2008-02-26 | Packet Digital | Method and apparatus for on-demand power management |
US7228446B2 (en) * | 2004-12-21 | 2007-06-05 | Packet Digital | Method and apparatus for on-demand power management |
CN100445974C (zh) * | 2005-01-10 | 2008-12-24 | 鸿富锦精密工业(深圳)有限公司 | 高速信号传输装置 |
US7613937B2 (en) * | 2005-10-31 | 2009-11-03 | Hewlett-Packard Development Company, L.P. | Method and apparatus for utilizing a microcontroller to provide an automatic order and timing power and reset sequencer |
US7519790B2 (en) * | 2005-11-14 | 2009-04-14 | Intel Corporation | Method, apparatus and system for memory instructions in processors with embedded memory controllers |
US7624291B2 (en) | 2006-03-31 | 2009-11-24 | Intel Corporation | Power optimized multi-mode voltage regulator |
US7844840B2 (en) * | 2007-03-30 | 2010-11-30 | Intel Corporation | Arrangements for integrated circuit power management |
US8312299B2 (en) | 2008-03-28 | 2012-11-13 | Packet Digital | Method and apparatus for dynamic power management control using serial bus management protocols |
US8924645B2 (en) | 2010-03-08 | 2014-12-30 | Hewlett-Packard Development Company, L. P. | Data storage apparatus and methods |
TW201205257A (en) * | 2010-07-19 | 2012-02-01 | Hon Hai Prec Ind Co Ltd | Power adjusting circuit, motherboard including the circuit, and method for the motherboard |
GB2484524A (en) * | 2010-10-14 | 2012-04-18 | Powervation Ltd | Pin programming a power supply controller |
US8575997B1 (en) | 2012-08-22 | 2013-11-05 | Atmel Corporation | Voltage scaling system |
US9317095B1 (en) * | 2012-09-13 | 2016-04-19 | Atmel Corporation | Voltage scaling system supporting synchronous applications |
US9298237B1 (en) | 2012-09-13 | 2016-03-29 | Atmel Corporation | Voltage scaling system with sleep mode |
US9164565B2 (en) * | 2012-12-28 | 2015-10-20 | Intel Corporation | Apparatus and method to manage energy usage of a processor |
KR101447920B1 (ko) * | 2013-06-26 | 2014-10-08 | 주식회사 엘지씨엔에스 | 누수 센서 운용 방법, 이를 수행하는 누수 센서 및 이를 저장하는 기록매체 |
US9430007B2 (en) | 2014-04-24 | 2016-08-30 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Voltage regulator stress reducing system |
US10444817B2 (en) * | 2017-04-17 | 2019-10-15 | Intel Corporation | System, apparatus and method for increasing performance in a processor during a voltage ramp |
US10241702B1 (en) | 2017-09-29 | 2019-03-26 | Agiga Tech Inc. | Extending the time for a memory save operation by reducing the peak instantaneous current draw |
CN109976495A (zh) * | 2019-03-28 | 2019-07-05 | 苏州浪潮智能科技有限公司 | 一种服务器开机控制方法、装置及服务器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5677849A (en) * | 1993-11-08 | 1997-10-14 | Cirrus Logic, Inc. | Selective low power clocking apparatus and method |
JPH10502754A (ja) | 1994-10-07 | 1998-03-10 | エロネックス・テクノロジーズ・インコーポレーテッド | 改良された可変電圧のcpu電圧調整装置 |
US5996083A (en) * | 1995-08-11 | 1999-11-30 | Hewlett-Packard Company | Microprocessor having software controllable power consumption |
JPH09138716A (ja) * | 1995-11-14 | 1997-05-27 | Toshiba Corp | 電子計算機 |
US6425086B1 (en) * | 1999-04-30 | 2002-07-23 | Intel Corporation | Method and apparatus for dynamic power control of a low power processor |
US6665802B1 (en) * | 2000-02-29 | 2003-12-16 | Infineon Technologies North America Corp. | Power management and control for a microcontroller |
EP1204017B1 (en) * | 2000-11-03 | 2007-04-11 | STMicroelectronics S.r.l. | Device and method for selectively powering down integrated circuit blocks |
US6333650B1 (en) * | 2000-12-05 | 2001-12-25 | Juniper Networks, Inc. | Voltage sequencing circuit for powering-up sensitive electrical components |
US6792553B2 (en) * | 2000-12-29 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | CPU power sequence for large multiprocessor systems |
JP2002236527A (ja) * | 2001-02-08 | 2002-08-23 | Hitachi Ltd | マルチプロセッサシステムおよびプロセッサ制御方法 |
FI116702B (fi) * | 2001-12-20 | 2006-01-31 | Nokia Corp | Dynaaminen tehonsäätö integroiduissa piireissä |
EP1363179A1 (en) * | 2002-05-17 | 2003-11-19 | STMicroelectronics S.A. | Architecture for controlling dissipated power in a system on a chip and related system |
US7136175B2 (en) | 2002-06-10 | 2006-11-14 | Hewlett-Packard Development Company, L.P. | Printing device with delayed warm-up operation |
US7111183B1 (en) * | 2002-10-10 | 2006-09-19 | Lattice Semiconductor Corporation | Expansion method for complex power-sequencing applications |
US7080273B2 (en) * | 2003-05-02 | 2006-07-18 | Potentia Semiconductor, Inc. | Sequencing power supplies on daughter boards |
-
2004
- 2004-03-31 US US10/816,438 patent/US7376854B2/en active Active
-
2005
- 2005-03-28 CN CNB2005800094296A patent/CN100470448C/zh active Active
- 2005-03-28 KR KR1020067020471A patent/KR100860145B1/ko active IP Right Grant
- 2005-03-28 WO PCT/US2005/010594 patent/WO2005098577A2/en not_active Application Discontinuation
- 2005-03-28 EP EP05730875A patent/EP1730621A2/en not_active Ceased
- 2005-03-30 TW TW094110068A patent/TWI285307B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102906957A (zh) * | 2010-06-01 | 2013-01-30 | 皇家飞利浦电子股份有限公司 | 用于向各个电负载顺序地施加电力的系统和方法 |
CN102906957B (zh) * | 2010-06-01 | 2016-01-27 | 皇家飞利浦电子股份有限公司 | 用于向各个电负载顺序地施加电力的系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20070004007A (ko) | 2007-01-05 |
US20050223259A1 (en) | 2005-10-06 |
CN100470448C (zh) | 2009-03-18 |
WO2005098577A3 (en) | 2005-12-22 |
US7376854B2 (en) | 2008-05-20 |
TW200604783A (en) | 2006-02-01 |
WO2005098577A2 (en) | 2005-10-20 |
EP1730621A2 (en) | 2006-12-13 |
TWI285307B (en) | 2007-08-11 |
KR100860145B1 (ko) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1934521A (zh) | 启用和停用调压控制器的方法、设备和系统 | |
KR101634155B1 (ko) | 직렬 인터페이스에 대한 칩 간 및 단선 통신을 향상시키기 위한 방법, 장치 및 시스템 | |
US7594126B2 (en) | Processor system and method for reducing power consumption in idle mode | |
US9977477B2 (en) | Adapting operating parameters of an input/output (IO) interface circuit of a processor | |
CN1202457C (zh) | 处理器控制电压的系统中提供决定开启电压的方法及装置 | |
EP2894542A2 (en) | Estimating scalability of a workload | |
US9268395B2 (en) | Hierarchical power management circuit, power management method using the same, and system on chip including the hierarchical power management circuit | |
CN1202255A (zh) | 复合电压应用中的自动电压检测 | |
US20020073346A1 (en) | Integrated level shift and override circuit for a processor system | |
US9166567B2 (en) | Data-retained power-gating circuit and devices including the same | |
AU6544600A (en) | Core computer with clock down feature | |
CN1622462A (zh) | 半导体器件 | |
WO2007122596A1 (en) | Method and system for power-state transition controllers | |
KR102478390B1 (ko) | 제어된 반전된 클럭을 사용하는 저전력 집적 클럭 게이팅 셀 | |
CN101051279A (zh) | 外围设备运行方法、外围设备及主机 | |
CN108958812A (zh) | 一种启动方法及电子设备 | |
US9317092B2 (en) | Universal serial bus chargers and charging management methods | |
CN106487362B (zh) | 半导体电路 | |
EP3855285A1 (en) | System, apparatus and method for latency monitoring and response | |
CN107404305B (zh) | 半导体电路 | |
TWI505595B (zh) | 電源整合裝置及其電源控制方法 | |
US20090008996A1 (en) | Modular dc-dc standby voltage converter having programmable sequencing | |
US8307226B1 (en) | Method, apparatus, and system for reducing leakage power consumption | |
US9804663B2 (en) | Electronic device and voltage adjustment circuit for storage device thereof | |
US20080155170A1 (en) | Utilization of scan structures and on-chip memory for retaining block state information during power down |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |