CN1933177A - 高压金属氧化物半导体晶体管及其制造方法 - Google Patents
高压金属氧化物半导体晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1933177A CN1933177A CN 200510099536 CN200510099536A CN1933177A CN 1933177 A CN1933177 A CN 1933177A CN 200510099536 CN200510099536 CN 200510099536 CN 200510099536 A CN200510099536 A CN 200510099536A CN 1933177 A CN1933177 A CN 1933177A
- Authority
- CN
- China
- Prior art keywords
- region
- high voltage
- width
- source
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种高压金属氧化物半导体晶体管,其包括一基底、一阱区、一栅绝缘层、一栅极、二漂移区、一通道区、一源极/漏极区及一隔离结构。其中,阱区配置于基底中,且栅绝缘层配置于基底上。栅极配置于栅绝缘层上。二漂移区分别配置于栅极两侧的阱区中,其中栅极的宽度小于等于漂移区的宽度。通道区配置于二漂移区之间,且通道区的宽度大于二漂移区的宽度。源极/漏极区分别配置于二漂移区内。隔离结构配置于二漂移区内,其中隔离结构位于源极/漏极区与通道区之间,而二漂移区将源极/漏极区以及隔离结构包围起来。
Description
技术领域
本发明涉及一种金属氧化物半导体晶体管及其制造方法,特别是涉及一种高压金属氧化物半导体晶体管及其制造方法。
背景技术
高压金属氧化物半导体晶体管使用在电子产品中需要以高电压操作的部分,例如闪存(Flash Memory)或平面显示器(Flat Panel Display)的控制电路中。由于高压金属氧化物半导体晶体管必须能在高电压下正常操作,而不致发生电击穿(Breakdown)等现象,所以高压金属氧化物半导体晶体管的击穿电压值(Breakdown Voltage)会较一般元件高。
图1为绘示现有一种高压金属氧化物半导体晶体管上视图,请参照图1,高压金属氧化物半导体晶体管包括一基底100、形成在基底100中的一阱区110、形成在阱区110中的二漂移区(drift region)120a/120b、形成在二漂移区120a/120b内的一源极/漏极区140a/140b、形成在源极/漏极区140a/140b之间的一通道区130、形成在基底100上的一栅极150以及形成在栅极150与基底100之间的栅绝缘层(未绘示)。一般而言,元件的宽度是由源极区140a/漏极区140b的宽度W4所决定。而在图1中,此高压元件的栅极150宽度W1大于漂移区120的宽度W2以及通道区130的宽度W3,此种布局的缺点是当元件宽度越来越小的情况下,源极区140a的电荷将容易由漂移区120a沿着栅极150边缘流向漂移区120b,而产生非预期的漏电流(unnecessarycurrent leakage)。
图2为绘示现有另一种高压金属氧化物半导体晶体管上视图,请参照图2,此高压金属氧化物半导体晶体管与图1的高压元件的不同之处在于其通道区230的宽度W3’缩小,以使得通道区230的宽度W3’小于漂移区120a/120b的宽度W2。然而,此种元件的布局所存在的问题是次阈值电流(sub-threshold current)将会随着元件尺寸的缩小而明显增加。
发明内容
因此,本发明的目的就是在提供一种高压金属氧化物半导体晶体管及其制造方法,以改善传统高压元件容易有漏电流的问题,并且降低高压元件的次起始电流。
本发明提出一种高压金属氧化物半导体晶体管,包括一基底、一阱区、一栅绝缘层、一栅极、二漂移区、一通道区、一源极/漏极区及一隔离结构。其中,阱区配置于基底中,且栅绝缘层配置于基底上。栅极配置于栅绝缘层上。二漂移区分别配置于栅极两侧的阱区中,其中栅极的宽度小于等于漂移区的宽度。通道区配置于二漂移区之间,且通道区的宽度大于二漂移区的宽度。源极/漏极区分别配置于二漂移区内。隔离结构配置于二漂移区内,其中隔离结构位于源极/漏极区与通道区之间,而二漂移区将源极/漏极区以及隔离结构包围起来。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管的栅极的宽度大于等于源极/漏极区的宽度。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管的通道区并未延伸超过阱区。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管中的阱区与通道区为n型,且漂移区与源极/漏极区为p型。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管中的阱区与通道区为p型,且漂移区与源极/漏极区为n型。
依照本发明的一优选实施例,上述的隔离结构包括浅沟槽隔离结构或场氧化层。
本发明提出一种高压金属氧化物半导体晶体管的制造方法,首先提供一基底,并且在基底内形成一阱区。接着,在阱区中形成二漂移区。然后,在二漂移区之间形成一通道区,其中通道区的宽度大于二漂移区的宽度。接下来,在二漂移区内分别形成一源极/漏极区。继之,在二漂移区内形成一隔离结构,且隔离结构形成于源极/漏极区与通道区之间。之后,在基底上形成一栅绝缘层,并且在栅绝缘层上形成一栅极,且栅极的宽度小于等于二漂移区的宽度。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管的制造方法中所形成的栅极的宽度大于等于源极/漏极区的宽度。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管的制造方法中所形成的通道区并未延伸超过阱区。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管的制造方法中所形成的阱区与通道区为n型,且漂移区与源极/漏极区为p型。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管的制造方法其中所形成的阱区与通道区为p型,且漂移区与源极/漏极区为n型。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管的制造方法中,形成隔离结构的方法包括进行一浅沟槽隔离工艺或是进行一区域氧化工艺。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管的制造方法中,形成二漂移区的方法包括离子注入法。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管的制造方法中,形成通道区的方法包括离子注入法。
依照本发明的一优选实施例,上述的高压金属氧化物半导体晶体管的制造方法中,形成源极/漏极区的方法包括离子注入法。
由于本发明的高压金属氧化物半导体的栅极宽度小于等于漂移区的宽度,而且通道区的宽度大于漂移区的宽度,因此可以有效减少由栅极边缘产生的漏电流以及因通道宽度过短而产生次起始电压的问题。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图作详细说明如下。
附图说明
图1为绘示现有一种高压金属氧化物半导体晶体管上视图。
图2为绘示现有另一种高压金属氧化物半导体晶体管上视图。
图3为绘示本发明一优选实施例的高压金属氧化物半导体晶体管的上视图剖面图。
图4为绘示图3沿I-I’线的高压金属氧化物半导体晶体管的剖面图。
简单符号说明
100:基底
110:阱区
120a/120b:漂移区
130、230:通道区
140a/140b:源极/漏极区
150、350:栅极
370:隔离结构
360:栅绝缘层
具体实施方式
图3为绘示本发明一优选实施例的高压金属氧化物半导体晶体管的上视图。图4为绘示图3的高压金属氧化物半导体晶体管由沿着I-I’线的剖面图。
请同时参照图3以及图4,本实施例的高压金属氧化物半导体晶体管包括一基底100、一阱区110、二漂移区120a/120b、一通道区130、一源极/漏极区140a/140b、一隔离结构370、一栅绝缘层360及一栅极350。其中,阱区110配置于基底100中。栅绝缘层360配置于基底100上,其材料例如是氧化硅。栅极350配置于栅绝缘层360上,其材料例如是掺杂多晶硅。
此外,二漂移区(drift region)120a/120b分别配置于栅极370两侧的阱区310中,其中栅极350的宽度W1’小于等于漂移区120a/120b的宽度W2。
另外,通道区130配置于二漂移区120a/120b之间,其中通道区130的宽度W3大于二漂移区120a/120b的宽度W2。在一优选实施例中,通道区130并未延伸超过阱区110。
再者,源极/漏极区140a/140b分别配置于二漂移区120a/120b内。在一优选实施例中,栅极350的宽度W1’大于等于源极/漏极区140a/140b的宽度W4。
另外,隔离结构370配置于二漂移区120a/120b内,且隔离结构370位于源极/漏极区140a/140b与通道区130之间,而二漂移区120a/120b将源极/漏极区140a/140b以及隔离结构370包围起来。在一优选实施例中,此隔离结构370例如是一浅沟槽隔离结构。在另一优选实施例中,隔离结构370例如是场氧化层。
倘若上述的高压金属氧化物半导体晶体管为一p型高压金属氧化物半导体晶体管,则其阱区110与通道区130为n型,且漂移区120a/120b与源极/漏极区140a/140b为p型。倘若上述的高压金属氧化物半导体晶体管为一n型高压金属氧化物半导体晶体管,则其阱区110与通道区130为p型,且漂移区120a/120b与源极/漏极区140a/140b为n型。
由上述实施例可知,本发明所提出的高压金属氧化物半导体晶体管,因为其栅极350的宽度W1’小于等于漂移区120a/120b的宽度W2,因此可以防止电荷由漂移区120a沿着栅极350边缘流向漂移区120b而产生非预期的漏电流(unnecessary current leakage)。另一方面,由于通道区130的宽度W3大于120a/120b的宽度W2,因此可以减少因通道区130的宽度W2窄小而容易产生的次起始电流。
上述的高压金属氧化物半导体晶体管的制造方法如下所述:
请参照图3以及图4,首先提供一基底100,并且在基底100内形成一阱区110,其中形成阱区110的方法例如是进行一离子注入工艺,其掺杂型态例如是n型或是p型。接着,在阱区110中形成二漂移区120a/120b,形成漂移区120a/120b的方法例如是进行一离子注入工艺,其掺杂型态例如是p型或是n型。然后,在二漂移区120a/120b之间形成一通道区130,形成通道区130的方法例如是进行一离子注入工艺,其掺杂型态例如是n型或是p型。其中,所形成的通道区130的宽度W3大于二漂移区120a/120b的宽度W2。在一优选实施例中,通道区130并未延伸超过阱区110。接下来,在二漂移区120a/120b内分别形成一源极/漏极区140a/140b,其形成方法例如是进行一离子注入工艺,其掺杂型态例如是p型或n型。
继之,在二漂移区120a/120b内形成一隔离结构370,且隔离结构350形成于源极/漏极区140a/140b与通道区130之间。在一优选实施例中,所形成的隔离结构370例如是浅沟槽隔离结构,其形成的方法例如是进行一浅沟槽隔离工艺。在另一优选实施例中,所形成的隔离结构370例如是场氧化层,其形成的方法例如是进行一区域氧化工艺。
接着,在基底100上形成一栅绝缘层360,其材料例如是氧化硅,栅绝缘层360的形成方法例如是进行一热氧化工艺。之后,在栅绝缘层360上形成一栅极350,以构成一晶体管。在一实施例中,形成栅极350的方法例如先于栅绝缘层360上形成一栅极导体层(未绘示),再进行一光刻工艺以及一蚀刻工艺即可形成。特别是,所形成的栅极350的宽度W1’小于等于二漂移区120a/120b的宽度W2。在一优选实施例中,栅极350的宽度W1’大于等于源极/漏极区140a/140b的宽度W4。
后续,即继续进行半导体的后段工艺,其包括金属内连线工艺等等,其例如是先在基底100上沉积一介电层(未绘示)之后,再于介电层中形成一些接触窗(未绘示),透过接触窗可使源极/漏极区120a/120b以与栅极350能与导线(未绘示)电连接。
综上所述,在本发明所提出的高压金属氧化物半导体晶体管及其制造方法至少具有下列优点:
1.由于本发明的高压金属氧化物半导体晶体管的栅极宽度小于等于漂移区宽度,因此可以防止源极的电荷沿栅极边缘产生漏电流。
2.因本发明的高压金属氧化物半导体晶体管的通道区宽度大于漂移区的宽度,因此可减少因通道区宽度狭窄产生的次起始电流。
3.本发明的所提出的高压金属氧化物半导体晶体管的制造方法无须增加其它的工艺步骤,因此对于本发明不会增加工艺复杂度且能克服高压金属氧化物半导体晶体管元件缩小化后所会产生的问题。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (17)
1、一种高压金属氧化物半导体晶体管,包括:
一基底;
一阱区,配置于该基底中;
一栅绝缘层,配置于该基底上;
一栅极,配置于该栅绝缘层上;
二漂移区,分别配置于该栅极两侧的该阱区中,其中该栅极的宽度小于等于该二漂移区的宽度;
一通道区,配置于该二漂移区之间,且该通道区的宽度大于该二漂移区的宽度;
一源极/漏极区,分别配置于该二漂移区内;以及
一隔离结构,配置于该二漂移区内,其中该隔离结构位于该源极/漏极区与该通道区之间,而该二漂移区将该源极/漏极区以及该隔离结构包围起来。
2、如权利要求1所述的高压金属氧化物半导体晶体管,其中该栅极的宽度大于等于该源极/漏极区的宽度。
3、如权利要求1所述的高压金属氧化物半导体晶体管,其中该通道区并未延伸超过该阱区。
4、如权利要求1所述的高压金属氧化物半导体晶体管,其中该阱区与该通道区为n型,且该漂移区与该源极/漏极区为p型。
5、如权利要求1所述的高压金属氧化物半导体晶体管,其中该阱区与该通道区为p型,且该漂移区与该源极/漏极区为n型。
6、如权利要求1所述的高压金属氧化物半导体晶体管,其中形成的该隔离结构包括浅沟槽隔离结构。
7、如权利要求1所述的高压金属氧化物半导体晶体管,其中形成的该隔离结构包括场氧化层。
8、一种高压金属氧化物半导体晶体管的制造方法,包括:
提供一基底;
在该基底内形成一阱区;
在该阱区中形成二漂移区;
在该二漂移区之间形成一通道区,其中该通道区的宽度大于该二漂移区的宽度;
在该二漂移区内分别形成一源极/漏极区;
在该二漂移区内形成一隔离结构,且该隔离结构形成于该源极/漏极区与该通道区之间;
在该基底上形成一栅绝缘层;以及
在该栅绝缘层上形成一栅极,且该栅极的宽度小于等于该二漂移区的宽度。
9、如权利要求8所述的高压金属氧化物半导体晶体管的制造方法,其中该栅极的宽度大于等于该源极/漏极区的宽度。
10、如权利要求8所述的高压金属氧化物半导体晶体管的制造方法,其中该通道区并未延伸超过该阱区。
11、如权利要求8所述的高压金属氧化物半导体晶体管的制造方法,其中该阱区与该通道区为n型,且该漂移区与该源极/漏极区为p型。
12、如权利要求8所述的高压金属氧化物半导体晶体管的制造方法,其中该阱区与该通道区为p型,且该漂移区与该源极/漏极区为n型。
13、如权利要求8所述的高压金属氧化物半导体晶体管的制造方法,其中形成该隔离结构的方法包括进行一浅沟槽隔离工艺。
14、如权利要求8所述的高压金属氧化物半导体晶体管的制造方法,其中形成该隔离结构的方法包括进行一区域氧化工艺。
15、如权利要求8所述的高压金属氧化物半导体晶体管的制造方法,其中形成该二漂移区的方法包括离子注入法。
16、如权利要求8所述的高压金属氧化物半导体晶体管的制造方法,其中形成该通道区的方法包括离子注入法。
17、如权利要求8所述的高压金属氧化物半导体晶体管的制造方法,其中形成该源极/漏极区的方法包括离子注入法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100995364A CN100490175C (zh) | 2005-09-13 | 2005-09-13 | 高压金属氧化物半导体晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100995364A CN100490175C (zh) | 2005-09-13 | 2005-09-13 | 高压金属氧化物半导体晶体管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1933177A true CN1933177A (zh) | 2007-03-21 |
CN100490175C CN100490175C (zh) | 2009-05-20 |
Family
ID=37878893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100995364A Active CN100490175C (zh) | 2005-09-13 | 2005-09-13 | 高压金属氧化物半导体晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100490175C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479815A (zh) * | 2010-11-29 | 2012-05-30 | 上海华虹Nec电子有限公司 | 高压非对称晶体管结构及其制备方法 |
-
2005
- 2005-09-13 CN CNB2005100995364A patent/CN100490175C/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479815A (zh) * | 2010-11-29 | 2012-05-30 | 上海华虹Nec电子有限公司 | 高压非对称晶体管结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100490175C (zh) | 2009-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7582533B2 (en) | LDMOS device and method for manufacturing the same | |
CN100461447C (zh) | 半导体装置及其制造方法 | |
TWI518908B (zh) | 半導體裝置及其製造方法 | |
CN1967871A (zh) | 半导体装置及其制造方法 | |
US8643101B2 (en) | High voltage metal oxide semiconductor device having a multi-segment isolation structure | |
CN1734784A (zh) | 绝缘横向双扩散金属氧化物半导体(ldmos)集成电路技术 | |
US10461178B2 (en) | Method for manufacturing array substrate, array substrate and display panel | |
KR20220074921A (ko) | Ldmos 소자 및 이의 제조방법 | |
JP2006216863A (ja) | 半導体装置およびその製造方法 | |
CN1879224A (zh) | 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管 | |
US20140117379A1 (en) | Semiconductor device and method of manufacturing the same | |
US10680059B2 (en) | High voltage metal oxide semiconductor device and manufacturing method thereof | |
CN1705086A (zh) | 用于制造具有多栅氧化膜的半导体器件的方法 | |
CN1933177A (zh) | 高压金属氧化物半导体晶体管及其制造方法 | |
US8872222B2 (en) | Semiconductor structure and method for forming the same | |
CN1222022C (zh) | 薄膜晶体管的制造方法及结构 | |
CN1585137A (zh) | 不对称的薄膜晶体管结构 | |
CN1242457C (zh) | 形成凹陷式源极/漏极接面的半导体元件的方法 | |
CN103367458A (zh) | 薄膜晶体管及其制造方法 | |
KR101272155B1 (ko) | 측벽구조의 유전체를 이용한 수직형 터널링 트랜지스터 및 그 양방향 전류특성 억제 방법 | |
CN101211848A (zh) | 制造半导体器件的方法 | |
TW202247462A (zh) | 功率元件及其製造方法 | |
CN1527381A (zh) | 互补式金属氧化物半导体薄膜晶体管组件的制造方法 | |
CN115528085A (zh) | 半导体结构及其形成方法 | |
CN2842739Y (zh) | 高压金属氧化物半导体元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |