CN1930695A - 半导体发光器件和子支架及其形成方法 - Google Patents

半导体发光器件和子支架及其形成方法 Download PDF

Info

Publication number
CN1930695A
CN1930695A CNA2004800362543A CN200480036254A CN1930695A CN 1930695 A CN1930695 A CN 1930695A CN A2004800362543 A CNA2004800362543 A CN A2004800362543A CN 200480036254 A CN200480036254 A CN 200480036254A CN 1930695 A CN1930695 A CN 1930695A
Authority
CN
China
Prior art keywords
luminescent device
cavity
submounts
wavelength conversion
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800362543A
Other languages
English (en)
Other versions
CN100474640C (zh
Inventor
B·凯勒
J·伊贝特森
P·S·安德鲁斯
G·H·内格利
N·希勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kerui Led Co
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1930695A publication Critical patent/CN1930695A/zh
Application granted granted Critical
Publication of CN100474640C publication Critical patent/CN100474640C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

一个半导体发光器件(12)用的子支架，包括半导体衬底(14)，其上具有空腔(16)，配置成接纳该发光器件(12)。把第一连接焊盘(22A)定位在该空腔内，连接到接纳在该空腔内的发光器件的第一节点。把第二连接焊盘(22B)定位在该空腔内，连接到定位其上的发光器件的第二节点。发光器件包括固态的波长转换件(32)，另外提供其形成方法。

Description

半导体发光器件和子支架及其形成方法
相关申请书
本申请书要求2003年12月9日归档的题为″LED PackageIncluing Recsssed Submount(包括凹子支架的LED封装)″的美国临时专利申请No.60/528,054(代理机构档案号No.P0393)的优先权，其公开全文附此作参考。
发明背景
本发明涉及半导体发光器件及其制造方法，更具体地说，涉及半导体发光器件用的封装和封装方法。
已知半导体发光器件用于各种各样的光源用途。例如，发光二极管(或LED)是众所周知的固态电子器件，施加足够的电压时能够产生光。发光二极管一般地包括一个淀积在衬底，诸如蓝宝石、硅、碳化硅、砷化镓等等上的外延层中形成的p-n结。该LED产生的光的波长分布一般地取决于制造该p-n结的材料和包括该器件的光产生区域的薄外延层的结构。
一般，LED包括n-型衬底、在该n-型衬底上形成的n-型外延区域和在n-型外延区域上形成的p-型外延区域。为了便于向该器件施加电压，可以在该器件的p-型区域上形成一个阳极欧姆触点(一般，是外露的p-型外延层)和可以在该器件的n-型区域上形成阴极欧姆触点(诸如该衬底或外露的n-型外延层)。因而，该欧姆触点可能为把该LED连接到电子电路提供接触节点。
正如图1举例说明的，传统的LED 70可以封装在一个标准封装72内，可以包括一个导电/反射支持杯73，它本身可以连接到阳极/阴极导线75A。该LED芯片70一般安装在带有银环氧树脂的杯内。该LED芯片70的阳极/阴极可以丝焊至阳极/阴极导线75B。然后整个封装可以，例如，包封在一个透明的环氧树脂78中。对于发射白光的LED芯片，密封剂78可以包括波长转换材料，诸如波长转换的磷。在一个典型白光LED应用中，从该芯片70发射的某些蓝光激励波长转换材料，以便发射波长较长的光，诸如黄光。来自该芯片的″未转换的″蓝光与从磷发射的波长较长的光结合，合成白光，可以从该封装发射出去。
LED的倒装芯片安装方法涉及把该LED安装在子支架上，衬底朝上。然后可以提取光并通过该透明的衬底发射。倒装芯片安装方法可能是安装基于SiC的LED的有利的技术。因为SiC一般地具有比GaN高的折射率，在光发射区域产生的光在该GaN/SiC界面上可能不内部反射(亦即，反射回基于GaN的层)。当使用某些先有技术已知的芯片成型技术时，基于SiC的LED的倒装芯片安装方法可以提供改善的光提取。SiC LED倒装芯片封装还可以有其它优点，诸如改善热量提取/耗散，取决于该芯片的特定的应用，这可能是有利的。
传统的白光LED封装一般遇到的某些问题涉及该封装产生的发射均匀性和光学成像的尺寸。传统的封装往往具有大的光学成像尺寸，这一般是金属支持杯尺寸的函数。另外，因为波长转换材料可能分布在一个和LED芯片尺寸对比较大的区域上，还因为涂层内波长转换材料的精确分布可能难以控制，光输出的均匀性和可重现性可能出现问题。
发明摘要
本发明的实施例提供一种半导体发光器件封装方法。该发光器件设置在一个子支架的空腔内。固态的波长转换件定位在该子支架上该发光器件的上面，接收从该发光器件发射的光并对其进行波长转换。该固态的波长转换件可以是其上具有波长转换材料的玻璃、硅和/或硬化环氧树脂的刚性的波长转换件。该波长转换材料可以是磷。该波长转换件在与该发光器件相反的表面上可以是平的和/或是凹的。可以在测试该波长转换件，确定其波长转换特性之后，再将其定位在子支架上。
在本发明的其他实施例中，半导体发光器件用的子支架包括半导体衬底，其上具有一个空腔，配置成接纳该发光器件。该空腔内的第一焊盘定位得连接到接纳在该空腔内的发光器件的第一节点。该空腔内的第二焊盘定位得连接到定位其上的发光器件的第二节点。该空腔可以包括底板和侧壁，侧壁与底板至少成90°角度。该第一和第二焊盘可以是定位在该空腔的底板上。
在本发明的其他实施例中，该空腔从该底板至半导体衬底顶面的高度至少等于要在其中接纳的发光器件的高度。接纳凹槽可以设置在该半导体衬底的顶面，与该空腔相邻。该凹槽可以配置成接纳固态的波长转换元件，并把该波长转换元件定位在该空腔的上面，接收从该空腔内中的发光器件发射的光。反射材料涂层可以设置在该空腔的底板和/或侧壁上。
在本发明的其他实施例中，该半导体衬底包括第一导电路径，穿过该衬底从该第一焊盘延伸至该半导体衬底的外表面。第二导电路径穿过该衬底从该第二焊盘延伸至该衬底的外表面。该第一和第二导电路径都可以延伸到该半导体衬底的外表面的下侧。第一外部安装焊盘和第二外部安装焊盘可以定位在该半导体衬底的外表面上。该第一导电路径可以延伸到该第一外部安装焊盘，而该第二导电路径可以延伸到该第二外部安装焊盘。
在本发明的其他实施例中，集成反接的齐纳二极管结连接该第一和第二导电路径，以便向安装在该空腔中的发光器件提供静电放电防护。该反接的齐纳二极管结可以包括形成该第一导电路径的至少一部分和第二导电路径的至少一部分的半导体材料的第一导电型搀杂区域；和半导体材料的相反导电型的搀杂区域，定位在它们之间。第一导电型可以是n-型，而相反导电型可以是p-型。该n-型搀杂区域可以与第一和第二焊盘的各自的一个或该第一和第二外部安装焊盘接触。该半导体衬底可以是p-型衬底，而n-型搀杂区域可以是该p-型衬底内的n-型搀杂剂的阱。该第一和第二导电路径还可以包括从各自的第一类型搀杂区域延伸的通孔部分各自的金属填充物。
在本发明的其他实施例中，正如上面描述的，发光器件封装包括子支架，还包括空腔中该发光器件和该波长转换件之间的密封剂材料，密封剂材料可以具有至少约1.5的折射率。
在本发明的其他实施例中，发光器件封装包括一个其上具有空腔的半导体衬底。该空腔可以有底板和侧壁，相对于底板的角度至少约为90°。该空腔内的第一焊盘定位得连接到接纳在该空腔内的发光器件的第一节点，而连接到该空腔内的第二焊盘定位得连接到定位其上的发光器件的第二节点。第一导电路径穿过该衬底从第一焊盘延伸至该半导体衬底的外表面，而第二导电路径穿过该衬底从该第二焊盘延伸至该衬底的外表面。发光器件接纳在该空腔内并具有连接到第一和第二焊盘的节点。集成反接的齐纳二极管结连接该第一和第二导电路径，为该发光器件提供静电放电防护。固态的波长转换件定位在该半导体衬底的顶面上该发光器件的上面，以便接收从该发光器件发射的光并对其进行波长转换。
在本发明的其他实施例中，形成半导体发光器件用的子支架的方法包括在半导体衬底中形成一个空腔，配置成接纳发光器件。该空腔具有底板和相对于该底板的角度至少约为90°的侧壁。第一导电路径形成得从该空腔延伸至该衬底的外表面，而第二导电路径形成得从该空腔延伸至该衬底的外表面。在其上形成的第一导电路径的一端在该空腔内形成第一焊盘，并在其上形成第二导电路径的一端在该空腔内形成第二焊盘。
在本发明的其他实施例中，发光器件封装是利用子支架通过把该发光器件定位在该空腔内，使该发光器件的第一节点连接到该第一焊盘并把该发光器件的第二节点连接到该第二焊盘而形成的。固态的波长转换件定位在衬底上该发光器件的上面，接收从该发光器件发射的光并对其进行波长转换。该固态的波长转换件可以是在定位该衬底上之前进行测试，以便确定其波长转换特性。
附图的简短描述
图1是一个传统发光器件封装的示意侧剖面图；
图2一个按照本发明的一些实施例的发光器件封装的示意侧剖面图；
图3A和3B是示意侧剖面图，表示按照本发明的某些实施例的波长转换元件；
图4和5是按照本发明的其它实施例的发光器件封装的示意侧剖面图；
图6举例说明按照本发明的某些实施例形成半导体发光器件用的子支架的操作；
图7举例说明按照本发明的某些实施例形成半导体发光器件用的操作；
详细说明
现将在下文中参照附图更充分地描述本发明，附图中表示本发明的实施例。但是，本发明可以以许多不同的形式实施，因而不应解释为限于在这里提出的实施例。而是，提供这些实施例是为了使该公开透彻和完全，充分地向本专业的技术人员传达本发明的范围。为清晰起见，附图中层和区域的尺寸和相对大小可以是夸张的。类似的号码全都指类似的元件。
应该明白，当一个元件，诸如一个层、区域或衬底被称作是″在″另一个元件″上″或″连接到″另一个元件时，它可以是直接在另一个元件上，或与之连接或者还可能存在中间元件。它将处于该器件以外比该元件的其它部件(伸出得)更远。另外，相对术语诸如″在下面″或″在上面″在这里可以用来描述一个层或区域至另一个层或区域相对于衬底或基础层的关系，正如附图中举例说明的。应该明白，这些术语是想要除附图中所描绘的方向以外还包括该器件不同的方向。术语″直接″是指没有中间元件。正如在这里使用的，术语″和/或″包括该相关的清单项目中一个或多个的任何和所有组合。
应该明白，尽管术语第一、第二等可以在这里用来描述不同的元件、组件、区域、层和/或部分，这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语只用来把一个元件、组件、区域、层或部分区别于另一个区域、层或部分。因而，在不脱离本发明的传授的情况下，下面讨论的第一元件、组件、区域、层或部分可能被称为第二元件、部分组件、区域、层或部分。
正如本专业的技术人员将会正确评价的，尽管本发明是针对半导体晶园片和管芯芯片描述的，这样的芯片可以切割成任意大小。相应地，本发明不限于附图中举例说明的相对尺寸和间隔。另外，为便于绘图和易于说明起见，附图的某些特征是以夸张的尺寸举例说明的。
正如在这里使用的，术语″半导体发光器件″可以包括发光二极管、激光二极管和/或其它的半导体器件，具备：一个或多个半导体层，其可以包括硅、碳化硅、氮化镓和/或其它的半导体材料；衬底，可以包括蓝宝石、硅、碳化硅和/或其它的微电子衬底；和一个或多个触点层，可以包括金属和/或其它的导电层。在某些实施例中，可以提供发射紫外光、蓝光和/或绿色的发光二极管(″LED″)。
现将描述本发明的某些实施例，为了便于理解这里所作的描述，一般地都引用基于碳化硅的衬底上的基于氮化镓的发光二极管。但是，本专业的技术人员将会明白，本发明的其它实施例可以基于衬底和外延层的各种各样的不同的组合。例如，组合可以包括GaP衬底上的AlGaInP二极管；GaAs衬底上的InGaAs二极管；GaAs衬底上的AlGaAs二极管；SiC或蓝宝石(Al2O3)衬底上的SiC二极管；氮化镓、碳化硅、氮化铝、蓝宝石、氧化锌和/或其它的衬底上的基于氮化物的二极管。
因此，例如，半导体发光器件可以是碳化硅衬底上形成的基于氮化镓的LED或激光器，如Cree，Inc.of Durham，North Carolina制造和销售的。本发明可适合于与以下专利中描述的LED和/或激光器配合使用：美国专利No.6,201,262；6,187,606；6,120,600；5,912,477；5,739,554；5,631,190；5,604,135；5,523,589；5,416,342；5,393,993；5,338,944；5,210,051；5,027,168；5,027,168；4,966,862；4,918,497，其公开在这里均全文附此作参考。2003年1月9日公告的题为″GroupIII Nitride Based Light Emitting Diode Structures With a Quantum Welland Superlattice，Group III Nitride Based Quantum Well Structures andGroup III Nitride Based Superlattice Structures(带有量子阱的基于III族氮化物的发光二极管结构和超点阵基于III族氮化物量子阱结构和基于III族氮化物的超点阵结构)″的美国专利公告No.US 2003/0006418A1，以及题为″Light Emitting Diodes Including Modifications for LightExtraction and Manufacturing Methods Therefor(包括光提取改进的发光二极管和用于此目的的制造方法)″的美国专利公告No.US2002/0123164A1描述了其它适当的LED和/或激光器。
另外，磷涂层LED，诸如2003年9月9日归档的题为″Phosphor-Coated Light Emitting Diodes Including Tapered Sidewallsand Fabrication Methods Therefor(包括锥形侧壁的磷涂层发光二极管和用于此目的的制造方法)″的美国专利申请书序列号No.10/659,241所描述的，其公开全文附此作参考，也适用于在本发明的实施例使用。这些LED和/或激光器可以配置成运行得穿过该衬底进行光发射。在这样的实施例中，该衬底可以形成图案，以便增强该器件的光输出，正如，例如，在上列美国专利公告No.US 2002/0123164 A1所描述的。
在本发明的某些实施例中，安装发光二极管(LED)芯片用的封装包括一个半导体子支架，其上包括一个空腔，用以接纳LED芯片。该空腔可以包括底板和侧壁，相对于该底板的角度至少为90°。该封装至少还可以包括该空腔底板上的阳极和阴极焊盘，用以附上LED的阳极和阴极触点。该空腔的深度可以略微大于其上安装的LED芯片的高度。导电通孔连接可以穿过该衬底伸展，并电气上把阳极和阴极焊盘连接至各自外部安装焊盘，后者可以安装在该子支架的一个或多个外部侧壁上。具体地说，可以使用这样的导电通孔连接，其中该封装在性质上是绝缘和/或半绝缘的。在某些实施例中，外部安装焊盘在该子支架的下侧上形成。该空腔的底板和侧壁表面可以带有反射材料，诸如银涂层以增大反射性。
在本发明的某些实施例中，可以用光学透明的密封剂包围和保护安装在该空腔内的LED芯片。该密封剂可以具有约1.5或更大的折射率，这可以减少该芯片/密封剂边界上的反射，以改善光提取。外部安装焊盘可以在该子支架的外部表面上通过电镀以及其它的方法形成。
在某些实施例中，刚性的波长转换元件可以是浸有波长转换材料的玻璃、硅氧烷、环氧树脂或任何其它光学透明材料，并可以超越LED芯片和覆盖该空腔，使得从该空腔逸出的光穿过该波长转换元件并与其上的波长转换材料互相作用，以便产生波长转换后的光发射。该刚性的波长转换元件可以是平坦的、弯曲的或可以是成型的，以便形成薄的透镜，具有预定的光学透射图案。例如，该波长转换元件可以有这样的光学透射图案，它匹配特定的LED芯片形状一个光学透射图案。
在本发明的某些实施例中，该子支架包括第一和第二n-型重搀杂区域和p-型重搀杂区域，与所述第一和第二n-型区域形成齐纳结。该阳极焊盘可以在电气上与该第一n-型区域接触，而同时该阴极触点可以与该第二n-型区域接触。因而，该阳极和阴极到该LED芯片的引线可以通过一对反接的齐纳二极管结连接，后者可以为所安装的LED芯片提供静电放电(ESD)保护。在某些实施例中，该子支架中的第一和第二n-型重搀杂区域是通过n-型搀杂剂注入或阱扩散进入p-型衬底而制造的。镀金属或填充金属的通孔可以把该阱连接至该子支架的外部连接用的相反表面。
现将参照在图2-7中举例说明不同的实施例，进一步描述本发明的实施例。更具体地说，在图2-5中举例说明发光器件封装和所用的子支架的某些实施例。
通过背景，在传统的″珠顶(glob top)″白光固态发射器(亦即，波长转换材料作为环氧树脂滴加在传统安装的LED芯片顶部的器件)中，该封装器件所产生的白影像的尺寸由限定该转换器的封装反射器的光学空腔定义。本发明的某些实施例允许把该白光转换器放置在更接近芯片的地方，故可能减少它的影像尺寸。通过连接至外部电极焊盘的通孔电极连接器使这成为可能，可以消除传统的丝焊和该光学空腔内丝焊焊盘的必要性。另外，该白光转换器可以在芯片层次上形成，这可以提供灵活的白光发射器封装，可以在不同的封装平台上使用。
和现存的涂层白光芯片解决方案相比，本发明的某些实施例可以允许使用预制的白光转换器所提供的优点，白光转换器可以预先筛选，以在与成本相对较高的LED芯片结合之前保证它们提供正确的颜色点。预制的波长转换件还可以，例如，与特定的发光器件输出(诸如通过预先测试特定的发光器件确定的频率等)和该封装发光器件的要求输出匹配。结果可以得出这样的芯片封装，它可以以较低的成本和改善的成品率提供可再现的和受控的白光或其它的光发射。
现将参见图2的剖面视图，描述包括按照本发明的某些实施例的子支架的半导体发光器件封装。如图2所示，封装10是为安装发光二极管(LED)芯片12而设置的。在图2举例说明的实施例中，封装10包括半导体子支架/衬底14，其上具有一个空腔16，配置成接纳一个发光器件，诸如LED芯片12。该空腔16可以包括底板18和侧壁20。侧壁20相对于该底板可以呈一个至少约90度的角度。该空腔16还可以具有至少等于一个，例如，略微大于该LED芯片12或其上要安装的其它的发光器件的高度的从底板18至半导体衬底14的顶面的高度(深度)。
对于图2举例说明的实施例，封装10还包括阳极焊盘22A和阴极焊盘22B，定位在空腔16的底板18上，用以附在该LED 12或其中其它的发光器件的阳极和阴极触点节点上。按照本发明的某些实施例，利用焊盘22A，22B，可以不必丝焊即可制造混合型子支架，这可以减少该芯片的封装尺寸。
在某些实施例中，半导体子支架/衬底14是硅。空腔16可以在硅子支架内通过蚀刻或其它的适当的手段形成。硅处理方法，包括硅晶园片的光刻法用来产生诸如空腔16等凹穴、搀杂剂的扩散和注入，齐纳二极管结的形成和其中导电通孔的形成，在半导体技术中都是已知的，在这里不再进一步描述，这里仅就本发明特殊的方面进行说明。尽管在这里对实施例的描述一般地都参照硅进行的，但是其它的半导体材料可以用作子支架/衬底14。
在本发明的某些实施例中，导电路径，包括通孔连接24A，24B和搀杂区域34A，34B穿过该子支架衬底14扩展或进入其中，并电气上把阳极24A和阴极24B焊盘连接至各自外部安装焊盘26A，26B。外部安装焊盘26A，26B可以是安装在28子支架/衬底14的外表面28的一个或多个壁部上。该电气通孔可以通过注入、扩散和/或作为金属通孔通过电镀或类似的方法形成。金属通孔可以有减少向印刷电路板或散热器装配件的热耗散阻力的附加优点。在本发明的某些实施例中，外部安装焊盘26A，26B是在子支架/衬底14的外表面28上形成。该外部安装焊盘26A，26B可以在该子支架的外表面上，例如，通过电镀或其它的方法形成。
该空腔16的底板18和侧壁20表面可以涂有反射材料，诸如银，来增大空腔16的反射性。光学透明的密封剂30可以包围和/或保护所安装的发光器件，诸如该空腔16内的LED芯片12。在本发明的某些实施例中，为了减少该芯片/密封剂边界的反射，以改善光提取，该密封剂30可以具有约1.5或更大的折射率。
波长转换元件32定位在发光器件/LED芯片12上面的子支架/衬底14顶面上。波长转换元件32可以定位在相邻该空腔16的半导体14的顶面中的凹槽32′内。波长转换元件32可以是一个或多个浸有波长转换材料，诸如磷的玻璃、硅氧烷、硬化环氧树脂或其它的光学透明的材料。波长转换元件32可以覆盖空腔16，使得从该空腔16逸出的光穿过该波长转换元件32并与其上的波长转换材料互相作用，产生波长转换后的光发射，例如合成白光。
在本发明的某些实施例中，波长转换元件32是一个固态件。具体地说，在这样的实施例中，波长转换元件32，32′，32″可以是一个刚性的、半刚性的或柔性固态件。正如图3A和3B举例说明的，波长转换元件32，32′，32″可以有一个平坦的截面32或一个弯曲的形状32′，可以成型，形成一个具有预定的光学透射图案32″的薄透镜。例如，该波长转换元件可以具有一个与一个特定的LED芯片形状的光学透射图案匹配的，或成型得形成一个预定的近场或远场光学图案的光学透射图案。该波长转换元件在其与该发光器件12相反的上表面和/或下表面可以是平的32(图3A)、弯曲的32′(图3A)和/或凸的32″(图3B)和/或凹的。该波长转换元件还可以包括可以淀积或不然嵌入该密封剂的磷薄膜。
在本发明的某些实施例中，波长转换元件32可以是预制的，与该子支架分离的，例如，利用低成本大的面积制造技术，诸如丝网印刷、喷墨印刷和/或均匀模压和切割。另外，波长转换元件32可以在定位于子支架/衬底14以前，单个或整片进行模压和测试，以便改善光发射的均匀性。波长转换元件32的预制和/或测试可以提供成品率等等的优点，特别是制造包括多种磷的波长转换元件。
再一次回到图2，在本发明的某些实施例中，子支架/衬底14可以包括第一和第二n-型重搀杂区域34A，34B。p-型重搀杂区域36可以与第一和第二n-型区域34A，34B形成示意地举例说明的齐纳结35A，35B。取决于它的制造方法，该结可以水平或垂直形成。阳极连接22A焊盘可以在电气上与该第一n-型区域34A接触，而同时阴极焊盘22B可以在电气上与第二n-型区域34B接触。因而，发光器件12在该空腔16中的阳极和阴极导线节点可以通过一对反接的齐纳二极管结连接在一起(示意地示于图2)向所安装的发光器件/LED芯片12提供静电放电防护。正如图2进一步表示的，封装10可以通过，例如，传统的方法安装在衬底31上。衬底31可以是，例如，一个印刷电路板或金属芯印刷电路板，这可以提供改善的热量耗散。
现将参照图4描述本发明的其他实施例。正如图4举例说明的，封装100的子支架/衬底14中的第一和第二n-型重搀杂区域34A，34B可以，例如，通过把n-型搀杂剂注入或阱扩散进入p-型衬底来制造。镀金属的通孔38A，38B可以把该阱连接至该子支架/衬底14相反的表面，以便完成通向外部连接用的子支架/衬底14外表面的第一和第二导电路径。这还可以降低LED和热量耗散元件(散热器、金属芯PCB等)之间的热阻。
连接焊盘22A，22B和安装焊盘26A，26B一般地应该直接分别与该n-型区域34A，34B电气接触，而不与p-型区域36(或彼此)接触，否则，可能造成该LED芯片12的阳极和阴极连接节点短路或该嵌入的齐纳二极管结35A，35B短路。相应地，例如，可以把一个绝缘区域定位在焊盘26A，26B和该半导体衬底的p-型区域之间，或者可以在尺寸上限制焊盘26A，26B，使之不与该p-型区域重叠。在本发明的某些实施例中，诸如不要求静电放电(ESD)保护的地方，子支架可以是用绝缘材料制造，诸如半绝缘的半导体、陶瓷或类似的材料。
现将参照图5描述本发明的其他实施例。正如图5所示的本发明的实施例中举例说明的，封装200可以包括平面的衬底214，在其上安装光漏斗220。光漏斗220可以是一个反射的固态材料或透明材料，其折射率小于定位其上的密封剂16的折射率，使得入射在光漏斗220上的光可以通过内部反射导向定位在由该光漏斗220定义的空腔16上面的波长转换元件32。
本发明的实施例可能适宜于提供，例如，饱和色和/或白光LED封装。具体地说，本发明的某些实施例可以用来进行板上芯片装配，它利用封装尺寸小的白光发射封装和其它的白光用途，其中希望有的发射器尺寸小的(例如，用以连接进入波导或小像素显示器)。正如上面描述的，本发明的某些实施例可以提供一种半导体发光器件在子支架的空腔内的封装，带有一个定位在该发光器件上面的子支架上的固态的波长转换件，用以接收从该器件发射的光并进行波长转换。
尽管本发明上面已经参照包括由p-型搀杂衬底中的n-型搀杂区域形成的齐纳二极管结的实施例进行了描述，但应该明白，在本发明的其他实施例中，p-型搀杂区域可以设置在n-型搀杂衬底内。本发明的其他实施例不必在该衬底内包括齐纳二极管结，而外电路的电连接可以通过其它的手段提供，诸如通过穿过该衬底14的导电通孔提供。
现将参照图6流程图进一步描述利用半导体衬底形成半导体发光器件用的子支架的方法的具体的实施例。如图6所示，操作在方框600开始，通过在半导体衬底内形成一个空腔，配置成接纳发光器件。该空腔可以有底板和侧壁，与该底板成一个至少90°的角度。在该衬底内形成第一和第二导电路径，从该空腔延伸至该衬底的外表面(方框610)。在该空腔内第一导电路径的一端形成第一连接焊盘，并在该空腔内在第二导电路径的一端形成第二连接焊盘(方框620)。
附加的操作可以按照本发明特定的实施例完成，正如现将参照图6进一步描述的。在该衬底的一个外表面上，在各自导电路径的两端可以形成外部连接焊盘(方框630)。另外，在该半导体衬底的一个顶面上可以形成凹槽，配置成接纳一个刚性的波长转换件(方框640)。在本发明的某些实施例中，该空腔的内表面，包括该空腔的底板和侧壁涂以反射材料(方框650)。
现将参照图7的流程图描述按照本发明的某些实施例形成发光器件封装的方法。如图7所示，操作在方框700通过提供子支架开始。例如，该子支架可以是一个半导体衬底，正如例如上面参照图6所描述的。把发光器件定位在该子支架/衬底的空腔内(方框710)。该发光器件的第一节点可以定位得与在该空腔内形成的第一焊盘接触，而该发光器件的第二节点可以与该衬底空腔内形成的第二焊盘接触。
在按照本发明的方法的特定实施例中，预先测试固态的波长转换件，以便确定其波长转换特性(方框720)。把该波长转换件附在发光器件封装以前，通过测试该波长转换件的波长特性，这样的测试可以提供所形成的发光器件封装较高的成品率。测试之后，固态的波长转换件定位在该衬底上该发光器件的上面，以便接收从该发光器件发射光并进行波长转换(方框730)。该波长转换件，正如在图3A举例说明的，在与安装在该空腔内的发光器件相反的波长转换件的上表面上可以具有平坦的和/或凹的形状。
图6和7的流程图和图2至5的示意图举例说明按照本发明的某些实施例的子支架和/或发光器件封装的功能和可能实现的形成它们用的方法的操作。应该指出，在某些替代的实现中，在这些附图描述的动作可能不按照这些附图中记录的顺序出现。例如，相继表示的两个框/操作，事实上可以基本上同时执行，或可以以相反的顺序执行，取决于所涉及的功能。
正如上面指出的，把LED芯片安装在半导体衬底芯片载体/子支架的凹槽空腔内可以为白光发射芯片提供一个基本上不大于LED芯片本身的小的光学成像尺寸。该凹槽空腔可以起光学空腔和聚光器的作用。所安装的LED芯片还可以提供把预制的或就地形成的白光转换器元件放置在紧靠该LED芯片的上面。这样放置可以提供一个基本上与该LED芯片相同的影像尺寸的白光发射器。取决于要求的功能，该子支架可以是集成入传统的电子的封装中。该子支架还可以是包封本身，它可以改善它的机械的稳定性，以便提供一个独立芯片大小的封装。
上述对本发明是示例性的，因而不应解释为对其限制。尽管已经描述本发明的几个示例性实施例，但是本专业的技术人员不难认识到，在不脱离本发明的新型性传授和优点的情况下，在这些示例性实施例中许多修改都是可能的。相应地，所有这样的修改均应视为包括在权利要求书所定义的本发明的范围之内。因此，要明白，上述对本发明是示例性的，因而不应解释为限于所公开的具体的实施例，而且对所公开的实施例的修改以及其它的实施例均拟包括在后附的权利要求书的范围内。本发明由以下权利要求书连同后附权利要求书的等效物定义。

Claims (39)

1.一种封装半导体发光器件的方法，包括：
把发光器件放置在子支架的空腔内；和
把固态的波长转换件定位在该子支架上该发光器件的上面，以便接收从该发光器件发射的光并进行波长转换。
2.权利要求1的方法，其特征在于，该固态的波长转换件包括玻璃、硅和/或硬化环氧树脂的刚性波长转换件，其中具有波长转换材料。
3.权利要求2的方法，其特征在于，该波长转换材料包括磷。
4.权利要求2的方法，其特征在于，该发光器件包括发光二极管(LED)。
5.权利要求2的方法，其特征在于，该波长转换件与该发光器件相反的表面是平的和/或是凸的。
6.权利要求2的方法，其特征在于，该子支架包括半导体衬底。
7.权利要求2的方法，其特征在于，把刚性的波长转换件定位在该子支架上之前，测试该刚性的波长转换件，以确定其波长转换特性。
8.一种半导体发光器件用的子支架，包括
半导体衬底，其上具有空腔，配置成接纳该发光器件；
该空腔中的第一连接焊盘，定位得连接到接纳在该空腔内的发光器件的第一节点；和
该空腔内的第二连接焊盘，定位得连接到定位其上的发光器件的第二节点。
9.权利要求8的子支架，其特征在于，该空腔包括底板和侧壁，相对于该底板的角度至少约为90°。
10.权利要求9的子支架，其特征在于，该第一和第二连接焊盘定位在该空腔的底板上。
11.权利要求9的子支架，其特征在于，该空腔具有一个至少等于要接纳其中的发光器件的高度的从该底板至该半导体衬底顶面的高度。
12.权利要求9的子支架，其特征在于，还包括邻近该空腔在该半导体衬底的顶面内的接纳凹槽，配置成接纳固态的波长转换元件，并把该波长转换元件定位在该空腔的上面，以便接收从该空腔内的发光器件发射的光。
13.权利要求9的子支架，其特征在于，还包括该空腔的底板和/或侧壁上的反射材料涂层。
14.权利要求9的子支架，其特征在于，该半导体衬底包括：
第一导电路径，穿过该衬底从该第一连接焊盘延伸至该半导体衬底的外表面；和
第二导电路径，穿过该衬底从该第二连接焊盘延伸至该衬底的外表面。
15.权利要求14的子支架，其特征在于，该第一和第二导电路径都延伸到该半导体衬底的外表面的下侧。
16.权利要求14的子支架，其特征在于，还包括：
第一外部安装焊盘和第二外部安装焊盘，在该半导体衬底的外表面上，其中该第一导电路径延伸至该第一外部安装焊盘，而该第二导电路径延伸至该第二外部安装焊盘。
17.权利要求14的子支架，其特征在于，还包括集成反接的齐纳二极管结，连接该第一和第二导电路径，以便为安装在该空腔内的发光器件提供静电放电(ESD)保护。
18.权利要求17的子支架，其特征在于，该反接的齐纳二极管结包括形成该第一导电路径的至少一部分和该第二导电路径的至少一部分的半导体材料的第一导电型搀杂区域，以及定位在它们之间的半导体材料的相反的导电型的搀杂区域。
19.权利要求18的子支架，其特征在于，该第一导电型包括n-型，而相反导电型包括p-型。
20.权利要求19的子支架，其特征在于，该n-型搀杂区域与该第一和第二连接焊盘或该第一和第二外部安装焊盘的各自的一个接触。
21.权利要求20的子支架，其特征在于，该半导体衬底包括p-型衬底，其中该n-型搀杂区域包括该p-型衬底中的n-型搀杂剂阱。
22.权利要求18的子支架，其特征在于，该第一和第二导电路径还包括各自金属填充通孔部分，从半导体材料的各自第一导电型搀杂区域延伸。
23.一种发光器件封装，包括权利要求9的子支架，其特征在于，还包括：
该空腔内的发光器件；和
固态的波长转换件，定位在该半导体衬底的顶面上该发光器件的上面，用以接收从该发光器件发射的光并进行波长转换。
24.权利要求23的封装，其特征在于，还包括该空腔内该发光器件和该波长转换件之间的密封剂材料。
25.权利要求24的封装，其特征在于，该密封剂材料具有至少约1.5的折射率。
26.权利要求23的封装，其特征在于，该固态的波长转换件包括一个玻璃、硅和/或硬化环氧树脂的刚性波长转换件，其中具有波长转换材料。
27.权利要求26的封装，其特征在于，该波长转换材料包括磷。
28.权利要求23的封装，其特征在于，该发光器件包括发光二极管(LED)。
29.一种包括权利要求14的子支架的发光器件封装，其特征在于，还包括：
该空腔内的该发光器件；和
固态的波长转换件，定位在该半导体衬底的顶面上该发光器件的上面，用以接收从该发光器件发射的光并进行波长转换。
30.权利要求29的封装，其特征在于，还包括集成反接的齐纳二极管结，连接该第一和第二导电路径，以便为安装在该空腔内的发光器件提供静电放电防护。
31.权利要求30的封装，其特征在于，该反接的齐纳二极管结包括形成该第一导电路径的至少一部分和该第二导电路径的至少一部分的半导体材料的第一导电型搀杂区域，以及定位在它们之间的半导体材料的相反导电型的搀杂区域。
32.权利要求31的封装，其特征在于，该第一导电型包括n-型，而该相反导电型包括p-型。
33.一种发光器件封装，包括：
半导体衬底，其上具有空腔，该空腔具有底板和侧壁，相对于该底板的角度至少约为90°；
该空腔内的第一连接焊盘，定位得连接到接纳在该空腔内的发光器件的第一节点；
该空腔内的第二连接焊盘，定位得连接到定位其中的发光器件的第二节点；
第一导电路径，穿过该衬底从该第一连接焊盘延伸至该半导体衬底该外表面；
第二导电路径，穿过该衬底从该第二连接焊盘延伸至该半导体衬底该外表面；
发光器件，接纳在该空腔内并具有连接到该第一和第二连接焊盘的节点；
反接的齐纳二极管结，连接该第一和第二导电路径，以便为该发光器件提供静电放电防护；和
固态的波长转换件，定位在该半导体衬底的顶面上该发光器件的上面，接收从该发光器件发射的光并进行波长转换。
34.一种形成半导体发光器件用的子支架的方法，包括：
在半导体衬底内形成空腔，配置成接纳一个发光器件，该空腔具有底板和侧壁，相对于该底板的角度至少约为90°；
形成第一导电路径，从该空腔延伸至该衬底的外表面；
形成第二导电路径，从该空腔延伸至该衬底的外表面；
在该空腔内在其中形成的第一导电路径的一端形成第一连接焊盘；
在该空腔内在其中形成的第二导电路径的一端形成第二连接焊盘。
35.权利要求34的方法，其特征在于，还包括形成集成反接的齐纳二极管结，连接该第一和第二导电路径，以便为定位在该空腔内的发光器件提供静电放电防护。
36.权利要求35的方法，其特征在于，该半导体衬底包括半导体材料的第一导电型搀杂区域，其中形成的集成反接的齐纳二极管结包括在第一导电型搀杂区域作为该第一导电路径的一部分形成的半导体材料的相反导电型的搀杂区域；和在该第一导电型搀杂区域作为该第二导电路径的一部分形成的半导体材料的第二相反导电型搀杂区域。
37.一种形成发光器件封装的方法，包括权利要求36的方法，其特征在于，还包括：
把该发光器件定位在该空腔内，使该发光器件的第一节点连接到该第一连接焊盘并把该发光器件的第二节点连接到该第二连接焊盘；和
把固态的波长转换件定位在该衬底上该发光器件的上面，以便接收从该发光器件发射的光并进行波长转换。
38.权利要求37的方法，其特征在于，把固态的波长转换件定位在该子支架上之前，测试该固态的波长转换件，以确定其波长转换特性。
39.权利要求38的方法，其特征在于，该波长转换件与该发光器件相反的表面是平的和/或是凹的。
CNB2004800362543A 2003-12-09 2004-11-24 半导体发光器件和子支架及其形成方法 Active CN100474640C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US52805403P 2003-12-09 2003-12-09
US60/528,054 2003-12-09
US10/987,894 2004-11-12

Publications (2)

Publication Number Publication Date
CN1930695A true CN1930695A (zh) 2007-03-14
CN100474640C CN100474640C (zh) 2009-04-01

Family

ID=37859599

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800362543A Active CN100474640C (zh) 2003-12-09 2004-11-24 半导体发光器件和子支架及其形成方法

Country Status (1)

Country Link
CN (1) CN100474640C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132425A (zh) * 2008-06-30 2011-07-20 普瑞光电股份有限公司 具有荧光层的发光器件
WO2012001477A1 (zh) * 2010-06-29 2012-01-05 旭明光电股份有限公司 具有精密涂布之波长转换层之晶粒式发光装置及其封装结构
CN102386318A (zh) * 2010-09-03 2012-03-21 台达电子工业股份有限公司 发光二极管的封装结构及封装方法
US8410681B2 (en) 2008-06-30 2013-04-02 Bridgelux, Inc. Light emitting device having a refractory phosphor layer
CN103782400A (zh) * 2011-07-25 2014-05-07 克里公司 包括多组发光二极管的单片多结发光装置
CN110710069A (zh) * 2018-12-29 2020-01-17 泉州三安半导体科技有限公司 一种激光器封装结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132425A (zh) * 2008-06-30 2011-07-20 普瑞光电股份有限公司 具有荧光层的发光器件
US8410681B2 (en) 2008-06-30 2013-04-02 Bridgelux, Inc. Light emitting device having a refractory phosphor layer
WO2012001477A1 (zh) * 2010-06-29 2012-01-05 旭明光电股份有限公司 具有精密涂布之波长转换层之晶粒式发光装置及其封装结构
CN102386318A (zh) * 2010-09-03 2012-03-21 台达电子工业股份有限公司 发光二极管的封装结构及封装方法
CN103782400A (zh) * 2011-07-25 2014-05-07 克里公司 包括多组发光二极管的单片多结发光装置
CN110710069A (zh) * 2018-12-29 2020-01-17 泉州三安半导体科技有限公司 一种激光器封装结构
WO2020133381A1 (zh) * 2018-12-29 2020-07-02 泉州三安半导体科技有限公司 一种激光器封装结构

Also Published As

Publication number Publication date
CN100474640C (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
US8138000B2 (en) Methods for forming semiconductor light emitting devices and submounts
US8735190B2 (en) Batwing LED with remote phosphor configuration
KR101143207B1 (ko) 광학 요소를 가지는 플렉시블 필름을 포함한 반도체 발광소자들 및 이를 조립하는 방법
CN102163681B (zh) 发光装置及其制造方法和照明系统
US9893247B2 (en) Light-emitting device including phosphorus layer covering side surfaces of substrate and light-emitting device package including the same
US20120181559A1 (en) Light-emitting device package
US10079333B2 (en) Solid-state radiation transducer devices having flip-chip mounted solid-state radiation transducers and associated systems and methods
CN101681964A (zh) 用于制造光电子器件的方法以及光电子器件
CN1523683A (zh) 发光装置
EP2953175B1 (en) Light emitting device module
KR20110000730A (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
US9997675B2 (en) Light-emitting-device package and production method therefor
JP2019016821A (ja) 半導体発光装置
JP2019003994A (ja) 発光装置の製造方法および発光装置
CN100474640C (zh) 半导体发光器件和子支架及其形成方法
KR100748707B1 (ko) 발광 소자의 제조 방법
JP6978708B2 (ja) 半導体発光装置
JP2006196572A (ja) 発光ダイオード及びその製造方法
KR100628884B1 (ko) 백색 발광다이오드 및 그 제조방법
KR20130051095A (ko) 리드 프레임, 그 제조방법 및 이를 이용한 발광 다이오드 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211126

Address after: California, USA

Patentee after: Kerui led Co.

Address before: North Carolina

Patentee before: CREE, Inc.

TR01 Transfer of patent right