CN1921471B - 产生伪随机序列的系统 - Google Patents

Abstract

一种产生伪随机码的系统，其使用含有所需要码的该码树脚的识别的缓存器，及输出连续二进制序列的计数器。来自该计数器的输出为逐位地与该缓存器的输出做逻辑AND运算，且那些输出是逻辑XOR在一起，以输出单一位。因为该计数器为序列化，每次计数产生不同的位，而由该XOR门输出，产生所想要的码。

Description

产生伪随机序列的系统

本申请是提交于2002年4月5日的02807811.X号申请的分案申请。

此申请案要求于2001年4月6日提交的临时专利申请编号60/282,349的优先权。

发明背景

本发明一般而言关于无线通信系统。特别是，本发明关于分时双工(TDD)及分频双工(FDD)系统，其使用正交可变展开因子(OVSF)码及Hadamard码，用以展开传输用的数据，并包含产生这种码的改进系统。

许多种的通信系统，例如FDD及TDD通信系统，其使用一或多个系列的伪随机码来展开通信码。这些码是同时用于传送器及接收器中，并在整个通信系统中的许多地方。数种常用的码系列包含OVSF码及Hadamard码。

图1所示为OVSF码的码树，其可保持不同频道之间的正交性。该OVSF码可使用图1的码数来定义，藉此该信道化码可唯一地表示成C_ch，SF，k，而其中SF为该码的展开因子，且k为该码编号，0≤k≤SF-1。在该码树中的每个层级定义了长度SF的信道化码，其对应于图1的展开因子SF。

该信道化码的产生方法是定义成：

c_ch，1，0＝1

$\left[\begin{array}{c}{c}_{\mathrm{ch},\mathrm{2,0}}\\ c_{\mathrm{ch},\mathrm{2,1}}\end{array}\right]=\left[\begin{array}{cc}{c}_{\mathrm{ch},\mathrm{1,0}}& c_{\mathrm{ch},\mathrm{1,0}}\\ c_{\mathrm{ch},\mathrm{1,0}}& -c_{\mathrm{ch},\mathrm{1,0}}\end{array}\right]=\left[\begin{array}{cc}1& 1\\ 1& -1\end{array}\right]$

$\left[\begin{array}{c}{C}_{\mathrm{ch},2(n+1),0}\\ C_{\mathrm{ch},2(n+1),1}\\ C_{\mathrm{ch},2(n+1),2}\\ C_{\mathrm{ch},2(n+1),3}\\ \·\\ \·\\ C_{\mathrm{ch},2(n+1),2(n+1)-2}\\ C_{\mathrm{ch},2(n+1),2(n+1)-1}\end{array}\right]=\left[\begin{array}{cc}{C}_{\mathrm{ch},2^n,0}& C_{\mathrm{ch},2^n,0}\\ C_{\mathrm{ch},2^n,0}& -C_{\mathrm{ch},2^n,0}\\ C_{\mathrm{ch},2^n,1}& C_{\mathrm{ch},2^n,1}\\ C_{\mathrm{ch},2^n,1}& -C_{\mathrm{ch},2^n,1}\\ \·& \·\\ \·& \·\\ C_{\mathrm{ch},2^n,2^n-1}& C_{\mathrm{ch},2^n,2^n-1}\\ C_{\mathrm{ch},2^n,2^n-1}& -C_{\mathrm{ch},2^n,2^n-1}\end{array}\right]$

在每个信道化码字符的最右侧数值是对应于在时间中第一次传送的芯片。要使用的OVSF码为该展开因子，所利用的频道数及该频道种类的函数。

一种产生OVSF码的方法是利用以上的数学描述。但是，这种矩阵操纵在运算上很昂贵，且需要相当快速及昂贵的硬件来执行。此外，当运算单元为此目的而固定于硬件，其通常不能用于其它目的。此可加入到系统复杂度，并造成整体系统设计中不必要的复杂及昂贵。

因此，其需要一方便的装置来快速地及有效率地产生OVSF码，其也需要这种装置来可适应于其它种类的码的产生，例如Hadamard序列。

发明内容

本发明同时包含可以快速及有效率地产生OVSF码的系统及方法，其使用包含所需要码的码树脚的识别的缓存器，及顺序通过该脚的计数器。该系统可依需求产生该码，而需要非常少的硬件资源。

此外，相同系统及方法可适合来产生Hadamard序列。

附图概述

图1所示为一先前技术码树，用于正交可变展开因子(OVSF)码。

图2所示为根据本发明产生OVSF码的系统。

图3A所示为一种用以产生具有展开因子为4的OVSF码的系统。

图3B所示为一种用以产生具有展开因子为8的OVSF码的系统。

图4所示为具有展开因子为8的OVSF码树的第七码的产生。

图5所示为该结构的扩充性。

图6所示为一先前技艺的Hadamard码的码树。

图7所示为本发明的另一具体实施例，用以同时产生Hadamard及OVSF码。

图8所示为具有展开因子为8的Hadamard码树的第四码的产生。

图9所示为本发明的第二具体实施例用以产生伪随机码。

较佳具体实施例详述

目前的较佳具体实施例是参考图面在以下说明，其中类似的编号代表整个图面中类似的组件。此外，本发明的较佳具体实施例将参考OVSF及Hadamard码。但是，本领域专业人士必须了解到相同的原理可应用到其它系列的码，而本发明必须不能够严格地限制于此处所述的范例具体实施例。

请参考图2，所示为一种用以产生伪随机序列的系统10。该系统10包含一位位置计数器12，多任务器14，展开因子选择器16，逐位的AND门18，索引选择器20及XOR门22。该计数器12为自由运行二进制计数器，其可提供输出到该多任务器14的第一输入。该计数器12初始化为零，并在产生所需要的OVSF码时“自由”地运行。码的产生是依照需要来重复许多次，藉以展开该数据。对于每个需要产生该码的场合，该计数器即初始化为零。另外，该计数器12可被允许来自由地运行，藉此未使用的最高有效位可被忽略。此选择性将在稍后详细说明。

该展开因子选择器16提供输出到该多任务器14的第二输入，其可识别来自该计数器12中有多少位必须由该多任务器14输出。对于OSVF码产生，该多任务器14亦倒转该输出位的位顺序，使得该输出位即具有倒转的顺序。此是在图3A及3B中，以该多任务器14内的点线来图形化地说明。

请再参考图2，该索引选择器20输出该索引的二进制辨识，或该码树的″分支″，其为所想要产生者。举例而言，如图1所示，如果需要展开因子为4，其亦需要产生该码树的第三分支，该索引选择器20将输出该号码2的一两位的二进制序列，其为10。类似地，如果其需要展开因子8及该码树的第四分支，该索引选择器20输出该号码3的三位的二进制序列，其为011。

该索引选择器20的输出及该多任务器14的输出可由该逐位的AND门18来AND运算在一起。此为输出到该XOR门22，其实际上为XOR″树″，其包含复数个XOR门，其为本领域专业人士所熟知。

根据本发明的系统10详细显示在图3A及3B中，其说明了该系统10根据所想要的展开因子的不同的功能性架构。这些图面显示来自该计数器12的多重位输出C₁-C_N，及来自该索引选择器20的该多重位输出I₁-I_M。请参考图3A，如果想要展开因子4，该展开因子选择器16控制该多任务器14，使得该多任务器14仅输出来自该计数器12的前两个位″位置″C₁及C₂中所需要的位到该AND门18。来自该计数器12的位位置C₃-C_N基本上可″归零″或忽略。每个来自该计数器12的所需要的位，其是成反向顺序，并与来自该索引选择器20的所需要的位做逐位的逻辑AND运算。举例而言，来自该计数器12的第一位C₁与来自该索引选择器20的第二位I₂做逻辑AND运算；而来自该计数器12的第二位C₂与来自该索引选择器20的第一位I₁做逻辑AND运算。一旦所有来自该计数器12所想要的位已经与来自该索引选择器20的所需要位进行逐位的AND运算，该AND门18即输出到该XOR门22。该XOR门22的输出为具有该所想要位的码序列。该码序列的每个新位是在该计数器12序列化时来产生。

请参考图3B所示的第二具体实施例，如果想要展开因子为8，该多任务器14输出来自该计数器12的前三个位置C₁，C₂及C₃的位到该AND门18。来自该计数器12的第一位C₁会与来自该索引选择器20的第三输出I₃进行AND运算。类似地，来自该计数器C₂的第二位与来自该索引选择器20的第二位I₂进行AND运算。最后，来自该计数器12的第三位C₃及与来自该索引选择器20的第一位I₁进行AND运算。一旦来自该计数器12的所有想要的位已经与来自该索引选择器20所想要的位进行逐位AND运算，该AND门18输出到该XOR门22。该XOR门22的输出为所想要的码序列。

虽然根据本发明所制作的系统10可以用来产生具有任何长度的S具有展开因子的OVSF码，为了简化起见，前述的范例将可参考展开因子为8来解释。此需要三位的展开因子选择器16，三位的计数器12来序列通过该位，三输入AND门18，及三输入XOR门22，如图4所示。对此范例其亦可参考下表1-3：

128	7
		256	8

表1

表2

1	0	1
			1	1	0
1	1	1

表3

对此范例，其需要产生具有展开因子为8的码序列，其包含图1所示的码树的第七脚，如该星号所标示。此在图1中识别为C_ch，8，6，其为1，-1，-1，1，1，-1，-1，1。由表1，因为所想要的展开因子为8，所想要的位数为3。由表2，因为其想要产生该码树的第七分支，如表2所示的该索引选择器的输出将为该二进制序列1，1，0。然后该二进制计数器12即顺序通过一二进制计数由0(0，0，0)到7(1，1，1)，如表3所示。

该序列C_ch，8，6的第一位将可藉由AND运算来自该计数器12的该二进制序列000来产生，(其在倒转时仍产生000)，与来自该索引选择器20的该二进制序列110。该位的XOR造成输出为0。该第二输入001被倒转产生100，并与来自该索引选择器20的该二进制序列110做AND运算，而产生100。这些位的XOR可造成输出为1。类似地，该第三输入010被倒转产生010，而在与110进行AND及XOR运算时，造成输出为1。该第四输入011被倒转产生110，而在与110进行AND及XOR运算时，造成输出为0。该第五输入100被倒转产生001，而在与110进行AND及XOR运算时，造成该输出为0。该第六输入101被倒转产生101，而在与110进行AND及XOR运算时，造成输出为1。该第七输入110被倒转产生011，而在与110进行AND及XOR运算时，造成输出为1。最后，该第八输入111被倒转产生111，而在与110进行AND及XOR运算时，造成输出为0。

由于此重复的过程，该序列输出将为0，1，1，0，0，1，1，0(请注意最右方位是在时间中首先产生)。这些输出即后续地对映，藉此输出1即对映到-1，而一输出0即对映到1。因此，用于展开的序列为1，-1，-1，1，1，-1，-1，1。此是符合于图1所示的该OSVF码树的第七脚。

其必须注意到，请参考图5，此结构可扩充到任何数所想要的输入。另外，该系统可能会″过大″，如图5所示，藉此其所不需要的该计数器12的位，及该索引选择器20基本上可以忽略。如图5所示，因为仅需要四个位C₁-C₄，位C₅-C_N是在通过该多任务器14时被停止，或被″归零″。此外，仅有想要的位C₁-C₄由该多任务器14重新排序。在一类似的方式中，仅有位I1-I4将由该AND门″处理″，因为该AND门的剩余部份将由于缺少来自相对应的位C₅-C_N的输入而被″归零″。该输出形成该XOR门22，其将为所想要的码序列位。

请参考图6，所示为一Hadamard序列的码树。此码树的码将根据本发明的另一具体实施例来产生，其示于图7。

请参考图7，所示为一种产生数种伪随机序列的系统100。如图2所示的具体实施例中，该系统100包含一位位置计数器12，多任务器14，展开因子选择器16，逐位AND门，索引选择器20，及XOR门22。但是，此具体实施例包含模式开关60，其在用以产生OVSF码的第一模式与用以产生Hadamard码的第二模式之间切换。当该模式选择开关60在第一位置，该系统100的运作方式相同于图2所示的系统10，藉此该多任务器14倒转来自该位位置计数器12的该位输出的位顺序。但是，当该模式开关60在第二位置时，该位的重新排序并未由该多任务器14执行，且该位是经由该多任务器14直接传送到该逐位AND门18。此是示于图8，藉此通过该多任务器14的该直虚线说明该位是经由该多任务器14直接传送，而不用重新排序。

一种产生Hadamard码的范例将参考图8来解释。由此范例，其需要产生具有展开因子为8的码序列，其包含该码数的第四脚，如图6所示，其以星号标示。此序列在图6中显示为0，1，1，0，0，1，1，0。由表1，因为所想要的展开因子为8，想要的位数为3。由表2，因为其想要产生该码树的第四分支，如表2所示的该索引选择器的输出将为该二进制序列0，1，1。然后该二进制计数器12即序列通过该二进制计数由0(0，0，0)到7(1，1，1)，如表3所示。

相同的AND及XOR运算程序即如所述地参考该OVSF码的产生来执行，除了来自该计数器12的位并未倒转。此造成来自该系统100的输出为0，1，1，0，1，1，0。此可正确地符合该Hadamard码预结构的第四脚，如图6所示。这些输出可视需要来对映，藉此输出1是对映到负1，而输出0是对映到1。

系统200的第二具体实施例用以产生数种伪随机序列，其示于图9。此系统200包含该索引选择器20，该逐位AND门18及该XOR 22。但是，该位位置计数器12，该多任务器14及该展开因子选择器16已经由数产生器202及选择器204所取代。该数产生器202储存预定序列的数，例如储存在表3中的数，并依序输出这些数。因此，该数产生器202可依序输出储存在表3中的数，或另外可输出该″重新排列″的位顺序，如表4中所示。该选择器204可在要由该数产生器202所输出的位序列之间来选择。对于OVSF码，将输出第一序列；而对于Hadamard码，将输出第二序列。虽然此具体实施例有必要使用额外的内存，其内存将小于储存整个伪随机码树所需要者。此外，虽然此具体实施例已经参考具有展开因子为8的伪随机码来解释，任何想要的序列可预先储存在该数产生器202中。

表4

当本发明已藉由较佳具体实施例来说明，对于本领域专业人士将可了解在权利要求所述的本发明范围内可有其它变化。

Claims (8)

1.一种用于产生伪随机码的方法，所述方法包括：

使用一计数器来产生2^M个M位宽的二进制代码序列，所述2^M个M位宽的二进制代码序列是从最低位开始至最高位；

将所产生的代码的每一个代码以从最低有效位排列到最高有效位的次序来进行反向；

在一组伪随机码中选出与所述伪随机码的索引号码相应的M位宽二进制的索引代码；以及

执行所产生的2^M个M位宽代码的每一个代码与所述M位宽二进制的索引代码之间的逻辑运算，用于产生2^M位宽的伪随机码。

2.如权利要求1所述的方法，其特征在于，数量2^M是经选择为与一展开因子相同。

3.如权利要求1所述的方法，其特征在于，还包括：

在两个模式中选择一个模式，其中一第一模式用于位序列的反向，而一第二模式则用于所述位序列的非反向，从而，所述位序列的反向仅在当所述第一模式被选出时才执行。

4.如权利要求1所述的方法，其特征在于，所述逻辑运算包括：

对所产生的每一个M位宽二进制代码进行与运算，以及将所选出的所述M位宽二进制的索引代码连续乘以M个与门2^M次；以及

将来自所述与门的输出连续进行异或运算2^M次。

5.一种伪随机码产生器，所述伪随机码产生器包括：

计数器，所述计数器配置以产生2^M个M位宽的二进制代码序列，所述2^M个M位宽的二进制代码序列是从最低位开始以至最高位；

索引代码选择器，所述索引代码选择器用于在一组伪随机码中选出与所述伪随机码的索引号码相应的M位宽二进制的索引代码；

电路，所述电路用于执行由所述计数器所产生的每一个代码与所述索引代码之间的逻辑运算，所述索引代码是由所述索引代码选择器所选择来产生2^M位宽的伪随机码；以及

码反向器，用于将所述计数器所产生的位序列的次序从最低有效位排列到最高有效位的次序来进行反向。

6.如权利要求5所述的伪随机码产生器，其特征在于，还包括展开因子选择器，所述展开因子选择器用于指定数量M。

7.如权利要求5所述的伪随机码产生器，其特征在于，还包括开关，所述开关用于在两个模式中进行切换，其中一第一模式用于位序列的反向，而一第二模式则用于所述位序列的非反向。

8.如权利要求5所述的伪随机码产生器，其特征在于，所述电路包括：

多个与门，用于对由所述计数器所产生的每一个代码，以及所选出的所述索引代码进行与运算；以及

多个异或运算门，所述异或运算门用于将来自所述与门的输出进行异或运算。

Images