KR100872101B1

KR100872101B1 - 의사랜덤 시퀀스의 생성을 위한 시스템

Info

Publication number: KR100872101B1
Application number: KR1020047007218A
Authority: KR
Inventors: 헤플러에드워드엘
Original assignee: 인터디지탈 테크날러지 코포레이션
Priority date: 2001-04-06
Filing date: 2002-04-05
Publication date: 2008-12-05
Also published as: AU2002258723B2; TW200609819A; KR20070099057A; CA2443653A1; EP1386462A4; ATE422072T1; TWI271937B; TWI281626B; NO20034455L; CN1277394C; CN1921471B; KR20030092054A; DE60231034D1; KR20070045365A; TW200745943A; TW566009B; US7248698B2; CN1500335A; KR100627086B1; EP2053486A1

Abstract

본 발명은 원하는 코드의 코드 트리 레그(leg)의 식별정보(identification)를 구비하는 인덱스 선택기(20)와 연속적인 이진 시퀀스를 출력하는 계수기(12)를 사용하여 의사랜덤 코드를 생성하기 위한 시스템에 관한 것이다. 계수기(12)로부터의 출력은 인덱스 선택기(20)의 출력과 비트별 AND 게이트(18) 연산되고 이 출력들이 같이 XOR 게이트(22) 연산되어 단일 비트를 출력한다. 계수기(12)가 시퀀스화되면, 각각의 계수 처리(count)에 의해, 상이한 비트가 XOR 게이트(22)로부터 출력됨으로써, 원하는 코드가 된다.

OVSF, 아다마르, 이진 계수기, 인덱스 선택기, 비트 재순서화

Description

의사랜덤 시퀀스의 생성을 위한 시스템{SYSTEM FOR GENERATING PSEUDORANDOM SEQUENCES}

도 1은 OVSF에 대한 종래의 코드 트리를 도시하는 도면.

도 2는 본 발명에 따른 OVSF 코드를 생성하기 위한 시스템을 도시하는 도면.

도 3a는 확산 인자가 4인 OVSF 코드를 생성하기 위한 시스템을 도시하는 도면.

도 3b는 확산 인자가 8인 OVSF 코드를 생성하기 위한 시스템을 도시하는 도면.

도 4는 확산 인자가 8인 OVSF 코드 트리의 일곱 번째 코드의 생성을 도시하는 도면.

도 5는 구조의 확장가능성을 도시하는 도면.

도 6은 아다마르 코드를 위한 종래의 코드 트리를 도시하는 도면.

도 7은 아다마르 및 OVSF 코드를 모두 생성하기 위한 본 발명에 따른 대안적인 실시예를 도시하는 도면.

도 8은 확산 인자가 8인 아다마르 코드 트리의 네 번째 코드의 생성을 도시하는 도면.

도 9는 의사랜덤 코드를 생성하기 위한 본 발명의 두 번째 대안적인 실시예 를 도시하는 도면.

<도면의 주요 부분에 대한 설명>

12 : 비트 위치 계수기

14 : MUX

16 : 확산 인자 선택기

18 : 비트별 AND 게이트

20 : 인덱스 선택기

22 : XOR

본 발명은 일반적으로 무선 통신 시스템에 관한 것이다. 특히, 본 발명은 전송을 위해 데이터를 확산(spread)하는 데 OVSF(orthogonal variable spreading factor) 코드와 아다마르(Hadamard) 코드를 사용하는 시분할 듀플렉스(time division duplex, TDD) 및 주파수 분할 듀플렉스(frequency division duplex, FDD) 시스템에 관한 것이고, 그러한 코드를 생성하기 위한 개선된 시스템을 포함하는 것이다.

FDD 및 TDD 와 같은 다수의 유형의 통신 시스템은 전송을 위해 데이터를 확산하는데 하나 이상의 의사랜덤(pseudorandom) 코드를 사용한다. 이러한 코드들은 전송기 및 수신기 모두에서 통신 시스템을 통하여 다양한 위치에서 사용되고 있다. 보다 일반적으로 사용되는 코드의 패밀리(family) 중 몇몇은 OVSF 및 아다마르 코드를 포함한다.

도 1은 서로 다른 채널 사이의 직교성(orthogonality)을 보존(preserve)하는 OVSF 코드의 코드 트리를 나타낸다. OVSF 코드는 도 1의 코드 트리를 사용하여 정의될 수 있고, 채널화(channelization) 코드는 고유하게 C_sh,SF,k로 기술될 수 있으며, SF는 그 코드의 확산 인자(spreading factor)이고 k는 코드 번호이며 0≤k ≤SF-1 이다. 코드 트리 내의 각 레벨은 도 1의 SF의 확산 인자에 대응하여 길이 SF의 채널화 코드를 정의한다.

채널화 코드 생성 방법은 다음과 같이 정의된다.

각 채널화 코드 워드의 맨 오른쪽의 값은 시간상에서 처음으로 전송된 칩에 대응된다. 사용될 OVSF 코드는 확산 인자, 사용될 채널의 개수 및 채널 유형의 함수이다.

OVSF 코드를 생성하기 위한 하나의 방법은 전술한 수학적 설명을 사용하는 것이다. 그러나, 그러한 행렬 처리(manipulation)는 계산량이 많고 수행하기 위해서 고가이고 초고속인 하드웨어를 필요로 한다. 부가적으로, 계산 유닛이 그러한 목적에서 하드웨어 내에서 고정될 때, 일반적으로 이것은 다른 목적을 위해서 사용될 수 없다. 이러한 것은 시스템 복잡도를 증가시키고 전체 시스템 설계를 불필요하게 복잡하고 고가로 되게 한다.

따라서, OVSF 코드를 신속하고 효율적으로 생성하기 위해 편리한 수단이 필요하게 된다. 또한 그러한 수단이 아다마르 시퀀스 등의, 다른 유형의 코드의 생성에 적합한 것이 바람직하다.

본 발명은, 원하는 코드의 코드 트리 레그(leg)의 식별정보(identification)를 포함하는 레지스터와, 레그를 통하여 시퀀스화(sequence)하는 계수기를 사용하여, OVSF 코드를 신속하고 효율적으로 생성하는 방법 및 시스템 모두를 포함한다. 이 시스템은 요구시(on demand) 코드를 생성하고, 동시에 하드웨어 자원을 매우 적게 요구한다.
또한, 동일한 시스템 및 방법은 아다마르 시퀀스를 생성하기에 적합하다.

유사한 번호는 유사한 구성요소를 나타내는 도면을 참조로 해서 현재 바람직한 실시예가 설명된다. 부가적으로, 본 발명의 바람직한 실시예는 OVSF 및 아다마르 코드의 생성을 참조로 하여 설명될 것이다. 그러나, 당업자는 동일한 이론이 다른 코드 패밀리에도 적용될 수 있다는 것을 알 수 있을 것이고, 본 발명은 본원 명세서에 설명된 예시적인 실시예에 엄격하게 한정되어서는 안될 것이다.

도 2를 참조로 하면, 의사랜덤 시퀀스를 생성하기 위한 시스템(10)이 도시되어 있다. 시스템(10)은 비트 위치 계수기(12)와, 멀티플렉서(14)와, 확산 인자 선택기(16)와, 비트별(bit-by-bit) AND 게이트(18)와, 인덱스 선택기(20) 및 XOR 게이트(22)를 포함한다. 계수기(12)는 프리-러닝(free-running) 이진 계수기로서, 출력을 멀티플렉서(14)의 제1 입력에 제공한다. 계수기(12)는 0으로 초기화되어 있고, 원하는 OVSF 코드가 생성됨에 따라서 "자유롭게" 실행(run)된다. 코드의 생성은 데이터를 확산하기 위해서 필요한 만큼 수회 반복된다. 코드를 생성할 필요가 있는 경우마다, 계수기는 0으로 초기화된다. 대안적으로, 계수기(12)는 자유롭게 실행되도록 허용될 수도 있고, 사용되지 않는 MSB(most significant bit)들은 무시될 수도 있다. 이러한 대안은 이후 상세히 설명될 것이다.

확산 인자 선택기(16)는 출력을 멀티플렉서(14)의 제2 입력에 제공하고, 계수기(12)로부터의 얼마나 많은 비트를 멀티플렉서(14)가 출력해야 하는지 식별하게 된다. OVSF 코드 생성에서, 멀티플렉서(14)는 또한 출력 비트의 비트 순서를 거꾸로 하여, 출력 비트가 거꾸로 된 순서로 제공되게 한다. 이것은 도 3a 및 도 3b에서 멀티플렉서(14)내에 점선으로서 그래픽적으로 표시되었다.

다시 도 2를 참조하면, 인덱스 선택기(20)는 생성하기 원하는 인덱스의 이진 식별정보 또는 코드 트리의 "브랜치"를 출력한다. 예컨대, 도 1에 도시되었듯이, 만약 확산 인자 4를 원하는 경우, 그리고 또한 코드 트리의 3번째 브랜치를 생성할 것을 원한다면, 인덱스 선택기(20)는 숫자 2에 대한 2-비트 이진 시퀀스인 10을 출력할 것이다. 유사하게, 만약 확산 인자 8과 코드 트리의 4번째 브랜치를 원하는 경우, 인덱스 선택기(20)는 숫자 3에 대한 3-비트 이진 시퀀스인 011을 출력한다.

인덱스 선택기(20)의 출력과 멀티플렉서(14)의 출력은 비트별 AND 게이트(18)에서 함께 AND 연산된다. 이것은 XOR 게이트(22)로의 출력이고, XOR 게이트는 실질적으로 XOR "트리"이며 당업자에게 공지된 듯이 복수의 XOR 게이트를 포함한다.

본 발명에 따른 시스템(10)은 도 3a 및 도 3b에 더 상세히 도시되며, 이들 도면은 원하는 확산 인자에 따른 시스템(10)의 서로 다른 기능적 구성을 도시한다. 이들 도면은 계수기(12)로부터의 다중(multiple) 비트 출력 C₁ - C_N과 인덱스 선택기로부터의 다중 비트 출력 I₁ -I_M을 도시한다. 도 3a를 참조로 하면, 만약 확산 인자 4를 원하게 되면, 확산 인자 선택기(16)는 멀티플렉서(14)를 제어하여, 계수기(12)로부터 나오는 첫 번째 2개의 비트 "위치" C₁과 C₂의 단지 원하는 비트만을 AND 게이트(18)로 출력하게 한다. 계수기로부터 나오는 비트 위치 C₃-C_N은 본질적으로 "0 출력"이 되거나 또는 무시된다. 계수기(12)로부터의 각각의 원하는 비트들은 거꾸로 된 순서로 얻어지고, 인덱스 선택기(20)로부터의 원하는 비트들과 함께 비트별로 AND 연산된다. 예컨대, 계수기(12)로부터의 첫 번째 비트 C₁은 인덱스 선택기(20)로부터의 두 번째 비트 I₂와 함께 AND 연산되고, 계수기(12)로부터의 두 번째 비트 C₂는 인덱스 선택기(20)로부터의 첫 번째 비트 I₁과 함께 AND 연산된다. 일단 계수기(12)로부터의 원하는 비트들 모두가 인덱스 선택기(20)로부터의 원하는 비트들과 함께 비트별 AND연산되면, AND 게이트(18)는 이를 XOR 게이트(22)로 출력한다. XOR 게이트(22)의 출력은 원하는 비트를 가지는 코드 시퀀스이다. 코드 시퀀스의 새로운 비트 각각은 계수기(12)가 시퀀스화됨에 따라 생성된다.

도 3b에 도시된 두 번째 예를 참조하면, 만약 확산 인자 8을 원하게 되면, 멀티플렉서(14)는 계수기(12)로부터 나오는 첫 번째 3개의 비트 위치 C₁, C₂ 및 C₃의 비트들을 AND 게이트(18)로 출력한다. 계수기(12)로부터의 첫 번째 비트 C₁은 인덱스 선택기(20)로부터의 세 번째 비트 I₃와 함께 AND 연산된다. 마찬가지로 계수기(12)로부터의 두 번째 비트 C₂는 인덱스 선택기(20)로부터의 두 번째 비트 I₂ 와 함께 AND 연산된다. 마지막으로 계수기(12)로부터의 세 번째 비트 C₃는 인덱스 선택기(20)로부터의 첫 번째 비트 I₁과 함께 AND 연산된다. 일단 계수기(12)로부터의 원하는 비트들 모두가 인덱스 선택기(20)로부터의 원하는 비트들과 함께 비트별 AND 연산되면, AND 게이트(18)는 이를 XOR 게이트(22)로 출력한다. XOR 게이트(22)의 출력은 원하는 코드 시퀀스이다.

비록 본 발명에 따라 만들어진 시스템(10)이 임의의 길이의 확산 인자를 가지는 OVSF 코드를 생성하는데 사용될 수 있지만, 편의상, 앞으로의 상세한 예는 확산 인자가 8인 것을 참조로 하여 설명할 것이다. 도 4에 나타낸 대로, 이것은 3-비트 확산 인자 선택기(16)와, 비트로 시퀀스화하는 3-비트 계수기(12)와, 3-입력 AND 게이트(18)와 3-입력 XOR 게이트(22)를 요구한다. 이러한 예에 대해서 표 1 내지 표 3을 또한 참조하기로 한다.

확산 인자
원하는 SF	비트의 개수
2	1
4	2
8	3
16	4
32	5
64	6
128	7
256	8

인덱스
브랜치	I₃	I₂	I₁
첫번째	0	0	0
두번째	0	0	1
세번째	0	1	0
네번째	0	1	1
다섯번째	1	0	0
여섯번째	1	0	1
일곱번째	1	1	0
여덟번째	1	1	1

계수기
C₃	C₂	C₁
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

이 예에 대해서, 도 1에서 별표로 강조하듯이 코드 트리의 7번째 레그를 포함하는, 확산 인자 8을 갖는 코드 시퀀스를 생성하는 것이 바람직하다. 이것은 도 1에서 C_ch,8,6으로 식별되어 있고 1, -1, -1, 1, 1, -1, -1, 1이다. 표 1에서, 원하는 확산 인자가 8이기 때문에, 원하는 비트의 개수는 3이다. 표 2에서, 코드 트리의 7번째 브랜치를 생성하는 것을 원하기 때문에, 표 2에 도시되듯이 인덱스 선택기의 출력은 이진 시퀀스 1, 1, 0이다. 표 3에 도시되듯이 이진 계수기(12)는 곧 이진 계수 0(0, 0, 0)으로부터 7(1, 1, 1)까지로 시퀀스화한다.

시퀀스 C_ch,8,6의 첫 번째 비트는 인덱스 선택기(20)로부터 이진 시퀀스 110과, 계수기(12)로부터의 이진 시퀀스 000(거꾸로 되어도 여전히 000인)을 AND 연산하여 생성될 것이다. 이 비트의 XOR 결과는 출력 0이다. 001인 두 번째 입력은 거꾸로 되어서 100이 된 다음, 인덱스 선택기(20)로부터의 이진 시퀀스 110과 함께 AND 연산되어 100이 된다. 이들 비트의 XOR 결과는 출력 1이다. 유사하게, 010인 세 번째 입력은 거꾸로 되어서 010이 되고 110과 AND 연산된 후 XOR 연산되어 출력 1이 된다. 011인 네 번째 입력은 거꾸로 되어서 110이 되고 110과 AND 연산된 후 XOR 연산되어 출력 0이 된다. 100인 다섯 번째 입력은 거꾸로 되어서 001이 되고 110과 AND 연산된 후 XOR 연산되어 출력 0이 된다. 101인 여섯 번째 입력은 거꾸로 되어서 101이 되고 110과 AND 연산되고 XOR 연산되어 1의 출력이 된다. 110인 일곱 번째 입력은 거꾸로 되어서 011이 되고 110과 AND 연산된 후 XOR 연산되어 출력 1이 된다. 최종적으로, 111인 여덟 번째 입력은 거꾸로 되어서 111이 되고 110과 AND 연산된 후 XOR 연산되어 출력 0이 된다.

이러한 반복적인 처리의 결과로, 시퀀스 출력은 0, 1, 1, 0, 0, 1, 1, 0(가장 오른쪽의 비트가 시간적으로 가장 먼저 생성된 것을 주의)이 될 것이다. 이러한 출력은 순차적으로 매핑되고, 출력 1은 -1로 매핑되고 출력 0은 1로 매핑된다. 따라서, 확산에 사용되는 시퀀스는 1, -1, -1, 1, 1, -1, -1, 1이다. 이것은 도 1에 도시된 OVSF 코드 트리의 일곱 번째 레그와 정합한다.

도 5를 참조하면, 이 구조는 임의의 개수의 원하는 입력으로 확장가능하다는 것을 주의하여야 한다. 대안적으로, 시스템은 도 5에 도시되듯이 "너무 크게 되어서(oversized)" 필요하지 않은 것인 인덱스 선택기(20)와 계수기(12)의 비트들이 본질적으로 무시되게 된다. 도 5에 도시되듯이, 단지 C₁ - C₄의 4개의 비트만이 요구되고, C₅ - C_N의 비트들은 멀티플렉서(14)를 통한 전달이 중지되거나 또는 0으로 출력된다. 부가적으로, 단지 원하는 비트들인 C₁ - C₄만이 멀티플렉서(14)에 의해서 재순서화(reorder)된다. 유사한 방식으로, AND 게이트의 남아있는 부분들이 대응 비트들인 C₅ - C_N으로부터의 입력이 없어서 0으로 되는 것 때문에, 단지 I₁ -I₄ 의 비트들만이 AND 게이트에 의해서 "처리될 것이다". XOR 게이트(22)로부터의 출력은 원하는 코드 시퀀스 비트가 될 것이다.

도 6을 참조하면, 아다마르 시퀀스를 위한 코드 트리가 도시되어 있다. 이러한 코드 트리의 코드들은 도 7에 도시된 본 발명의 대안적인 실시예에 따라 생성될 것이다.

도 7을 참조하면, 몇 개의 유형의 의사랜덤 시퀀스를 생성하기 위한 시스템(100)이 도시된다. 도 2에 도시된 실시예에서와 같이, 시스템(100)은 비트 위치 계수기(12)와, 멀티플렉서(14)와, 확산 인자 선택기(16)와, 비트별 AND 게이트와, 인덱스 선택기(20)와, XOR 게이트(22)를 포함한다. 그러나, 이 실시예는 OVSF 코드를 생성하기 위한 첫 번째 모드와 아다마르 코드를 생성하기 위한 두 번째 모드 사이에서 스위칭하는 모드 스위치(60)를 포함한다. 모드 선택 스위치(60)가 첫 번째 위치에 있을 때, 시스템(100)은 도 2에 도시된 시스템(10)과 동일한 방식으로 동작하여, 멀티플렉서(14)는 비트 위치 계수기(12)로부터의 비트 출력의 비트 순서를 거꾸로 한다. 그러나, 모드 스위치(60)가 두 번째 위치에 있을 때, 멀티플렉서(14)에 의한 비트의 재순서화는 수행되지 않고, 비트들이 멀티플렉서(14)를 직접적으로 통과하여 비트별 AND 게이트(18)로 진행한다. 이것은 도 8에서, 멀티플렉서(14)를 통과하는 똑바른 점선이, 재순서화되지 않고 멀티플렉서(14)를 통과해 직접 진행하는 비트들을 나타내는 것으로 도시된다.

아다마르 코드를 생성하는 예는 도 8을 참조로 하여 설명될 것이다. 이 예에 대해서, 도 6에 도시하여 별표로 강조하였듯이, 코드 트리의 네 번째 레그를 포함하고, 확산 인자 8을 갖는 코드 시퀀스를 생성하는 것이 바람직하다. 이 시퀀스는 도 6에서 0, 1, 1, 0, 0, 1, 1, 0으로 도시되어 있다. 표 1에서, 원하는 확산 인자가 8이므로, 원하는 비트의 개수는 3이다. 표 2에서, 코드 트리의 네 번째 브랜치를 생성하는 것이 바람직하므로, 표 2에 나타나듯이 인덱스 선택기의 출력은 이진 시퀀스 0, 1, 1이 될 것이다. 이진 계수기(12)는 표 3에 나타나듯이 0(0, 0, 0)으로부터 7(1, 1, 1)까지의 이진 계수(count)로 시퀀스화된다.

OVSF 코드의 생성을 참조로 하여 설명한 바와 같이, 계수기(12)로부터의 비트들이 거꾸로되는 것을 제외하면 동일한 것인 AND 연산과 XOR 연산 처리가 수행된다. 이것은 시스템(100)으로부터의 출력이 0, 1, 1, 0, 1, 1, 0이 되게 한다. 이것은 도 6에 도시된 듯이 아다마르 코드 이전구조(prestructure)의 네 번째 레그와 정확하게 정합한다. 이 출력은 선택적으로 매핑되어 출력 1은 -1로 매핑되고 출력 0은 1로 매핑될 수 있다.

몇 개의 유형의 의사랜덤 시퀀스를 생성하기 위한 시스템(200)의 두 번째 대안적인 실시예가 도 9에 도시되어 있다. 이 시스템(200)은 인덱스 선택기(20)와, 비트별 AND 게이트(18)와 XOR 게이트(22)를 포함한다. 그러나, 비트 위치 계수기(12)와, 멀티플렉서(14)와, 확산 인자 선택기(16)는 숫자 생성기(202)와 선택기(204)로 대체되어 있다. 숫자 생성기(202)는 표 3에서 저장된 숫자들 같은 숫자들의 미리 결정된 시퀀스를 저장하고, 순차적으로 이러한 숫자들을 출력한다. 따라서, 숫자 생성기(202)는 순차적으로 표 3에 저장된 숫자들을 출력할 수 있고, 또는 대안적으로 표 4에 나타난 듯이 비트들의 "재순서화"된 시퀀스를 출력할 수도 있다. 선택기(204)는 숫자 생성기(202)에 의해 비트들 중 어떤 시퀀스가 출력될지 선택할 수 있다. OVSF 코드에 대해서는 첫 번째 시퀀스가 출력될 것이고, 아다마르 코드에 대해서는 두 번째 시퀀스가 출력될 것이다. 비록 본 실시예에서는 추가 메모리의 사용이 필요하지만, 의사랜덤 시퀀스 전체 코드 트리를 저장하는데 요구되는 메모리보다는 적게 든다. 추가적으로 비록 본 실시예를, 확산 인자가 8인 의사랜덤 코드를 참조하여 설명하고 있지만, 임의의 원하는 시퀀스가 숫자 생성기(202)에 미리 저장되어 있을 수도 있다.

계수기
C₃	C₂	C₁
0	0	0
1	0	0
0	1	0
1	1	0
0	0	1
1	0	1
0	1	1
1	1	1

본 발명의 바람직한 실시예에 대해서 설명하고 있지만, 아래의 청구범위로 한정된 본 발명의 범위 내에서 다양한 변형이 당업자에게 명백할 것이다.

본 발명에 따른 시스템에 의해서 고가이며 초고속인 하드웨어 없이도 효율적으로 신속하게 OVSF 코드를 생성할 수 있으며 또한 아다마르 시퀀스와 같은 다른 유형의 코드의 생성에 적합하도록 될 수 있다.

Claims

레벨들과 그 레벨들 내의 브랜치들에 의해 정의되는 한 세트의 코드들로부터 의사랜덤 코드를 생성하기 위한 방법에 있어서,

N비트 폭의 일련의 2진수들을 생성하는 2진수 생성 단계와;

각각의 N비트 폭의 2진수의 비트들을 최하위 비트(LSB)에서 최상위 비트(MSB)로 재순서화(reordering)하는 단계와;

생성될 상기 의사랜덤 코드의 브랜치에 대응하는 2진 인덱스 코드를 선택하는 단계와;

상기 재순서화된 2진수들의 선택된 비트들과 상기 선택된 인덱스 코드 간에 논리 연산을 수행하여 상기 의사랜덤 코드를 생성하는 논리 연산 수행 단계

를 포함하는, 의사랜덤 코드 생성 방법.
제1항에 있어서, 상기 일련의 2진수들은 제로 값에서 시작하고 그 열(series)에 있는 각 숫자에 대해 1씩 증분되는 것인, 의사랜덤 코드 생성 방법.
제1항에 있어서, 상기 논리 연산 수행 단계는, 상기 생성된 2진수들의 선택된 비트들 중 하나와의 논리 연산에 있어서 상기 선택된 인덱스 코드의 각 비트를 이용하는 단계를 포함하는 것인, 의사랜덤 코드 생성 방법.
제1항에 있어서, 상기 재순서화된 2진수들의 선택된 비트들은 각 2진수의 최하위 비트들인 것인, 의사랜덤 코드 생성 방법.
제1항에 있어서, 상기 논리 연산 수행 단계는,

각 인덱스 코드 비트를 재순서화된 2진수의 선택된 비트와 AND 연산하는 단계와;

상기 AND 연산의 결과를 XOR 연산하여 상기 생성된 의사랜덤 코드의 연속된 요소들을 생성하는 단계

를 포함하는 것인, 의사랜덤 코드 생성 방법.
레벨들과 그 레벨들 내의 브랜치들에 의해 정의되는 한 세트의 코드들로부터 의사랜덤 코드를 생성하도록 구성되는 의사랜덤 코드 생성기에 있어서,

N비트 폭의 일련의 2진수들을 생성하기 위한 생성 수단과;

각각의 N비트 폭의 2진수의 비트들을 최하위 비트(LSB)에서 최상위 비트(MSB)로 재순서화(reordering)하기 위한 재순서화 수단과;

생성될 상기 의사랜덤 코드의 브랜치에 대응하는 2진 인덱스 코드를 선택하기 위한 선택 수단과;

상기 재순서화된 2진수들의 선택된 비트들과 상기 선택된 인덱스 코드 간에 논리 연산을 수행하여 상기 의사랜덤 코드를 생성하는 수행 수단

을 포함하는, 의사랜덤 코드 생성기.
제6항에 있어서, 상기 생성 수단은 상기 일련의 2진수들을 제로 값에서 시작하고 그 열(series)에 있는 각 숫자를 1씩 증분하는 것인, 의사랜덤 코드 생성기.
제6항에 있어서, 상기 수행 수단은, 상기 선택된 인덱스 코드의 각 비트가, 상기 생성된 2진수들의 선택된 비트들 중 하나와의 논리 연산에 이용하도록 구성되는 것인, 의사랜덤 코드 생성기.
제6항에 있어서, 상기 수행 수단은, 상기 생성된 2진수들의 선택된 비트들이 각 2진수의 최하위 비트들이 되도록 구성되는 것인, 의사랜덤 코드 생성기.
제6항에 있어서, 상기 수행 수단은,

각 인덱스 코드 비트를 생성된 2진수의 선택된 비트와 AND 연산하는 수단과;

상기 AND 연산의 결과를 XOR 연산하여 상기 생성된 의사랜덤 코드의 연속된 요소들을 생성하는 수단

를 포함하는 것인, 의사랜덤 코드 생성기.
삭제
삭제