CN1901616A - 处理视频数据的双缩放器结构 - Google Patents

Abstract

一种双缩放器结构包括一基于像素的处理模块、一高清晰度缩放器、一多路复用器和一视频处理核心。本发明有利地调试所述视频处理核心以处理高清晰度视频信号。耦接所述基于像素的处理模块的输入以接收输入视频信号并基于输入数据流执行像素操作。所述基于像素的处理模块的输出被输入到所述多路复用器和所述高清晰度缩放器。所述高清晰度缩放器减小所述输入像素速率，使得所述视频处理核心可对其进行处理。所述视频处理核心为一用于处理标准视频信号的常规核心。所述多路复用器在所述输入视频数据具有一标准格式的情况下直接提供所述基于像素的处理模块的所述输出，或在所述输入视频数据具有一高清晰度视频格式的情况下提供所述高清晰度缩放器的所述输出。

Description

处理视频数据的双缩放器结构

相关申请案的交叉参考

本申请案主张于2004年7月16日申请的题为“SYSTEM AND METHOD FORUSE IN VIDEO PROCESSING INCLUDING A PROGRAMMABLE INPUT DEVICE，A PIXELCLOCK GENERATOR AND A DUAL SCALER ARCHITECTURE”的美国临时专利申请案第60/588,647号在35 U.S.C.§119(e)之下的优先权。

技术领域

本发明涉及用于处理视频数据的装置和系统。更明确地说，本发明涉及能接收并处理以标准视频格式和高清晰度格式的输入数据的视频处理系统。更明确地说，本发明涉及具有双缩放器结构的视频处理结构，其中以高清晰度格式的视频输入由两个缩放单元处理。

背景技术

当前存在用于视频数据的多种不同数据格式。早期格式(例如，国家电视系统委员会(NTSC)和视频图像阵列(VGA))和带有具有640像素×480行大小的画面的后继者。首先用于欧洲的竞争性电视制式(如，逐行导相)提供具有768像素×576行的画面。

随着对更好的图像质量和更大显示器的需求，已发展称作高清晰度电视(HDTV)的新制式。HDTV兼容的TV使用一16∶9纵横比。高分辨率图像(1920像素×1080行或1280像素×720行)与模拟电视或常规DVD相比较允许展示更多细节。如NTSC和PAL，1920×1080广播使用50或60场/秒的交错以降低对带宽的要求，且使用24、25和30帧/秒的渐进式扫描。交互式扫描线以每秒50或60次播送，类似于PAL的50Hz和NTSC的60Hz交错。这个格式称为1080i或1080i60。

然而，使视频系统处理这些新HDTV信号可能是非常复杂且昂贵的。制造视频处理系统中的一个问题是，通常要求其能处理HDTV信号和较传统格式的视频信号。另一个问题是，因为像素和行的数目的显著增加：640像素×480行对比1920像素×1080行，所以需要更大的处理功率和存储器带宽以处理HDTV视频信号。HDTV格式的处理视频处理6倍多的更大数据格式的像素。

制造能处理HDTV格式的视频处理系统中的一个特殊问题是，很难扩展用于标准视频处理的相同反交错运算来处理HDTV信号。由于信号处理功率限制和存储器带宽限制，所以很难将相同反交错运算扩展成高清晰度视频讯号，例如1080i。例如，反交错运算需要50MHz的系统时钟，用于信号处理和接入32位的存储系统以处理13.5MHz的标准视频。为采用相同硬件以处理74.25MHz的HDTV 1080i信号，系统时钟现在必须以275MHz运行。要达到这个频率很难且非常昂贵。

现有技术试图通过粗略地简单化所完成的处理来解决这个问题，使得可以使用现有硬件。然而，此粗略的简单化导致图像质量的明显降低。

因而，需要一种视频处理HDTV信号的方法和系统，其不会显著增加硬件成本和复杂性，且不会降低图像质量。

发明内容

本发明提供采用双缩放器结构的视频处理系统的一个或一个以上的实施例。本发明有利地调试视频处理核心以处理高清晰度视频信号。本发明优选包含：基于像素的处理模块、高清晰度缩放器、多路复用器和视频处理核心。耦接基于像素的处理模块的输入以接收输入视频信号并基于输入数据流执行像素操作。基于像素的处理模块的输出被输入到多路复用器和高清晰度缩放器。高清晰度缩放器或处理缩放器减小输入像素速率，使得视频处理核心可对其进行处理。视频处理核心为用于视频处理标准视频信号的常规核心。多路复用器在输入视频数据具有标准格式的情况下直接提供基于像素的处理模块的输出，或在输入视频图像处于高清晰度视频格式的情况下提供来自高清晰度缩放器的输出。在另一个实施例中，高清晰度缩放器包括垂直缩放器和水平缩放器。在另一个实施例中，不需要多路复用器且高清晰度缩放器可不经任何缩放而穿过信号。

附图说明

图1为根据现有技术的视频处理系统的方框图。

图2为根据本发明的视频处理系统的第一实施例的方框图。

图3为根据本发明的视频处理系统的第二实施例的方框图。

图4为根据本发明的视频处理系统的第三实施例的部分的方框图。

具体实施方式

本发明针对于用于减少输入视频数据使得可减少对信号处理和存储器带宽要求的双缩放器结构。而现在将联系高清晰度视频信号来描述本发明，这仅通过实例完成。本发明的原理可应用于多种其它处理应用。

现参见图1，其展示现有技术视频处理系统100的方框图。常规视频处理系统包括：基于画面的处理单元102、画面缓冲器104、反交错器106、垂直缩放器108、水平缩放器110和显示增强器112。

在信号线120上接收输入视频信号。信号线120耦接到基于画面的处理单元102的输入以提供视频数据。基于画面的处理单元102基于视频数据执行各种基于画面的操作。基于画面的处理单元102的输出存储于画面缓冲器104中。画面缓冲器104为具有输入与输出的记忆装置，例如，随机存取存储器(RAM)或同步动态RAM(SDRAM)。画面缓冲器104保存用于一画面或图片的图形信息。此信息通常由屏幕上每一像素(可显示的点)的色值组成。画面缓冲器104可包括不出现于可视屏幕上的屏外部分和直接耦接到可视显示器的屏上部分。

耦接反交错器106以接收画面显示器104的输出。反交错器106将交错图像(通常所说的场)转换成非交错形式(由画面组成)。交错视频仅抽取用于每一画面的屏幕上行的一半(交替地抽取用于每一画面的奇数和偶数行)，利用其耗费用于显示器上图像消退的时间以得到使实际刷新速率加倍的印象，有助于防止闪烁。反交错器106反交错所述交错视频以用于更好的观看，且因此其可呈现于要求用于每一画面的每行之上的显示的显示器上。现有技术的反交错器106在当奇数画面和偶数画面被组合成一图像且接着被展示时，通过组合反交错完成上述步骤，或当每个画面(仅行的一半)被扩展到整个屏幕时，通过扩展反交错完成上述步骤。

耦接垂直缩放器108以接收反交错器106的输出。垂直缩放器108沿垂直轴缩放视频输入。缩放要求基于现有像素数据产生新视频像素。视频由一系列画面和图像组成，以缩放视频；个别图像必须被各自缩放。当图像被缩放时，在缩放图像中的新像素的值是以原图像中一个或一个以上现有像素的值为基础的。存在许多不同的计算新像素值的方法。通常新像素值以在新像素附近的一个或一个以上的原像素的值为基础。无论如何，像素值计算可用公式表达成取决于许多原像素的一次方程。不同缩放计算之间的差异最终仅是一次方程系数的差异。

耦接水平缩放器110以接收垂直缩放器108的输出。水平缩放器110沿水平轴缩放视频输入。水平缩放器110类似于垂直缩放器108，可放大或缩小所述图像。在缩小图像时，画面的大小通过移除像素来减小。另一方面，放大涉及通过增加像素来增加画面的大小。将一视频从NTSC(640×480)分辨率转换到HDTV(1920×1080)分辨率为“缩放”视频的实例，或更具体地说，为放大的实例。缩小的实例将为从HDTV转换到NTSC。

水平缩放器110的输出耦接到显示增强器112的输入。显示增强器112基于视频数据执行各种功能以改进图像质量。此等功能可包括色彩空间转换、YC调整、各种类型的过滤、边缘增强和抖动移除，且接着视频在信号线122上通过显示增强器112输出。

现参见图2，其展示根据本发明的视频处理系统200的第一实施例的方框图。本发明的视频处理系统200采用双缩放器结构以减少信号处理要求和存储器带宽。高清晰度或预处理缩放器204用于将输入像素速率减小到可接收的数值，使得传统上用于视频处理的硬件可用于处理标准和高清晰度视频信号。这种方法折衷一些输入信号带宽，使得最新技术的交错运算也可用于HDTV，如下文将参考图3详细描述。与如在现有技术中试图省略的重要反交错步骤相比，所得视频质量大大改进。此外，可在相同的集成电路上获得此改进和进行此改进，而不会增加硅的费用。双缩放器结构的好处不限于交错视频处理。这个结构也可用于渐进式视频。一般来说，更高带宽信号可在主要处理之前被预缩放。这允许可使用合理定价、已经证明的和测试的硬件设计和配置显示高带宽信号。

如图2中所示，根据本发明的视频处理系统200的第一实施例包含一基于像素的处理模块202、高清晰度或预处理缩放器204和耦接到常规视频处理核心208的多路复用器206。

耦接基于像素的处理模块202的输入以接收信号线210上的输入视频信号，并基于输入数据流执行像素操作。如所属领域的技术人员将了解，可基于包括过滤、步调检测、细节增强、噪声移除、编码、解码等的视频数据执行各种像素处理操作。处理的视频数据由基于像素的处理模块202输出。基于像素的处理模块202的输出被输入到多路复用器206和高清晰度缩放器204。

高清晰度缩放器或预处理缩放器204减小输入像素速率，使得视频处理核心可对其进行处理。高清晰度缩放器204优选执行视频输入的垂直和水平缩放。高清晰度缩放器204可为能执行垂直和水平缩放的常规类型的视频缩放器中的任意一种。高清晰度缩放器204的输出耦接到多路复用器206的输入。

多路复用器206具有一第一数据输入、一第二数据输入、一控制输入和一输出。多路复用器206用于在视频输入数据不为高清晰度格式且不需要被缩放的事件中提供旁通路径。多路复用器206具有耦接到基于像素处理模块202的输出的第一资料输入，使得其可在其输出处提供未经过预处理缩放的数据。多路复用器206的其它数据输入可耦接到高清晰度缩放器204的输出以提供多路复用器206的输出数据，所述数据被缩放，例如，以高清晰度格式的视频数据。控制输入优选耦接到控制资料从信号线210上的资料输入到线122上的资料输出的处理的控制器(未图示)。多路复用器206优选为一个或一个以上2对1的多路复用器(2-to-1 multiplexer)。

多路复用器206的输出基于线120提供到视频处理核心208。视频处理核心208为用于处理标准视频信号的常规核心。多路复用器206在输入视频数据具有标准格式情况下直接提供基于像素的处理模块202的输出，或在输入视频数据具有高清晰度视频格式的情况下提供高清晰度缩放器204的输出。在这个实施例中的视频处理核心208的可具有上文已参考图1描述的现有技术中的类似组件。所属领域的技术人员将认识到图1的视频处理100仅以实例形式提供，且许多其它现有技术视频处理核心可替代使用。

如上文所注意的，因为已设计、测试和证明的现有视频处理核心可在相同的硅上用作本发明的额外预处理缩放器204，所以本发明尤其有利。这可产生快速设计的集成电路且具有不同于现有技术解决方法的高级图像质量。高级图像质量可通过将高清晰度视频输入缩放到一可通过现有视频处理核心处理的大小而达成。因为使用预缩放可显著较少甚至常规视频处理器必须执行的处理量，所以其尤其有利。

现参见图3，其展示根据本发明的视频处理系统300的第二实施例的方框图。视频处理系统300的第二实施例包含基于像素的处理模块202、高清晰度缩放器204、多路复用器206、基于画面的处理单元102、画面缓冲器104、反交错器302、垂直缩放器108、水平缩放器110和显示增强器112。

为易于理解和方便起见，在图3中使用相同术语和参考数字，用于上文已参考图1和图2所描述的类似的元件和耦接。应注意，图3展示其中本发明的结构原理与现有技术的视频处理系统100结合使用的实施例。

基于像素的处理模块202、高清晰度缩放器204和多路复用器206具有如上文已参考图2描述的类似形式、结构、功能和耦接，所以此处不重复描述。然而，多路复用器206的输出被耦接到信号线120且作为基于画面的处理单元102的输入。

同样，基于画面的处理单元102、画面缓冲器104、垂直缩放器108、水平缩放器110和显示增强器112具有如上文已参考图2描述的类似形式、结构、功能和耦接，所以此处不重复描述。

应注意，反交错器302具有输入和输出。反交错器302的输入耦接到画面缓冲器104的输出，用以接入画面缓冲器104中的数据。反交错器302的输出耦接到垂直缩放器108的输入。反交错器302以下文描述的新的和独特的方式执行反交错。反交错器302适用于将交错视频信号(例如，NTSC、PAL)反交错或转换成渐进式视频信号，其大大改进了由视频处理系统300的第二实施例处理的视频的图像质量。反交错器302以下列两个主要步骤执行反交错：内场内插和混合。反交错器302首先执行内场内插。如果当前场为奇数场，那么可使用下列内插过程产生偶数场。如果当前场为偶数场，那么可使用下列内插过程产生奇数场。使用一组模糊逻辑运算，基于当前场中的像素周围的像素值，选择每个内插的像素以达成最好轮廓。下一步，反交错器302使用称为摆动和编排的处理混合内插场和先前输入场。摆动指的是在渐进式输出视频中使用内插像素。编排指的是在渐进式输出视频中使用先前场数据。基于运动的运算用于控制摆动或编排的选择。在摆动和编排选择之间使用一过渡带以防止突然过渡。摆动和编排像素在过渡带内部混合。下文表1显示产生根据本发明的反交错视频输出的示范性值。

交错输入	整数场	渐进式输出
			o1	n/a	n/a
e1	i_o1	e1+摆动_
			o2	i_e1	o2+摆动_
e2	i_o2	e2+摆动_

                              表1

现参见图4，其展示根据本发明视频处理系统400的第三实施例的方框图。视频处理系统400包含基于像素的处理模块202、预处理垂直缩放器402、预处理水平缩放器404、基于画面的处理单元102、画面缓冲器104、反交错器302、垂直缩放器108、水平缩放器110和显示增强器112。

为易于理解和方便起见，在图4中使用相同术语和参考数字，用于类似元件和上文已参考图1、图2和图3所描述的那些元件的耦接。应注意，图4展示其中使用本发明的结构原理且排除对多路复用器的需要的实施例。

基于像素的处理模块202具有如上文已参考图2描述的类似形式、结构、功能和耦接，所以此处不重复描述。然而，基于像素的处理模块202的输出被耦接到预处理垂直缩放器402的输入。

预处理垂直缩放器402类似于上文参考图1所描述的垂直缩放器108或上文参考图2所描述的高清晰度缩放器204。预处理垂直缩放器402接收输入视频信号并对其进行垂直缩放。预处理垂直缩放器402尤其适用于将输入视频信号从高清晰度格式缩放到图4的剩余下游组件可管理的大小。还应注意，预处理垂直缩放器402具有至少一种模式，其中数据可不经任何缩放而穿过预处理垂直缩放器402。当输入视频数据为标准视频格式且不需要垂直尺寸的任何预处理时，可使用这种模式。预处理垂直缩放器402的输入耦接到基于像素的处理模块202，且预处理垂直缩放器402的输出耦接到预处理水平缩放器404的输入。

预处理水平缩放器404类似于上文参考图1所描述的水平缩放器110或上文参考图2所描述的高清晰度缩放器204。预处理水平缩放器404接收输入视频信号并对其进行水平缩放。预处理水平缩放器404尤其适用于将输入视频信号从高清晰度格式缩放到图4的剩余下游组件可管理的大小。还应注意，预处理水平缩放器404具有至少一种模式，其中数据可不经任何缩放而穿过预处理水平缩放器404。当输入视频数据为标准视频格式且不需要水平尺寸的任何预处理时，可使用这种模式。预处理水平缩放器404的输入耦接到预处理垂直缩放器402的输出，且预处理水平缩放器404的输出通过信号线120耦接基于画面的处理单元102的输入。

基于画面的处理单元102、画面缓冲器104、垂直缩放器108、水平缩放器110和显示增强器112具有如上文已参考图2描述的类似形式、结构、功能和耦接，所以此处也不重复描述。

同样，反交错器302具有如上文已参考图3描述的类似形式、结构、功能和耦接，所以此处也不重复描述。

虽然已参考某些优选实施例描述本发明，但所属领域的技术人员将认识到可提供各种修改。例如，本发明的原理可扩展并应用于处理具有不同输入格式的数据的而不是视频处理的其它核心。本发明提供基于优选实施例的变化和修改。

Claims (16)

1.一种用于执行视频处理的系统，所述系统包含：

一用于缩放一视频信号的具有一输入和一输出的预处理缩放器，耦接所述预处理缩放器的所述输入以接收一输入视频信号；和

一用于基于一信号执行视频处理的具有一输入和一输出的视频处理核心，所述视频处理核心包括一缩放器，所述视频处理核心的所述输入耦接到所述处理缩放器的所述输出。

2.根据权利要求1所述的系统，其进一步包含一具有一输入和一输出的像素处理单元，所述像素处理单元基于视频数据执行基于像素的操作，耦接所述像素处理单元的所述输入以接收所述输入视频信号的所述输入，所述像素处理单元的所述输出耦接到所述预处理缩放器的所述输入。

3.根据权利要求2所述的系统，其进一步包含一具有一第一数据输入、一第二数据输入和一输出的多路复用器，用以在其输出处提供所述第一数据输入和所述第二数据输入中的一个，所述第一数据输入耦接到所述像素处理单元的所述输出，所述第二数据输入耦接到所述预处理缩放器的所述输出，且所述多路复用器的所述输出耦接到所述视频处理核心的所述输入。

4.根据权利要求1所述的系统，其中所述预处理缩放器包括一用于以垂直方向缩放所述输入视频数据的垂直缩放器。

5.根据权利要求1所述的系统，其中所述预处理缩放器包括一用于以水平方向缩放所述输入视频数据的水平缩放器。

6.根据权利要求1所述的系统，其中所述预处理缩放器包括一用于以所述水平方向缩放所述输入视频数据的水平缩放器，和一用于以所述垂直方向缩放所述输入视频数据的垂直缩放器。

7.根据权利要求6所述的系统，其中所述缩放器包括一用于以所述水平方向缩放所述输入视频数据的水平缩放器，和一用于以所述垂直方向缩放所述输入视频数据的垂直缩放器。

8.根据权利要求1所述的系统，其中所述预处理缩放器适用于将所述视频数据从一高清晰度格式缩降到能被所述视频处理核心处理的较小格式。

9.根据权利要求1所述的系统，其中所述视频处理核心包括一具有一输入和一输出的画面处理单元，所述画面处理单元基于视频数据执行基于画面的操作，所述画面处理单元的所述输入耦接到预处理缩放器的所述输出。

10.根据权利要求1所述的系统，其中所述视频处理核心包括一用于存储一视频数据画面的画面缓冲器，所述画面缓冲器具有一输入和一输出，所述画面缓冲器的所述输入耦接到所述预处理缩放器的所述输出。

11.根据权利要求1所述的系统，其中所述视频处理核心包括一用于将一交错视频信号转换到渐进式扫描视频信号的一反交错器，所述反交错器具有一输入和一输出，所述反交错器的所述输入耦接到所述预处理缩放器的所述输出。

12.根据权利要求11所述的系统，其中所述反交错器适用于通过使用一组模糊逻辑运算以在当前场中基于一像素周围的像素的值内插所述像素而执行内场内插以达到最好的轮廓。

13.根据权利要求12所述的系统，其中反交错器执行内场内插，其中若一当前场为一奇数场，那么使用内插产生一偶数场，且若所述当前场为一偶数场，那么使用内插产生一奇数场。

14.根据权利要求11所述的系统，其中所述反交错器使用由一基于运动的运算所控制的摆动和编排混合一内插场与一先前输入场。

15.根据权利要求14所述的系统，其中所述反交错器在摆动与编排选择之间使用一过渡带以防止突然过渡。

16.根据权利要求1所述的系统，其中所述视频处理核心包括一画面处理单元、一画面缓冲器、一反交错器、一垂直缩放器、一水平缩放器和一显示增强器，每一具有一输入和一输出，所述画面处理单元、所述画面缓冲器、所述反交错器、所述垂直缩放器、所述水平缩放器和所述显示增强器以串联方式耦接。

Images