CN1886749A - 记录装置 - Google Patents

Abstract

本发明的课题是在使多个存储卡并行工作、高速执行读取及写入的存储卡驱动装置中，向存储卡驱动装置供电的设备能够向存储卡驱动装置供给的电流值中，随各设备的性能而差别，能够使用该存储卡驱动装置的设备被限制。解决方法是在安装1个以上半导体存储器的记录装置中，根据安装该记录装置的存取装置可以供给的电流，限制并行工作的半导体存储器的个数。

Description

记录装置

技术领域

本发明涉及根据存取装置的指示来对半导体存储器进行存取的技术，特别是涉及附加存取装置可供给的电流量进行存取的技术。

背景技术

以SD卡等为首，搭载有闪存器的存储卡小型、轻量、薄型，且其操作也容易，所以广泛用于数码相机等数字设备中。一般市售的存储卡的存储容量为16MB～512MB，记录速率最大为10MB/s左右。

但是，在如DV格式的动态图象及声音数据那样记录需要较大的记录容量的数据时，存储容量及记录速率均不充分，例如，如果是4MB/s的再现速率的数据，只能记录相当于2分钟的数据，在写入时需要大约1分钟。

为了解决这些问题，在专利文献1及2中公开了可安装多个存储卡的存储卡驱动装置。根据这些技术，在存储卡驱动装置中使用多个存储卡，确保大的记录容量。另外，利用已知的RAID方式之一的跳带化方式对多个存储卡进行并行写入，以提高记录速率。

将这样的存储卡驱动装置与以个人计算机(以下称PC)为首的电气设备连接而使用时，从电气设备可以向存储卡驱动装置供给的电流值随设备而不同。以PC为例，可向存储卡驱动装置供给的电流值以PC卡标准设为1A，但是由于放热性等问题，实际上随PC种类而有差别。

采用存储卡驱动装置使多个存储卡并行工作时，存储卡驱动装置的消耗电流，与工作的存储卡的个数成比例增加。例如，使消耗电流200mA的4个存储卡工作时，消耗电流需要800mA。因此，可以使用该存储卡驱动装置的PC限定为能够向存储卡驱动装置供给800mA以上的电流。

专利文献1：日本特开2002-189992号公报

专利文献2：日本特开2000-207137号公报

但是，根据能供给的电流量限定可连接的电气设备，对使用者来说不方便，要求不论所连接的电气设备可供给的电流量而可以使用的存储卡驱动装置。

发明内容

因此，本发明是鉴于有关问题做出的，其目的是提供一种记录装置、存储卡驱动装置，可根据所连接的电气设备可供给的电流量，变更工作条件，将消耗电流抑制在上述电气设备可供给的电流量以下。

为了达到上述目的，本发明的记录装置，其特征在于，具有：1个以上的半导体存储器；取得从存取装置向该记录装置供给的电流的上限值的取得单元；命令取得单元，从上述存取装置取得指示对半导体存储器的存取的命令；从上述存取装置接受电流的供给，根据控制信号对上述半导体存储器进行存取的存取单元；以及控制单元，计算出从取得的上述上限值减去由上述半导体存储器及存取单元以外的各部分消耗的电流值的存取上限值，利用算出的存取上限值设定上述存取单元及上述半导体存储器的工作条件，根据上述命令取得单元取得的命令和设定的工作条件生成上述控制信号，输出生成的控制信号。

在此，在下述的实施方式中，控制单元相当于并列控制部、控制信息存储部及时钟控制部。此外，控制信号相当于写入指示、读取指示及时钟信号。

发明效果

根据该结构，本发明的记录装置根据从上述存取装置取得的上限值计算出的存取上限值，设定工作条件。从而，通过设定合适的工作条件，在从上述存取装置可供给的电流范围内，对半导体存储器进行存取。

在上述记录装置中，其特征在于，上述控制单元预先将上述存取单元及上述半导体存储器消耗的消耗电流值与上述命令对应而存储，利用上述存取上限值和上述消耗电流值，设定与上述命令对应的工作条件。

根据该结构，上述控制单元设定与命令对应的工作条件。即，上述控制单元，根据从上述存取装置输出的命令，当半导体存储器及存取单元耗电不同时，可以按每个命令设定最佳的工作条件。从而，上述存取单元可以在最佳的条件下、按每个命令对上述半导体存储器进行存取。

在上述的记录装置中，其特征在于，上述控制单元，设定并列个数为该记录装置具有的半导体存储器的总数以下的半导体存储器并行工作的上述工作条件；根据上述命令和上述工作条件，将对上述并列个数的上述半导体存储器的存取进行指示的控制信号，向上述存取单元输出；上述存取单元对上述并列个数的上述半导体存储器进行存取。

根据该结构，上述控制单元设定并列个数为该记录装置具有的半导体存储器的总数以下的上述半导体存储器并行工作的上述工作条件。即，限制并行工作的上述半导体存储器的个数。上述记录装置消耗的电流值与并行工作的半导体存储器的个数对应。因此，通过限制并行工作的半导体存储器的个数，可以确实限制上述记录装置消耗的电流值。

其特征在于，上述消耗电流值是在使1个上述半导体存储器工作时上述存取单元及上述半导体存储器消耗的电流值；构成上述记录装置的上述控制单元，计算出将上述存取上限值除以上述消耗电流值的商作为上述并列个数。

根据该结构，上述控制单元计算出上述存取上限值除以上述消耗电流值的商，可以简单地算出上述并列个数。

在上述记录装置中，其特征在于，上述控制信号包含指定上述半导体存储器中的某一个的存储器信息；上述控制单元按顺序输出包含指定各半导体存储器的存储器信息的上述控制信号；上述存取单元接收上述控制信号，对接收的控制信号所包含的存储器信息所示的上述半导体存储器进行存取。

根据该结构，上述控制单元按顺序输出包括指定各半导体存储器的存储器信息的上述控制信号；上述存取单元接收上述控制信号，对接收的控制信号中所包含的存储器信息所示的上述半导体存储器进行存取。如上所述，通过对该记录装置具有的半导体存储器按顺序写入数据，可以防止能并行工作的半导体存储器个数减少。因此，可以防止该记录装置的存取速度的下降。

另外，在本发明的记录装置中，其特征在于，上述控制单元设定上述半导体存储器在上述半导体存储器的最大工作频率以下的存储器频率下工作的上述工作条件；根据上述命令和上述工作条件，生成与上述存储器频率相同频率的时钟信号，将包含生成的时钟信号的上述控制信号向上述存取单元输出；上述存取单元将从上述控制单元接收的时钟信号，向上述半导体存储器输出，对上述半导体存储器进行存取。

根据该结构，上述存取单元将与上述半导体存储器最大工作频率以下的存储器频率相同频率的时钟信号，向上述半导体存储器输出，对上述半导体存储器进行存取。由于上述半导体存储器根据从上述存取单元接收的时钟信号工作，当减小时钟信号频率时，也可以减小上述半导体存储器的工作频率。上述半导体存储器的工作频率与上述半导体存储器及上述存取单元的消耗电流值成比例。从而，根据上述存取上限值设定上述存储器频率，并将上述半导体存储器的工作频率变更为上述存储器频率，可以将上述记录装置的消耗电流限制在上述上限值以下。

在本发明中，其特征在于，上述控制单元将上述半导体存储器在上述最大频率下工作时的、上述存取单元及上述半导体存储器消耗的最大电流值作为上述消耗电流值进行存储，利用上述最大频率和上述最大电流值的比率与上述存取上限值计算出上述存储器频率。

根据该结构，上述控制单元，采用上述最大频率和上述最大电流值的比率与上述存取上限值，可以很容易计算出上述工作频率。

其特征在于，构成上述记录装置的上述控制单元，除上述最大电流值之外预先存储上述最大工作频率。

根据该结构，由于上述控制单元除上述最大电流值之外，还预先存储上述最大工作频率，所以可以迅速地算出上述工作频率。

另外，上述控制单元存储有与对读取进行指示的上述命令对应的上述消耗电流值，对应于指示读取的上述命令，设定上述半导体存储器以上述存储器频率工作的上述工作条件。

在该结构中，上述控制单元对应于指示读取的上述命令，设定上述半导体存储器以上述存储器频率工作的上述工作条件，上述半导体存储器以与上述存储器频率相同的工作频率进行读取工作。在半导体存储器中写入数据时，需要一定量的电子注入，由于频率和消耗电流值没有相关关系，即使变更工作频率，也不造成消耗电流值的削减。从而，在从上述存取装置接收指示读取的命令时，以上述存储器频率进行读取工作，可以使该存储装置的消耗电流值减少。

其特征在于，上述记录装置的上述控制单元具有分频器，利用分频器生成时钟频率与上述工作频率相同的时钟信号，并输出包含生成的时钟信号的控制信号。

在该结构中，上述控制单元利用分频器，可以容易地变更时钟信号的频率。

另外，也可以是具有如下特征的结构：上述控制单元具有PLL(Phase Lock Loop：锁相环)，利用上述PLL生成时钟频率与上述工作频率相同的时钟信号，并输出包含生成的时钟信号的控制信号。

根据该结构，上述控制单元采用PLL，可以连续地变更时钟信号的频率。从而，可以生成、输出与上述存取上限值和上述命令取得单元取得的命令对应的最佳频率的时钟信号。

在本发明的记录装置中，其特征在于，上述控制单元将并列个数为该记录装置具有的半导体存储器总数以下的上述半导体并行工作的第1工作条件、及上述半导体存储器以上述半导体存储器的最大工作频率以下的工作频率工作的第2工作条件，设定为上述工作条件；根据通过上述命令取得单元所取得的命令，采用上述第1工作条件及第2工作条件中的至少1个，生成基于采用的上述工作条件的上述控制信号。

根据该结构，采用上述第1及第2工作条件中的至少1个，输出基于采用的上述工作条件的控制信号。这样，上述控制单元变更上述并行工作数、半导体存储器的工作频率中的任一方或双方，可以在上述存取上限值以下的电流的范围内设定最佳工作条件。从而，上述存取单元可以最大限度地使用上述存取上限值以下的电流，对上述半导体存储器高速进行存取。

其特征在于，构成本发明的记录装置的上述半导体存储器是闪存器。

闪存器现在已广泛普及，并已经有许多的生产业绩。因此，该结构的上述记录装置可以容易生产。

构成本发明的记录装置的上述半导体存储器也可以是非易失性磁性存储器。

非易失性磁性存储器可以高速地输入输出数据。另外，不用电荷而用电子旋转保持数据，所以可以实现半永久性的记录保持时间。因此，根据该结构，上述记录装置的记录保持性能优良，可以更高速对数据进行存取。

在本发明中，其特征在于，上述取得单元通过以ATA(ATAttachiment)标准的Set Features命令取得上述上限值。

根据该结构，本发明的记录装置，可以在遵照ATA标准的各种电气设备中使用。

其特征在于，构成本发明的记录装置的半导体存储器是便携式，可以在该记录装置上装卸；上述取得单元、上述读写单元及上述控制单元构成在上述记录媒体上进行信息的读取及写入的存储卡驱动装置。

根据该结构，上述记录装置包括便携式半导体存储器和存储卡驱动装置。因此，通过利用已经市售的存储卡作为上述便携式半导体存储器，上述存储卡驱动装置可以利用现有的存储卡高速进行数据的输入输出。

记录装置的特征在于，上述控制单元输出包含时钟信号的控制信号；上述存取单元只对存取的半导体存储器供给上述时钟信号，停止向未存取的半导体存储器供给上述时钟信号。

根据该结构，上述存取单元停止向未存取的半导体存储器供给上述时钟信号。上述便携式半导体存储器在使用现有的存储卡时，这些存储卡的结构一般包括控制部、存储部。存储卡的控制部即使在不接收对数据的存取请求的情况下，当接收时钟信号时，进行预定的工作，而耗电。因此，上述存取单元通过停止向未进行存取的存储卡供给时钟信号，可以抑制由这些存储卡控制部的耗电。

附图说明

图1表示存储卡300的使用例。

图2是表示摄像机200的结构的框图。

图3是表示PC100的结构的框图。

图4表示在PC100和存储卡300之间收发的ATA命令的结构的一例。

图5是表示存储卡300的结构的框图。

图6是表示并列控制部304的结构的框图。

图7是表示安装存储卡300时存储卡300及PC100工作的流程图。

图8是表示存储卡300及PC100的数据写入工作的流程图。

图9是表示存储卡300及PC100的数据写入工作的流程图。接图8。

图10是表示向存储卡300写入数据时的各闪存器的工作的流程图。

图11是表示实施方式2的存储卡600的结构的框图。

图12是表示并列控制部604的结构的框图。

图13是表示安装存储卡600时的存储卡600及PC100的工作的流程图。

图14是表示存储卡600及PC100的数据的读取工作的流程图。

图15是表示存储卡600及PC100的数据读取工作的流程图。

图16表示存储卡驱动装置700的使用例。

图17是表示存储卡驱动装置700的结构的框图。

图18是表示并列控制部704的结构的框图。

符号说明

100       PC

200       摄像机

300       存储卡

301       外部IF部

302       控制部

303       命令分析部

304       并列控制部

305       时钟控制部

308       控制信息存储部

309       缓冲存储器

310～313  闪存器

321       命令执行部

600        存储卡

700        存储卡驱动装置

具体实施方式

下面参照附图对本发明的实施方式详细进行说明。

1.实施方式1

实施方式1的存储卡300，如图1所示地安装在PC100及摄像机200上使用。

摄像机200生成声音和图像数据，并将生成的声音和图像数据记录在存储卡300中。

PC100与显示器140及键盘150相连接。通过使用者的操作，对存储卡300中存储的数据进行再现或编辑。

存储卡300搭载有4个闪存器。外部设备具体地说PC100或摄像机200取得可以向存储卡300供给的最大电流值(以下称容许电流值)，根据取得的容许电流值计算出可并行工作的闪存器的个数。对于来自PC的命令，使算出的个数的闪存器并行工作。

1.1摄像机200

如图2所示，摄像机200包括：输入输出部201、电源部202、图像变换部203、摄像部204、控制部207、输入部212及再现部213。

摄像机200具体地包括微处理器、RAM、ROM而构成，在上述RAM及ROM中存储有计算机程序。通过上述微处理器按上述计算机程序工作，摄像机200实现其功能。

(1)电源部202

电源部202从电池或外部电源的向构成摄像机200的各电路供电。另外，经由输入输出部201还向存储卡300供电。

(2)容许电流值存储部210

容许电流值存储部210由ROM构成，存储有容许电流值。容许电流值是表示摄像机200可以向存储卡300供给的电流上限的值。

(3)输入输出部201

输入输出部201与存储卡300相连接，在控制部207和存储卡300之间进行各种信息的输入输出。

另外，将从电源部202输出的电力供给存储卡300。

(4)摄像部204及图像变换部203

摄像部204包括光学透镜、滤色镜、CCD(Charge Coupled Device：电荷耦合器件)等，将入射光变换成电荷，生成图像数据。

图像变换部203对由摄像部204生成的图像数据施以串行变换之一的DCT处理、量子化处理、动态补偿处理及可变长编码处理等，进行压缩。

(5)控制部207

控制部207对构成摄像机200的各部分的工作进行控制。

另外，通过输入输出部201检测存储卡300安装在摄像机200上的情况。当检测出存储卡300时，进行包括驱动的分配、存储器空间的分配等的配置处理。

当配置处理结束时，利用容许电流值存储部210存储的容许电流值，进行有关功率管理的信息收发。有关这种存储卡300和安装存储卡300的装置之间的初始设置的处理，后面详细说明。

(6)输入部212

输入部212具有各种按钮等，检测使用者的操作，将表示检测出的操作的搜查指示信息输出到控制部207。

(7)再现部213

再现部213包括解码器、液晶显示器而构成，将压缩的图像数据扩展，生成画面，将生成的画面显示在液晶显示器上。

1.2PC100

如图3所示，PC100包括外部IF部101、容许电流值存储部110、信息存储部111、输入控制部112及显示控制部113。

PC 100具体地是包括微处理器、RAM、ROM的计算机系统，在RAM、ROM及信息存储部111中存储有计算机程序。通过上述微处理器按上述计算机程序工作，PC100实现其功能。

(1)电力供给部105

电力供给部105向构成PC100的各电路供电。另外，通过外部IF部101也向存储卡300供电。

(2)容许电流值存储部110及信息存储部111

容许电流值存储部110由ROM构成，存储有容许电流值Iok。容许电流值Iok是表示PC100可以向存储卡300供给的电流上限的值。

信息存储部111由硬盘单元构成，存储各种数据、计算机程序等。

(3)外部IF部101

外部IF部101与存储卡300相连接，在控制部107和存储卡300之间进行各种信息的输入输出。

另外，向存储卡300供给从电力供给部105输出的电力。

(4)控制部107

控制部107对构成PC100的各部分的工作进行控制。

控制部107通过外部IF部101检测存储卡300。

另外，从输入控制部112接收与使用者的键盘操作对应的操作指示信息。

(4-1)初始设置

当检测出存储卡300时，控制部107进行包括驱动分配、存储器空间分配等配置处理。

当配置处理结束时，向存储卡300请求存储卡300消耗的电流的最大值即最大消耗电流值Imax。通过外部IF部101，从存储卡300接收最大消耗电流值Imax。当接收最大消耗电流值Imax时，从容许电流值存储部110读取容许电流值Iok，通过外部IF部101将读取的容许电流值Iok输出到存储卡300。然后，从存储卡300接收Ack(Acknowledgement)信号，结束初始设置。

(4-2)写入处理

控制部107在从输入控制部112接收表示向存储卡300写入的操作指示信息时，生成指示向存储卡300写入数据的写命令。写命令包括开始写入的扇区逻辑地址即扇区号(以下称开头扇区号)及用于记录输出数据所需的扇区数。扇区是存储卡300上的成为读取及写入的单位的512字节的存储区域。

然后，通过外部IF部101向存储卡300输出生成的写命令。

然后，从存储卡300接收表示可以写入数据的响应。当接收响应时，将向存储卡300写入的数据中、相当于1个扇区容量的512字节部分，从开头按顺序进行输出。在以下的说明中，将512字节的数据称为数据块。从存储卡300接收表示可以写入1个数据块的响应，输出下一个数据块。同样，到全部数据块的输出结束为止，重复进行响应的接收和数据块的输出。

(4-3)读取处理

控制部107在从输入控制部112接收表示读取的操作指示信息时，将指示读取数据的读命令向存储卡300输出。在读命令中包括开始读取的扇区逻辑地址即扇区号(以下称开头扇区号)及进行读取的扇区数。

然后，从存储卡300接收表示可以输出数据块的响应。接着，从存储卡300接收相当于1个扇区容量的512字节的数据块。同样，到接收与包含在读命令中输出的扇区数相当的数据块为止，重复进行响应的接收和数据块的接收。

并且，在PC100和存储卡300之间，称为最大消耗电流值、容许电流值的控制信号及各种命令，通过ATA(AT Attachiment)命令进行收发。

图4表示PC 100向存储卡300输出最大消耗电流值Iok时，PC100输出的ATA命令的帧结构。图4将构成帧的各字段的名称在纵向配置，而在横向上记载表示位数的号码0～7。Features 341是表示包含Subcommand等命令的扩展内容的字段。Sector Count 342是存储容许电流值、扇区数等的字段。此处用Advanced power management level表示PC100的容许电流值。Sector Number 343在输出读命令及写命令时，是存储扇区数的字段，但在输出最大消耗电流值Iok时不使用。图中的“na”表示不使用该字节。

Cylinder Low 344、Cylinder High 345、Device/Head 346是在写命令及读命令时表示成为读取及写入对象的扇区的信息被存储的字段，但是此处不使用。

Command 347是存储各种命令的字段。这里，存储有表示容许电流值Iok的通知的“FEh”。

关于ATA命令的结构，由于众所周知，故在此省略详细说明。

(5)输入控制部112及显示控制部113

输入控制部112与键盘150相连接，检测由使用者的键操作，将表示检测出的键操作的操作指示信息向控制部107输出。

显示控制部113通过控制部107的指示生成在显示器140上显示的画面。使生成的画面与垂直同步信号及水平同步信号一并向显示器140输出。

1.3存储卡300

如图5所示，存储卡300包括外部IF部301、控制部302、闪存器310、311、312及313。控制部302包括命令分析部303、并列控制部304、时钟控制部305、存储器控制部330、331、332、333、控制信息存储部308及缓冲存储器309而构成。

控制部302具体地包括微处理器、RAM、ROM，在RAM及ROM中存储有计算机程序。通过上述微处理器按上述计算机程序工作，控制部302实现其功能。

(1)闪存器310、311、312及313

闪存器310、311、312及313具有多个512字节容量的扇区，在各扇区中分配有存储器地址。如图5所示，各闪存器分别与缓冲存储器309相连接。另外，分别与存储器控制部330、331、332及333相连接。

闪存器310、311、312及313，通过存储器控制部330、331、332及333，从时钟控制部305接收时钟信号。通过存储器控制部330、331、332及333的控制，对每个扇区进行各种数据的存储及存储的数据的输出。

(2)外部IF部301

外部IF部301在外部设备和控制部302之间进行各种信息的收发。另外，接受来自外部设备的供电，将接受的电力向构成存储卡300的各电路输出。这里，外部设备是指PC100或摄像机200。

并且，外部IF部301和外部设备之间的数据的输入输出速度，与缓冲存储器309和闪存器之间的数据的输入输出速度相比，非常高速。

(3)控制信息存储部308及缓冲存储器309

控制信息存储部308由ROM构成，存储有写入消耗电流值Iw、读取消耗电流值Ir、存储器数N及控制电流值a。

写入消耗电流值Iw是向构成存储卡300的1个闪存器写入数据时一组存储器控制部和闪存器消耗的电流值。读取消耗电流值Ir，在从1个闪存器输出数据时，是一组存储器控制部和闪存器消耗的电流值。此处，存储器控制部330～333及闪存器310～313消耗的电流的合计值，与工作的闪存器的个数成正比。

存储器数N是在存储卡300上搭载的闪存器的个数，在本实施方式中N＝4。控制电流值a是由闪存器及存储器控制部以外的各电路所消耗的电流的合计值。

缓冲存储器309由RAM构成，具有4个存储512字节数据的区域，4个存储区域分别与闪存器310～313对应。暂时存储在闪存器310和外部设备之间输入输出的各种数据。

具体来说，通过外部IF部301，从外部设备接收512字节的数据块，存储接收到的数据块。每当接收1个数据块时，就向并列控制部304输出表示已正常接收的OK信号。通过存储器控制部330～333的控制，将存储的数据块输出给闪存器310、311、312或313。

另外，从闪存器310、311、312及313接收数据块，暂时存储接收到的数据块。然后，根据并列控制部304的指示，通过外部IF部301，将存储的数据块输出给外部设备，当1个数据块输出结束时，将表示已正常结束输出的OK信号输出给并列控制部304。

(4)时钟控制部305

时钟控制部305以一定时间间隔生成时钟信号，并将生成的时钟信号输出给构成存储卡300的各部分。

(5)命令分析部303

命令分析部303从与外部IF部301相连接的外部设备接收各种命令，分析接收到的命令，将分析结果输出给并列控制部304。

(6)存储器控制部330、331、332及333

存储器控制部330从并列控制部304接收时钟信号，将接收到的时钟信号输出给闪存器310。

存储器控制部330从并列控制部304接收表示数据写入的写入指示、及在进行写入的闪存器310上表示写入数据块的写入扇区的存储器地址。另外，从并列控制部304接收表示读取数据的读取指示、及表示在进行读取的闪存器310上进行写入的扇区的存储器地址。

当接收写入指示和存储器地址时，存储器控制部330在闪存器310内与接收的存储器地址对应的扇区中写入缓冲存储器309中存储的1个数据块。

当向闪存器310的写入结束时，向并列控制部304输出表示已结束1个数据块的写入的结束信号。

当从并列控制部304接收读取指示和存储器地址时，存储器控制部330，将在闪存器310中与接收的存储器地址相对应的扇区中存储的数据块，向缓冲存储器309输出。当1个数据块的输出结束时，向并列控制部304输出表示1个数据块的读取已结束的结束信号。

存储器控制部331、332及333分别对闪存器311、312及313进行与存储器控制部330同样的控制。

(7)并列控制部304

如图6所示，并列控制部304包括命令执行部321、并列运算部322、存储器号运算部323。

(7-1)并列运算部322

并列运算部322从命令执行部321指示存储卡300消耗的电流的最大值即最大消耗电流值Imax的计算。另外，从命令执行部321接收容许电流值Iok，指示并行写入数Nw和并行读取数Nr的计算。并行写入数Nw是在容许电流值的范围内可以并行进行写入工作的闪存器的个数，并行读取数Nr是在容许电流值的范围内可以并行进行读取工作的闪存器的个数。

当指示最大消耗电流值Imax的计算时，从控制信息存储部308读取写入消耗电流值Iw、读取消耗电流值Ir、存储器数N及控制电流值a。根据读取的写入消耗电流值Iw、读取消耗电流值Ir、存储器数N及控制电流值a，计算出

Imax＝Max(N×Iw，N×Ir)+a-(式1)

此处，Max(A、B)表示A及B中值较大的一方。将算出的最大消耗电流值Imax输出到命令执行部321。

当指示并行写入数Nw和并行读取数Nr的计算时，对接收的容许电流值Iok和算出的最大电流值Imax进行比较，如果Iok＜Imax，则计算

Nw＝INT[(Iok-a)/Iw]-(式2)

Nw＝INT[(Iok-a)/Ir]-(式3)

此处，INT(A)表示小于等于A的最大的整数。这时，如果Nw＞N，则设为Nw＝N，如果Nr＞N，则设为Nr＝N。

如果Iok≥Imax，则设为Nw＝Nr＝N。

接着，存储算出的并行写入数Nw和并行读取数Nr，向命令执行部321输出表示运算已正常结束的运算结束信号。

(7-2)存储器号运算部323

存储器号运算部323预先存储有存储卡300具有的闪存器的个数N＝4。另外，通过闪存器310～313的扇区实际地址即存储器地址和外部设备，来管理与所输出的扇区号的对应。

存储器号运算部323从命令执行部321接收开头扇区号和扇区数，指示写入对象存储器号或读取对象存储器号的计算。

当指示写入对象存储器号或读取对象存储器号的计算时，存储器号运算部323生成图6所示的存储器表324，并暂时存储生成的存储器表324。

存储器表324由1个以上的存储器信息326、327……。各存储器信息包括扇区号、存储器号及存储器地址。扇区号是由外部设备指定的、进行写入或读取的扇区的逻辑地址。存储器号与进行写入或读取的闪存器相对应，存储器号“0”、“1”、“2”、“3”分别表示闪存器310、311、312、313。存储器地址是各闪存器上的扇区的物理地址。

具体来说，通过以下的运算生成存储器表324。

当指示写入对象存储器号的计算时，根据接收到的开头扇区号和扇区数，通过以下的(式4)及(式5)计算出扇区号和存储器号。

扇区号＝开头扇区号+t      -(式4)

存储器号＝(扇区号)％N     -(式5)

此处，变量t是0以上的整数，初始值为0。

然后，指定进行写入或读取的扇区的存储器地址，生成1个存储器信息。然后，在变量t上加1。以下同样，将扇区号的计算、存储器号的计算、存储器地址的指定、变量t的增量重复，直到变量t与接收到的扇区数相等为止，生成与接收到的扇区数相同数量的存储器信息。

图6所示的存储器表324，作为一例表示了在接收到开头扇区号“3”、扇区数“4”时，存储器号运算部323生成的存储器表。存储器信息326表示使表示为扇区号“3”的扇区与对应于存储器号“3”的、闪存器313的存储器地址“AAAA”的扇区相对应。

然后，向命令执行部321输出表示存储器号运算已结束的运算结束信号。

(7-3)命令执行部321

命令执行部321如图6所示地与构成并列控制部304的各电路及存储器控制部330～333相连接，控制这些电路的工作。

命令执行部321接收由命令分析部303所分析的命令。根据接收到的命令，进行以下说明的初始设置、写入处理及读取处理。

(初始设置)

当通过命令分析部303接收最大消耗电流值Imax的请求时，命令执行部321向并列运算部322指示最大消耗电流值Imax的计算。从并列运算部322接收最大消耗电流值Imax，将接收到的最大消耗电流值Imax通过外部IF部301输出给外部设备。此处的外部设备是PC100或摄像机200。

然后，通过外部IF部301及命令分析部303，从外部设备接收容许电流值Iok。当接收容许电流值Iok时，将接收的容许电流值Iok输出给并列运算部322，并指示并行写入数Nw和并行读取数Nr的计算。然后，从并列运算部322接收表示已正常结束运算的运算结束信号，通过外部IF部301，向外部设备输出Ack信号。

<写入处理>

当通过命令分析部303接收写命令时，命令执行部321在从缓冲存储器309的4个存储区域中确认是否有1个以上空闲，并判断是否可以写入数据块。如果1个以上的存储区域有空，则判断为可以写入，并将表示可以写入1个数据块的响应通过外部IF部301输出到外部设备。当判断为不能写入时，待机到任一个存储区域空出。

当输出响应时，执行以下说明的(a)接收数据块的控制和(b)写入控制。

(a)数据块的接收的控制

当从外部设备向缓冲存储器309的、1个数据块的写入结束时，命令执行部321从缓冲存储器309接收表示数据块的写入已结束的OK信号。

当接收OK信号时，命令执行部321再次确认缓冲存储器309的空闲容量，并判断是否可以写入数据块。如果不可以写入，则待机到成为可以写入的状态，如果成为可以写入的状态，则通过外部IF部301将表示可以写入1个数据块的响应输出给外部设备。

(b)写入控制

命令执行部321读取并列运算部322存储的并行写入数Nw。然后，将写命令中所包含的开头扇区号和扇区数输出给存储器号运算部323，指示写入存储器号的计算。

从存储器号运算部323接收运算结束信号。然后，从存储器号运算部323存储的存储表324内的开头选择Nw个存储器信息，从选择出的存储器信息中抽取存储器号和存储器地址，并向与抽取的存储器号相对应的存储器控制部，输出抽取的存储器地址和表示写入的写指示。

具体来说，当开头扇区号“3”、扇区数“4”、并行写入数Nw＝2时，从存储器信息326及327中抽取各自的存储器号和存储器地址。向控制存储器号“3”的闪存器313的存储器控制部333，输出写指示和存储器地址“AAAA”，向控制与存储号“0”对应的闪存器310的存储器控制部330分别输出存储器地址“BBBB”和写指示。

然后，从某个存储器控制部接收表示已结束1个数据块的写入的结束信号。在该时刻，命令执行部321向存储器控制部333及存储器控制部330指示数据块的写入，对合计2个数据块的写入结束指示。由于对与写命令一起接收到的、相当于扇区数“4”的4个数据块的写入未结束指示，所以从存储器表324的下一个存储器信息328中抽取存储器号“1”和存储器地址“CCCC”，向与抽取的存储器号“1”相对应的存储器控制部331输出写指示和存储器地址“CCCC”。

同样，向与存储器号“2”对应的存储器控制部332输出写指示和存储器地址“DDDD”。

当指示相当于接收的扇区数“4”的4个数据块的写入结束时，结束向闪存器的写入控制。

<读取处理>

当通过命令控制部303接收到指示数据的读取的读命令时，执行以下说明的(a)读取控制和(b)数据块的输出控制。

(a)读取控制

命令执行部321将读命令中所包含的开头扇区号和扇区数输出给存储器号运算部323，指示读取存储器号的计算。

然后，从存储器号运算部323接收运算结束信号，读取并列运算部322所存储的并行读取数Nr。

在写入处理中通过与所说明的(a)写入控制同样的顺序，将表示进行读取的缓冲存储器的存储器号输出到存储器控制部。并且，读取控制时，采用并列读取数Nr更换并列写入数Nw，输出表示读取的读指示，来取代写指示。

然后，从某个存储器控制部接收表示1个数据块读取已结束的结束信号。这时，如果与读命令一起接收的相当于扇区数的数据块的读指示结束输出，则结束读取控制。

如果未结束输出相当于扇区数的数据块的读取指示，则向与存储器信息中包含的下一个存储器号对应的存储器控制部输出读指示。

(b)数据块的输出控制。

当接收读命令时，命令执行部321确认在缓冲存储器309中存储的数据，判断是否可以输出1个数据块。即，确认从闪存器向缓冲存储器309是否传输完1个数据块以上的数据。

当判断为不可能输出时，待机到从某个闪存器向缓冲存储器309结束1个数据块的传输为止。

当判断可以输出时，将表示可以输出数据块的响应，通过外部IF部301输出到外部设备。

接着，指示向缓冲存储器309输出1个数据块。然后，从缓冲存储器309接收表示1个数据块的输出已正常结束的OK信号，当接收OK信号时，再次确认在缓冲存储器309中存储的数据，并判断是否可以输出1个数据块。

以下，同样到与读命令一起接收的、相当于扇区数的数据块结束输出为止，重复数据块可否输出的判断、响应的输出1个数据块的输出。

1.4存储卡300及PC100的工作。

存储卡300安装在PC100及摄像机200上，但是在此对安装在PC100上的情况进行说明。

(1)安装存储卡300时的操作。

对于在PC100上的安装存储卡300之后的PC100及存储卡300的工作，参照图7的流程图进行说明。

PC100通过外部IF部101检测存储卡300的安装(步骤S101)。然后，通过外部IF部101向存储卡300请求最大消耗电流值Imax(步骤S102)。

存储卡300通过外部IF部301从PC100接收最大消耗电流值Imax的请求。当接收最大消耗电流值Imax的请求时，从控制信息存储部308读取写入消耗电流值Iw、读取消耗电流值Ir、存储器数N、控制电流值a(步骤S104)。接着，根据读取的写入消耗电流值Iw、读取消耗电流值Ir、存储器数N、控制电流值a，计算出最大消耗电流值Imax(步骤S106)，并将算出的最大消耗电流值Imax向PC100输出(步骤S107)。

PC100从存储卡300接收最大消耗电流值Imax。当接收最大容许电流值Imax时，从容许电流值存储部110读取容许电流值Iok(步骤S108)，将读取的容许电流值Iok输出给存储卡300(步骤S109)。

存储卡300通过外部IF部301从PC100接收容许电流值Iok，并对接收到的容许电流值Iok和算出的最大消耗电流值Imax进行比较(步骤S111)。如果Iok≥Imax(步骤S111的YES)，则并行写入数Nw＝并行读取数Nr＝存储器数N(步骤S112)。

如果Iok＜Imax(步骤S111的NO)，则算出Nw＝INT{(Iok-a)/IW}(步骤S113)，算出Nr＝INT{(Iok-a)/Ir}(步骤S114)，并存储算出的并行写入数Nw和并行读取数。然后，向PC100输出Ack信号(步骤S116)。

(2)向存储卡300的写入工作。

对于向存储卡300的写入工作，利用图8所示的流程图进行说明。在此，具体对于并行写入数Nw＝2、开头扇区号“3”、扇区数“4”的情况进行说明。

PC100在接收由使用者的键操作(步骤S121)接收指示向存储卡300的写入的键操作时，生成包含开头扇区号“3”、扇区数“4”的写命令(步骤S123)，并将生成的写命令输出给存储卡300(步骤S124)。

存储卡300从PC100接收写命令，确认缓冲存储器309的空闲容量，并判断是否可以写入数据块(步骤S126)。当判断为不能写入时(步骤S126的NO)，待机到缓冲存储器309的空闲容量成为可以写入1个数据块的状态为止。

当判断为可以写入时(步骤S126的YES)，在PC100中生成表示可以写入数据的响应(步骤S128)，并将生成的响应向PC100输出(步骤S129)。

PC100从存储卡300接收响应(步骤S129)。当接收响应时，从输出的数据中读取1个数据块(步骤S131)，并将读取的数据块输出给存储卡300(步骤S132)。

存储卡300从PC100接收数据块，将接收到的数据块写入缓冲存储器309(步骤S133)。当向缓冲存储器309的写入结束时，再次确认缓冲存储器309的空闲容量，判断是否可以写入1个数据块(步骤S134)。当判断为不能写入时，待机到成为在缓冲存储器309中可以写入数据块的状态为止(步骤S134的NO)。

当判断可以写入时(步骤S134的YES)，存储卡300将表示可以写入数据块的响应向PC100输出。同样，每当从PC100接收数据块时，重复步骤S133～步骤S136。

PC100从存储卡300接收响应(步骤S136)。这时，如果构成写入存储卡300的数据的所有数据块未结束输出(步骤S134的NO)，则返回步骤S129，输出下一个数据块。

另外，存储卡300与步骤S133～136的工作并行，进行步骤S141～步骤S147所示的从缓冲存储器309向各闪存器的、数据传输的处理。

首先，根据包含在写命令中接收的开头扇区数“3”和扇区数“4”，计算出表示写入数据块的闪存器的存储器号“3”、“0”、“1”、“2”，并生成存储器表324(步骤S141)。由于Nw＝2，所以向与存储器号“3”、“0”对应的存储器控制部333及330输出写指示，并开始从缓冲存储器309向闪存器313及闪存器310的数据块的传输(步骤S142)。

结束了向任一个闪存器的数据块的传输(步骤S143)。这时，由于向各存储器控制部未结束指示与接收到的扇区数“4”相当的4个数据块的传输(步骤S144的NO)，所以从存储器表324读取下一个存储器号和存储器地址，具体地读取存储器号“1”和存储器地址“CCCC”，并向与读取的存储器号“1”对应的存储器控制部331，输出存储器地址“CCCC”和写指示，存储器控制部331开始向闪存器311的数据块传输(步骤S146)。

重复步骤S143～146，开始向存储器号“2”所示的闪存器312的数据块传输。

接着，在步骤S144中，判断为向闪存器传输4个数据块对存储器控制部已结束指示(步骤S144的YES)。当在全部闪存器中数据块的传输结束时(步骤S147)，结束写入工作。

(3)写入时的时间表

对于向存储卡300写入数据时的存储卡300和PC100之间的命令及数据的收发的定时及存储卡300内的闪存器310～313的工作定时，利用图10所示的时间表进行说明。此处，并行写入数Nw＝2，在接收写命令的时刻，缓冲存储器309的4个存储区域假设都是空的。

图10表示存储卡300从PC100接收的命令及数据块和存储卡300向PC100输出的响应沿着时间的经过排列的情况，横轴表示时间的经过。还表示了各时刻的闪存器310～313的工作的状况。

存储卡300从PC100接收写命令A0。在写命令A0中包含开头扇区号“3”和扇区数“4”。

存储卡300确认缓冲存储器309的空闲容量，将可以写入512字节的数据块的响应131向PC100输出。

当接收响应131时，PC100向存储卡300输出数据块A1。

与此同时，存储卡300开始从缓冲存储器309向闪存器313的数据块A1的传输。当从PC100向存储卡300的数据块A1输出结束时，存储卡300再次确认缓冲存储器309的空闲容量，并将表示可以写入数据块的响应132向PC100输出。

当接收响应132时，PC100向存储卡300输出数据块A2。

与此同时，存储卡300开始从缓冲存储器309向闪存器310传输数据块A2。

当从PC100向存储卡300的数据块A2的输出结束时，存储卡300再次确认缓冲存储器309的空闲容量，将表示可以写入数据块的响应133向PC100输出。

同样，PC100当接收响应133时，将数据块A3输出给存储卡300。此处，并行写入数Nw＝2，由于闪存器313及310在工作当中，所以到闪存器313或310中的任一个结束传输为止，其他闪存器不工作。

当从PC100向存储卡300的数据块A3结束输出时，存储卡300再次确认缓冲存储器309的空闲容量，将表示可以写入数据块的响应134向PC100输出。

PC100在接收响应134时，向存储卡300输出数据块A4。

此处，在缓冲存储器309中存储有数据块A1～A4，不能写入新的数据块。最初，在开始了传输的闪存器313中结束了数据块A1的写入的时刻，可以向缓冲存储器309写入新的数据块，存储卡300将表示可以写入的响应135向PC100输出。

同时，开始从缓冲存储器309向闪存器311传输数据块A3。然后，当向闪存器310的数据块A2的传输结束时，开始从缓冲存储器309向闪存器312传输数据块A4。

1.5、总结及效果

正如以上说明的那样，当存储卡300与外部设备连接时，取得外部设备的容许电流值，计算出并行写入数Nw及并行读取数Nr，使存储卡300的消耗电流值成为取得的容许电流值以下。

当从外部设备接收写命令时，使Nw个闪存器并行工作进行写入。当接收读命令时，使Nr个闪存器并行工作执行读取。

对于本发明的效果，用具体的数值进行说明。

写入消耗电流值为Iw＝100mA、读取消耗电流值为Ir＝50mA、存储器数为N＝4及控制电流值为a＝100mA，每一个闪存器310～313的写入及读取速度假设为4MB/s。

当从PC100接收容许电流值Iok＝350mA时，存储卡300利用式2及式3计算出

Nw＝INT{(350-100)/100}＝2

Nr＝INT{(350-100)/50}＝5

此处，由于Nr＞N，所以定为Nr＝N＝4。

这样假设时，存储卡300的写入时的消耗电流值为300mA，读取时的消耗电流值为350mA，哪1个都是容许电流值350mA以下。

另外，这时的存储卡300的写入速度，可以使2个闪存器并行工作，所以是8MB/s，与不并行工作的情况比较，可以实现2倍的写入速度。读取速度可以使4个闪存器并行工作，所以是16MB/s，与不并行工作的情况比较，可以实现4倍的读取速度。

这样，在PC100供电能力的范围内，可以高效地将读取及写入高速化。

2.实施方式2

下面对本发明的实施方式2的存储卡600进行说明。

存储卡600与实施方式1的存储卡300同样安装在PC100及摄像机200上。由于PC100及摄像机200的结构及工作与实施方式1相同，故在此省略其说明。

存储卡600搭载有4个闪存器，从外部设备、具体来说PC100或摄像机200接收容许电流值，计算出闪存器的工作频率，使存储卡600的消耗电流值成为接收的容许电流值以下。当从外部设备接收命令时，使闪存器在算出的工作频率下工作。

2.1存储卡600

如图11所示，存储卡600包括外部IF部601、控制部602、闪存器610、611、612及613。

控制部602包括命令分析部603、并列控制部604、时钟控制部605、存储器控制部630、631、632、633、控制信息存储部608及缓冲存储器609。

控制部602具体地包括微处理器、RAM、ROM，在RAM及ROM中存储有计算机程序。通过上述微处理器按上述计算机程序工作，控制部302实现该功能。

由于外部IF部601、命令分析部603、存储器控制部630、631、632、633、缓冲存储器609、闪存器610、611、612及613的结构及工作，与实施方式1的外部IF部301、命令分析部303、存储器控制部330、331、332、333、缓冲存储器309、闪存器310、311、312及313相同，故省略说明，只对本实施方式特点部分即并列控制部604、时钟控制部605及控制信息存储部608进行说明。

(1)控制信息存储部608

控制信息存储部608由ROM构成，如图11所示，存储有写入消耗电流值Iw、最大读取消耗电流值Irmax、存储器数N、最大频率fmax及控制电流值a。

写入消耗电流值Iw、存储器数N及控制电流值a与实施方式1相同。

最大频率fmax是搭载在存储卡600上的闪存器以最大的读取速度进行读取工作时的工作频率。

最大读取消耗电流值Irmax是在1个闪存器以最大读取速度进行读取工作时、即以最大频率fmax执行读取时，该闪存器及对应的存储器控制部消耗的电流值。

(2)时钟控制部605

时钟控制部605具有PLL(Phase Lock Loop：锁相环)。以预定的时间间隔生成时钟信号，并将生成的时钟信号输出给构成存储卡600的各部分。通常，时钟控制部605通过存储器控制部630～633，向闪存器610～613供给的时钟信号的时钟频率是最大频率fmax。这时，存储器控制部630～633及闪存器610～613的工作频率也是fmax。

时钟控制部605从并列控制部604接收频率变更指示和读取频率fr。当闪存器610～613并行进行读取工作时，读取频率fr是存储卡600消耗的电流值成为容许电流值Iok以下的闪存器610～613的工作频率的上限值。

当接收频率变更指示时，采用PLL将向存储器控制部630～633供给的时钟信号的时钟频率变更为接收的读取频率fr。

另外，从并列控制部604接收变更结束指示，使向闪存器610～613供给的时钟信号的时钟频率从读取频率fr返回到通常的最大频率fmax。

(3)并列控制部604

如图12所示，并列控制部604包括命令执行部621、并列运算部622及存储器号运算部623。

存储器号运算部623由于与实施方式1相同，所以在此只对本实施方式的特征即命令执行部621及并列运算部622进行说明。

(3-1)并列运算部622

并列运算部622从命令执行部621指示最大消耗电流值Imax的计算。另外，从命令执行部621接收容许电流值Iok，指示并行写入数Nw和读取频率fr的计算。

当指示最大消耗电流值Imax的计算时，从控制信息存储部608读取写入消耗电流值Iw、最大读取消耗电流值Imax、存储器数N及控制电流值a。根据读取的写入消耗电流值Iw、读取消耗电流值Ir、存储器数N及控制电流值a，计算出

Imax＝Max(N×Iw，N×Irmax)+a    -(式6)

将算出的最大消耗电流值Imax输出到命令执行部621。

当指示并行写入数Nw和读取频率fr的计算时，从控制信息存储部608读取最大频率fmax。然后，对接收的容许电流值Iok和算出的最大电流值Imax进行比较，如果Iok＜Imax，则计算

Nw＝INT{(Iok-a)/Iw}          -(式2)

fr＝fmax×(Iok-a)/N/Irmax    -(式7)

这时，如果Nw＞N，则定为Nw＝N，而如果fr＞fmax，则定为fr＝fmax。

如果Iok≥Irmax，则定为Nw＝N、fr＝fmax。

然后，存储算出的并行写入数Nw和读取频率fr，向命令执行部621输出表示已正常结束运算的运算结束信号。

(3-2)命令执行部621

命令执行部621预先存储有存储卡600具备的闪存器的个数N＝4。

命令执行部621接收由命令分析部603分析的命令。根据接收的命令，执行以下说明的初始设置、写入工作及读取工作。由于写入工作与实施方式1相同，故在此省略说明。

(初始设置)

当通过命令分析部603请求最大消耗电流值Imax时，命令执行部621向并列运算部622指示最大消耗电流值Imax的计算。从并列运算部622接收最大消耗电流值Imax，将接收的最大消耗电流值Imax通过外部IF部601输出给外部设备。此处的外部设备是PC100或摄像机200。

然后，通过外部IF部601及命令分析部603，从外部设备接收容许电流值Iok。当接收容许电流值Iok时，将接收到的容许电流值Iok输出给并列运算部622，并指示并行写入数Nw和读取频率fr的计算。

从并列运算部622接收表示已正常结束运算的运算结束信号。然后，通过外部IF部601向外部设备输出Ack信号。

(读取工作)

通过命令分析部603接收指示数据读取的读命令。在读命令中包含开始读取的扇区逻辑地址即开头扇区号和进行读取的扇区数。当接收读命令时，执行以下说明的(a)读取控制和(b)数据块输出控制。

(a)读取控制

命令执行部621将读命令中所包含的开头扇区号“5”和扇区数“4”输出给存储器号运算部623，指示存储器号的计算。然后，从并列运算部622读取读取频率fr，向时钟控制部605输出读取的读取频率fr和频率变更指示。

然后，从存储器号运算部623存储的存储器表的N个存储器信息中抽取存储器号和存储器地址，向对抽取的存储器号表示的闪存器进行控制的存储器控制部，分别输出抽取的存储器地址和表示读取的读指示。

然后，从任一个存储器控制部接收表示读取已结束的结束信号。这时，如果将个数与包含在读命令中接收的扇区数相当的数据块的读取指示，向存储器控制部630～633未结束输出，则从存储器表抽取下一个存储器号和存储器地址，向与抽取的存储器号对应的存储器控制部输出读指示。到个数相当于扇区数的数据块的读指示结束输出为止，重复存储器号和存储器地址的抽取、向存储器控制部的读指示的输出。

然后，从输出了读指示的全部存储器控制部接收结束信号，判断为已结束从各闪存器的数据的读取。当判断为已结束从闪存器的数据读取时，向时钟控制部605输出变更结束指示。

(b)数据块的输出控制。

当接收读命令时，命令执行部621确认缓冲存储器609中存储的数据，判断是否可以输出1个数据块。即，确认从闪存器向缓冲存储器609是否传输完1个数据块以上的数据。

当判断为不可能输出时，待机到从任一个闪存器向缓冲存储器609传输1个数据结束为止。

当判断可以输出时，将表示可以输出数据块的响应，通过外部IF部601输出到外部设备。

接着，指示向缓冲存储器609输出1个数据块。

到将与读命令一起接收的、相当于扇区数的数据块向外部设备输出结束为止，同样，重复可否输出数据块的判断、响应的输出、数据块的输出。

2.2存储卡600及PC100的工作。

存储卡600安装在PC100及摄像机200上，在此对安装在PC100上的情况进行说明。

(1)安装存储卡600时的工作。

对于存储卡600安装在PC100上时的初始设置的工作，利用图13所示的流程图进行说明。

PC100通过外部IF部101检测存储卡600的安装，进行配置处理(步骤S201)。然后，向存储卡600请求最大消耗电流值Imax(步骤S202)。

存储卡600从PC100接收最大消耗电流值Imax的请求。当接收最大消耗电流值Imax的请求时，从控制信息存储部608读取写入消耗电流值Iw、最大读取消耗电流值Imax、存储器数N及控制电流值a(步骤S203)。然后，利用读取的写入消耗电流值Iw、最大读取消耗电流值Imax、存储器数N及控制电流值a，计算出最大消耗电流值Imax(步骤S204)，将算出的最大消耗电流值Imax向PC100输出(步骤S207)。

PC100从存储卡600接收最大消耗电流值Imax，读取容许电流值Iok(步骤S209)。通过外部IF部101将读取的容许消耗电流值Iok输出给存储卡600(步骤S211)。

存储卡600从PC100接收容许电流值Iok，读取最大频率(步骤S212)。

然后，对接收到的Iok与算出的最大消耗电流值Imax进行比较(步骤S213)。如果Iok≥Imax(步骤S213的YES)，则将并行写入数Nw设为存储器数N，将读取频率fr设为最大读取频率fmax(步骤S214)。

如果Iok＜Imax(步骤S213的NO)，则通过式2计算出并行写入数Nw(步骤S217)。这时，当Nw＞N时，定为Nw＝N。然后，通过式7计算出读取频率fr(步骤S218)。这时，当fr＞fmax时，设为fr＝fmax。

然后，将表示已正常结束初始设置的Ack信号向PC100输出(步骤S219)。

(2)从存储卡600的读取工作。

对于从存储卡600读取数据时的存储卡600及PC100的工作，利用图14所示的流程图进行说明。

在此，具体对开头扇区号“5”和扇区数“4”的情况进行说明。

PC100接收由使用者的键操作(步骤S241)，当接收表示从存储卡600的读取的键操作时，生成包含开头扇区号“5”及扇区数“4”的读命令(步骤S243)，通过外部IF部101将生成的读命令输出给存储卡600(步骤S244)。

接收的键操作如果表示读取以外的处理，则进行其他处理(步骤S242)。

存储卡600从PC100接收读命令，根据接收到的读命令所包含的开头扇区号“5”和扇区数“3”，计算出表示进行读取的闪存器的存储器号“1”、“2”、“3”、“0”，生成存储器表(步骤S249)。

然后，将向存储器控制部630～633输出的时钟频率变更为读取频率fr(步骤S251)。

从存储器表上的N(＝4)个存储器信息抽取存储器号和存储器地址，开始从与抽取的存储器号“1”、“2”、“3”及“0”对应的闪存器向缓冲存储器609的数据块的传输(步骤S252)。

在任一个闪存器中，已结束数据块的传输时(步骤S253)，如果向存储器控制部未结束指示与接收的扇区数“4”相当的4个数据块的输出(步骤S254的NO)，则根据存储表，向存储器控制部指示读取下一个数据块(步骤S256)。

如果向存储器控制部结束指示合计4个数据块的输出(步骤S254的YES)，则全部闪存器中的读取工作结束之后(步骤S257)，将时钟频率返回原来状态(步骤S258)。

与步骤S252～步骤S258并行进行步骤S261～步骤S264的处理，从缓冲存储器609向外部设备输出数据块。

首先，判断在缓冲存储器609中是否存在1个以上的数据块(步骤S261)。如果不存在(步骤S261的NO)，则待机到结束从任一个闪存器向缓冲存储器609传输1个数据块。

当存在1个以上的数据块时(步骤S261的YES)，将表示可以输出数据块的响应向PC100输出(步骤S262)。接着，从缓冲存储器609向PC100输出1个数据块(步骤S263)。当输出结束时，重复步骤S261～步骤S264，到将与包含在命令中接收的扇区数“4”相当的4个数据块向PC100结束输出为止(步骤S264的YES)。

PC100从存储卡600接收响应(步骤S262)，接着，接收数据块(步骤S263)。重复响应及数据块的接收，到4个数据块结束接收为止(步骤S266的YES)。

(3)读取时的时间表

对于从存储卡600读取数据时的存储卡600和PC100之间的命令及数据收发的定时及存储卡600内的闪存器610～613的读取工作的定时，利用图15所示的时间表来说明。

图15是存储卡600从PC100接收的命令及从存储卡600向PC100输出的数据块沿着时间的经过排列的情况，横轴表示时间的经过。还表示了在各时刻的闪存器610～613的工作状态。

存储卡600从PC100接收读命令B0。在读命令B0中包含开头扇区号“5”和扇区数“4”。

存储卡600根据开头扇区号“5”和扇区数“4”，计算出存储器号“1”、“2”、“3”、“0”。从与算出的存储器号对应的闪存器611读取数据块B1，从闪存器612读取数据块B2，从闪存器613读取数据块B3，闪存器610读取数据块B4，将读取的各数据块传输给缓冲存储器609。当在闪存器611中数据块的传输结束时，存储卡600将表示可以输出数据块的响应141向PC100输出。接着，从缓冲存储器609向PC100输出数据块B1。

由于4个闪存器的读取速度大体相同，所以从各闪存器向缓冲存储器609的数据块传输大体同时结束。

在结束数据块B1的输出的时刻，在缓冲存储器609中存在数据块B2～B4。从而，存储卡600输出表示可以输出数据块的响应142，输出数据块B2。在数据块B2的输出结束时，同样进行响应143及数据块B3的输出、响应144及数据块B4的输出

2.3总结及效果

正如以上说明的那样，本实施方式2的存储卡600从外部设备取得容许电流值Iok，计算出并行写入数Nw及读取频率fr，使存储卡600的消耗电流值成为取得的容许电流值Iok以下。

当从外部设备接收写命令时，使算出的并行写入数Nw个闪存器并行工作，执行数据的写入。

当接收读命令时，将向闪存器610～613供给的时钟信号的时钟频率变更为算出的读取频率fr，使4个闪存器310～313并行工作来执行数据的读取。

对于本实施方式的效果，用具体的数值进行说明。并且，写入处理的效果与实施方式1相同，所以在此说明读取处理中的效果。

写入消耗电流值Iw＝120mA、最大读取消耗电流值Irmax＝100mA、最大频率为100MHz、存储器数N＝4及控制电流值a＝100mA，闪存器610～613的读取速度假设每一个为10MB/s。

这时，最大消耗电流值，根据式6为

Imax＝Max(4×120，4×100)+100＝580mA

当PC100的容许电流值Iok＝400mA时，由于Iok＜Imax，所以存储卡600根据式7计算读取频率

fr＝100×(400-100)/4/100＝75MHz

读取工作中的闪存器的消耗电流值与工作频率成正比。因此，在工作频率75MHz下由4个闪存器进行读取工作的情况下，存储卡600消耗的电流值可以计算为

Imax×(fr/fmax)×N+a

＝100×(75/100)×4+100

＝400mA

因此，可以将使4个闪存器610～613在工作频率75MHz下并行工作时的消耗电流值抑制为PC100的容许电流值400mA以下。

另外，由于闪存器的读取速度与工作频率成正比，所以在工作频率为75MHz的情况下，存储卡600的读取速度可计算为

10×(75/100)×4＝30MB/s

从而，通过将闪存器的工作频率降低到75MHz，使4个闪存器610～613并行工作，与不并行工作、在最大频率下工作的情况相比较，可以实现3倍的读取速度。

这样，在PC100供电能力的范围内，可以尽可能提高读取速度。

此外，闪存器通过施加高电压、贮存电荷，对数据进行记录。因此，写入时的消耗电流与施加电压时间成正比，通过频率的变更不能期待省电效果。从而，在本实施方式中采用只在读取时变更频率的结构。

3.实施方式3

在实施方式1及2中，本发明设为搭载有多个闪存器的存储卡进行了说明，但也是图16所示的存储卡驱动装置700。

存储卡驱动装置700包括4个存储卡槽，安装4个存储卡810、811、812和813来使用。存储卡驱动装置700与PC 100及摄像机200相连接。

存储卡驱动装置700与实施方式1的存储卡300一样，在PC100或摄像机200可供电的范围内，计算出可以并行工作的存储卡的个数，使算出的个数的存储卡并行工作。

由于PC 100及摄像机200与实施方式1相同，故省略说明。

3.1存储卡810、811、812及813

存储卡810、811、812及813包括控制部、RAM、非易失性存储器而构成。根据由存储卡驱动装置700的控制来存储各种信息，并输出存储的信息。

3.2存储卡驱动装置700

如图17所示，存储卡驱动装置700包括外部IF部701、控制部702及卡IF部710、711、712及713。

控制部702包括命令分析部703、并列控制部704、存储器控制部730、731、732、733、时钟控制部705、控制信息存储部708及缓冲存储器709。

控制部702具体地包括微处理器、RAM、ROM而构成，在RAM及ROM中存储有计算机程序。通过上述微处理器按上述计算机程序工作，控制部702实现该功能。

下面，对构成存储卡驱动装置700的各部分进行说明。由于在控制部702中所包括的命令分析部703、时钟控制部705及缓冲存储器709的结构及操作，与实施方式1的命令分析部303及缓冲存储器309相同，故在此不再赘叙。

(1)外部IF部701、卡IF部710、711、712及713

外部IF部701与实施方式1的存储卡300的外部IF部301同样地在外部设备和控制部702之间进行各种信息的收发。另外，接受来自外部设备的供电，将接受的电力输出给构成存储卡驱动装置700的各电路。

卡IF部710、711、712及713与存储卡810、811、812及813相连接，在存储卡810、811、812及813和存储控制部730、731、732及733之间进行各种信息的输入输出。另外，通过存储控制部730、731、732及733从时钟控制部705接收时钟信号，将接收的时钟信号供给存储卡810、811、812及813。

并且，外部IF部701和外部设备之间的数据输入输出速度，与卡IF部710、711、712及713和存储卡810、811、812及813之间的输入输出速度相比非常高速。

(2)控制信息存储部708

如图17所示，控制信息存储部708存储有写入消耗电流值Iw、读取消耗电流值Ir、最大卡数Nmax、控制电流值a。

写入消耗电流值Iw是一组存储卡、卡IF部及存储器控制部为了安装在存储卡驱动装置700上的每一个存储卡的写入工作而消耗的电流值。读取消耗电流值Ir是一组存储卡、卡IF部及存储器控制部为了每一个存储卡的读取工作而消耗的电流值。

最大卡数Nmax是可以安装在存储卡驱动装置700上的存储卡的个数，即存储卡槽数，在本实施方式中为Nmax＝4。

控制电流数a是存储卡、卡IF部及存储器控制部以外的各电路为了工作而消耗的电流合计值。

(3)存储器控制部730、731、732及733

存储器控制部730从时钟控制部705接收时钟信号，将接收到的时钟信号通过卡IF部710供给存储卡810。

存储器控制部730通过卡IF部检测存储卡810的装卸。

存储器控制部730从并列控制部704接收写指示和表示进行写入的扇区的存储器地址。此外，从并列控制部704接收读指示和存储器地址。

当接收写指示和存储器地址时，通过卡IF部710，从缓冲存储器709向存储卡810内与接收到的存储器地址对应的扇区传输1个数据块。当传输结束时，将表示已结束1个数据块的写入的结束信号输出给并列控制部704。

当接收读指示和存储器地址时，通过卡IF部710，将在与接收到的存储器地址相对应的扇区中存储的数据块，从存储卡810向缓冲存储器709传输。当传输结束时，将表示已结束1个数据块的读取的结束信号输出给并列控制部704。

与存储器控制部730一样，存储器控制部731～733，通过卡IF部711～713对向存储卡811～813的数据的输入输出进行控制。

(4)并列控制部704

如图18所示，并列控制部704包括命令执行部721、并列运算部722及存储器号运算部723。

并列控制部704的结构及操作与实施方式1的并列控制部304的结构及工作类似。因此，在以下的有关并列控制部704的说明中，对于与并列控制部304共同的部分，去掉说明，只对不同部分详细地进行说明。

(4-1)并列运算部722

并列运算部722采用最大卡数Nmax取代存储器数N，进行与实施方式1的并列运算部322同样的运算。详细的工作与并列运算部322相同，故省略说明。

(4-2)存储器号运算部723

由于存储器号运算部723的详细工作与存储器号运算部323相同，在此简单说明。在本实施方式中，存储器号“0”～“4”分别与存储卡810～813相对应。

存储器号运算部723从命令执行部721接收开头扇区号和扇区数，指示存储器号的计算。

当指示存储器号的计算时，存储器号运算部723采用最大存储器数Nmax取代存储器数N，进行式4及式5的运算，算出存储器号和扇区号。生成包括算出的扇区号和存储器号、及与存储器号对应的存储卡上的地址即存储器地址的存储器表。

当生成存储器表时，向命令执行部721输出表示存储器号的运算已结束的运算结束信号。

(4-3)命令执行部721

命令执行部721接收从外部设备输出并由命令分析部703分析的各种命令。

如果接收的命令是请求容许电流值，则进行与实施方式1的命令执行部321进行的初始设置同样的处理，从并列运算部722接收表示并行写入数Nw和并行读取数Nr的运算已正常结束的运算结束信号。

如果接收到的命令是指示写入数据的写命令，则以与实施方式1的命令执行部321的<写入处理>同样的顺序，从外部设备接收数据块，通过向各存储器控制部指示写入，与并行写入数Nw个存储卡并行进行写入。

如果接收到的命令是指示数据的读取的读命令，则与实施方式1的由命令执行部321的<读取处理>同样的顺序，通过向各存储器控制部指示读取数据，从并行读取数的存储卡并行读取数据。

3.3、总结及效果

如上所述，本实施方式的存储卡驱动装置700取得所连接的外部设备的容许电流值，将在取得的容许电流值范围内可以并行工作的存储卡的数量，关于读取时及写入时分别进行计算。

当从外部设备接收到写命令时，使算出的并行写入数Nw个以下的存储卡并行工作。此外，当接收读命令时，使算出的并行读取数为Nr个以下的存储卡并行工作。

这样，与实施方式1的存储卡300一样，在由所连接的外部设备可以供给的电流的范围内，可以尽可能高速地执行读取及写入。

3.4实施方式3的变形例

(1)实施方式3的存储卡驱动装置700，与在实施方式1中说明的存储卡300一样，计算出在外部设备容许电流值Iok的范围内可以并行工作的存储卡数Nw及Nr，通过将并行工作的存储卡数限制在Nw或Nr以下，将存储卡驱动装置的消耗电流值控制为容许电流值Iok以下。

但是，也可以像实施方式2中所说明的那样，通过变更读取时的工作频率，将消耗电流值抑制在容许电流值以下。

(2)在实施方式3中，也可以停止向不工作的存储卡供给时钟信号。

这时，存储器控制部730通常不向存储卡810供给从时钟控制部705接收到的时钟信号。

当从命令执行部721接收写指示和存储器号时，开始向存储卡810供给时钟信号。然后，开始从缓冲存储器709向存储卡810传输数据块。当1个数据块传输结束时，向并列控制部704内的命令执行部721输出结束信号，停止向存储卡810的时钟信号供给。

在从命令执行部721接收读指示的情况下，同样只在数据块传输过程中，向存储卡810供给时钟信号。

在存储器控制部731～733中，也对存储卡811～812进行同样的控制。

这样，存储卡驱动装置700只对工作中的存储卡供给时钟信号，而对未工作的存储卡，停止时钟信号的供给。

存储卡810～813的控制部，即使在不进行读取及写入工作时，只要接收时钟信号就进行预定的工作，消耗电力。从而通过停止向不进行写入及读取的存储卡供给时钟信号，可以削减由这些存储卡的耗电。

(3)在上述的实施方式中，说明了在存储卡驱动装置700中安装4个存储卡使用的情况，但是也可以不到4个。

这时，命令执行部721通过存储器控制部及卡IF部，检测存储卡的装卸，存储现在安装的存储卡的个数n。另外，使安装的存储卡和卡号相对应。

例如，在未安装存储卡811时，存储卡810和卡号“0”、存储卡812和卡号“1”、存储卡813和卡号“3”相对应。

当接收读命令或写命令时，向存储器号运算部723与开头扇区号和扇区数一起输出安装的存储卡的个数n。

存储器号运算部723用n取代Nmax，生成存储器表。

这样，根据安装的存储卡的个数，可以实现数据的输入输出的高速化。对使用者来说，可以自由选择安装的存储卡的个数，提高方便性。

4.其他变形例

以上，对本发明的实施方式1～3进行了说明，但是本发明并不限定于这些，也包括以下说明的变形例。

(1)在上述的实施方式1及2中，存储卡300及600搭载有4个闪存器，但是并不限定于闪存器，也可以是其他记录元件。例如MRAM(Magnetoresistive Randam Access Memory：磁阻随机存取存储器)、强电介质存储器等。

(2)在实施方式3及变形例中，安装在存储卡驱动装置700上的存储卡，作为一例是SD存储卡、ATA闪存卡等。

(3)在实施方式3及变形例中，存储卡驱动装置700预先将安装的存储卡的写入消耗电流值Iw和读取消耗电流值Ir各存储1个，但是，也可以对不同种类的存储卡存储有写入消耗电流值Iw和读取消耗电流值Ir。

例如，也可以存储有SD存储卡的写入消耗电流值Iws和读取消耗电流值Irs、以及ATA闪存器卡的写入消耗电流值Iwa和读取消耗电流值Ira，辨别安装的存储卡的种类，从写入消耗电流值Iws和读取消耗电流值Irs、或者写入消耗电流值Iwa和读取消耗电流值Ira中选择任一个使用。

(4)在实施方式3中，存储卡驱动装置700外加在外部设备上，但是也可以内置于外部设备中。

(5)在上述实施方式2中，时钟控制部605采用PLL变更频率，但是也可以用分频器取代PLL。

(6)在上述的实施方式1及2中，分别变更并行工作的闪存器的个数、闪存器的工作频率，来调整存储卡300或600的消耗电流，但是，也可以对这些进行组合，对并行工作的闪存器的个数及闪存器的工作频率的双方进行变更。

(7)本发明也可以是执行上述实施方式1～3及实施方式的方法。

(8)另外，也可以是由计算机来实现这些方法的计算机程序，也可以是由上述计算机程序构成的数字信号。

另外，本发明也可以将上述计算机程序或上述数字信号记录在计算机可以读取的记录媒体中，例如软盘、硬盘、CD-ROM、MO、DVD、DVD-ROM、DVD-RAM、BD(Blu-ray Disc)、半导体存储器等。另外，也可以是记录在这些记录媒体中的上述计算机程序或上述数字信号。

另外，本发明也可以将上述计算机程序或上述数字信号经过电通信线路、无线或有线通信线路，以因特网为代表的网络、数据广播等进行传输。

另外，本发明也可以是具有微处理器和存储器的计算机系统，上述存储器存储有上述计算机程序，上述微处理器按上述计算机程序工作。

另外，也可以将上述程序或上述数字信号记录在上述记录媒体中转移、或者将上述程序或上述数字信号经过上述网络等转移，由此，由独立的其他计算机系统实施。

(9)也可以将上述实施方式及上述变形例分别进行组合。

产业上可利用性

本发明能够在生产对记录媒体写入及读取各种数字数据的输入输出装置及记录媒体的产业、在制造通过上述输入输出装置对记录媒体进行存取的电气设备的产业、以及利用上述电气设备、记录装置、记录媒体来生成、加工、记录、销售各种数字数据的产业中，经营性地、持续且反复地使用。

Claims (20)

1.一种记录装置，其特征在于，具有：

1个以上的半导体存储器；

取得从存取装置向该记录装置供给的电流的上限值的取得单元；

命令取得单元，从上述存取装置取得指示对半导体存储器的存取的命令；

从上述存取装置接受电流的供给，根据控制信号对上述半导体存储器进行存取的存取单元；以及

控制单元，计算出从取得的上述上限值减去由上述半导体存储器及存取单元以外的各部分消耗的电流值后的存取上限值，利用算出的存取上限值设定上述存取单元及上述半导体存储器的工作条件，根据上述命令取得单元取得的命令和设定的工作条件生成上述控制信号，输出生成的控制信号。

2.如权利要求1所述的记录装置，其特征在于，

上述控制单元预先使上述存取单元及上述半导体存储器消耗的消耗电流值与上述命令对应起来存储，利用上述存取上限值和上述消耗电流值设定与上述命令对应的工作条件。

3.如权利要求2所述的记录装置，其特征在于，

上述控制单元设定使并列个数为该记录装置具有的半导体存储器的总数以下的半导体存储器并行工作的上述工作条件；

根据上述命令和上述工作条件，将指示对上述并列个数的上述半导体存储器进行存取的控制信号，向上述存取单元输出；

上述存取单元对上述并列个数的上述半导体存储器进行存取。

4.如权利要求3所述的记录装置，其特征在于，

上述消耗电流值是在使1个上述半导体存储器工作时，上述存取单元及上述半导体存储器消耗的电流值；

上述控制单元算出将上述存取上限值除以上述消耗电流值的商作为上述并列个数。

5.如权利要求4所述的记录装置，其特征在于，

上述控制信号包含指定上述半导体存储器中的某一个的存储器信息；

上述控制单元按顺序输出包含对各半导体存储器进行指定的存储器信息的上述控制信号；

上述存取单元接收上述控制信号，对接收到的控制信号中所包含的存储器信息所示的上述半导体存储器进行存取。

6.如权利要求2所述的记录装置，其特征在于，

上述控制单元设定使上述半导体存储器按上述半导体存储器最大工作频率以下的存储器频率进行工作的上述工作条件；

根据上述命令和上述工作条件，生成与上述存储器频率相同的频率的时钟信号，将包含生成的时钟信号的上述控制信号输出给上述存取单元；

上述存取单元，将从上述控制单元接收的时钟信号，输出给上述半导体存储器，对上述半导体存储器进行存取。

7.如权利要求6所述的记录装置，其特征在于，

上述控制单元将上述半导体存储器以上述最大频率工作时的上述存取单元及上述半导体存储器消耗的最大电流值作为上述消耗电流值进行存储，利用上述最大频率和上述最大电流值的比率、以及上述存取上限值计算出上述存储器频率。

8.如权利要求7所述的记录装置，其特征在于，

上述控制单元除上述最大电流值之外还预先存储有上述最大工作频率。

9.如权利要求6所述的记录装置，其特征在于，

上述控制单元存储有与指示读取的上述命令对应的上述消耗电流值，对应于指示读取的上述命令，设定上述半导体存储器以上述存储器频率工作的上述工作条件。

10.如权利要求6所述的记录装置，其特征在于，

上述控制单元具有分频器，用分频器生成与上述工作频率相同的时钟频率的时钟信号，输出包含生成的时钟信号的控制信号。

11.如权利要求6所述的记录装置，其特征在于，

上述控制单元具有PLL，利用上述PLL生成时钟频率与上述工作频率相同的时钟信号，输出包含生成的时钟信号的控制信号。

12.如权利要求2所述的记录装置，其特征在于，

上述控制单元将使并列个数为该记录装置具有的半导体存储器的总数以下的上述半导体存储器并行工作的第1工作条件、及使上述半导体存储器以上述半导体存储器的最大工作频率以下的工作频率工作的第2工作条件，设定为上述工作条件；

根据通过上述命令取得单元所取得的命令，采用上述第1及第2工作条件中的至少1个，生成基于采用的上述工作条件的上述控制信号。

13.如权利要求2所述的记录装置，其特征在于，

上述半导体存储器是闪存器。

14.如权利要求2所述的记录装置，其特征在于，

上述半导体存储器是非易失性磁性存储器。

15.如权利要求1所述的记录装置，其特征在于，

上述取得单元通过遵照ATA标准的Set Features命令取得上述上限值。

16.如权利要求1所述的记录装置，其特征在于，

半导体存储器为便携式，可以在该记录装置上装卸；

上述取得单元、上述读写单元及上述控制单元，构成在上述记录媒体上进行信息的读取及写入的存储卡驱动装置。

17.如权利要求15所述的记录装置，其特征在于，

上述控制单元输出包含时钟信号的控制信号；

上述存取单元仅向进行存取的半导体存储器供给上述时钟信号，而停止向未进行存取的半导体存储器供给上述时钟信号。

18、一种存取方法，用于具有1个以上半导体存储器的记录装置中，其特征在于，包括：

取得从存取装置向该记录装置供给的电流的上限值的取得步骤；

从上述存取装置取得指示对半导体存储器的存取的命令的命令取得步骤；

从上述存取装置接受电流的供给，根据控制信号对上述半导体存储器进行存取的存取步骤；以及

控制步骤，计算出从取得的上述上限值减去由上述半导体存储器及存取单元以外的各部分所消耗的电流值后的存取上限值，利用算出的存取上限值设定上述存取单元及上述半导体存储器的工作条件，根据上述命令取得单元取得的命令和设定的工作条件，生成上述控制信号，输出生成的控制信号。

19.一种存取程序，用于具有1个以上的半导体存储器的记录装置中，其特征在于，包括：

取得从存取装置向该记录装置供给的电流的上限值的取得步骤；

从上述存取装置取得指示对半导体存储器的存取的命令的命令取得步骤；

接受电流的供给，根据控制信号对上述半导体存储器进行存取的存取步骤；以及

控制步骤，计算出从取得的上述上限值减去由上述半导体存储器及存取装置以外的各部分所消耗的电流值后的存取上限值，利用算出的存取上限值设定上述存取单元及上述半导体存储器的工作条件，根据上述命令取得单元取得的命令和设定的工作条件，生成上述控制信号，输出生成的控制信号。

20.如权利要求19所述的存取程序，其特征在于，

上述的存取程序记录在计算机可读取的记录媒体中。

Images