CN1883033A - 在大批量制造中的背研磨期间保护薄半导体晶片 - Google Patents

在大批量制造中的背研磨期间保护薄半导体晶片 Download PDF

Info

Publication number
CN1883033A
CN1883033A CNA2004800341481A CN200480034148A CN1883033A CN 1883033 A CN1883033 A CN 1883033A CN A2004800341481 A CNA2004800341481 A CN A2004800341481A CN 200480034148 A CN200480034148 A CN 200480034148A CN 1883033 A CN1883033 A CN 1883033A
Authority
CN
China
Prior art keywords
protection disc
semiconductor wafer
disc
protection
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800341481A
Other languages
English (en)
Inventor
M·维斯尔曼
K·佩特科弗
R·梅特
M·S·维斯尼斯基
J·博伊德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Material Sciences Inc
Original Assignee
Advanced Material Sciences Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Material Sciences Inc filed Critical Advanced Material Sciences Inc
Publication of CN1883033A publication Critical patent/CN1883033A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/34—Accessories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y10T428/31598—Next to silicon-containing [silicone, cement, etc.] layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种用于在工艺过程中保护半导体晶片的保护盘片，包括一个被配置为粘结到半导体晶片上的粘结层，和一个连接到粘结层上的支撑层，其用于在工艺过程中为半导体晶片提供强度和硬度。在本发明的一方面，保护盘片可溶于温和的碱性或酸性溶液。在另一方面，粘结层包括高分子聚合物。在又一方面，支撑层包括聚合物和填充物。本发明为将半导体晶片减薄到150μm以下及其后续的应力释放，传送至划片框以用于管芯切割的步骤提供一种可靠的、低成本、大批量、自动化工艺。此外，本发明可以使用现有的工具和工艺来生产出比常规工艺可获得的衬底更薄的衬底。

Description

在大批量制造中的背研磨期间保护薄半导体晶片
技术领域
本发明一般涉及加工半导体晶片，更具体地，涉及加工薄半导体晶片。
背景技术
通常，有两种主要的用于背研磨(back-grind)非常薄的半导体晶片的方法。第一种方法包括在背研磨之前在晶片的器件侧上分出(laminating)一个相对薄的，柔韧的条带。在某些情况下，在制作条带之前，在晶片的器件侧施加一层光刻胶。然后晶片被研磨，并通过化学刻蚀或者化学机械抛光来释放应力。通过剥离工艺将条带移除，并通过在热酸性溶液或者溶剂中的浸泡来移除光刻胶(如果有的话)。变薄的晶片随后被送到划片框(一种由方形刚性的框所限定的黏性阻滞片(a sheet of adhesive held taughtby a square，rigid frame))处进行单管芯切割(划片)。
当最终的晶片的厚度大于或等于300μm时，采用第一种方法的工艺是可以胜任的。然而，随着被研磨晶片的最终厚度的降低，特别当其达到150μm或更低时，由于一些原因，这一方法就存在问题了。首先，当变薄的晶片被从打磨卡盘上移走并移至后续的工序位置时，光刻胶与条带的组合所提供的机械强度/硬度不足以对其进行充分的支撑。对于变薄的晶片的不充分的支撑将导致晶片破裂的可能性增加。当晶片的直径增大时，这一问题显得更为尖锐。
这一方法的第二个问题是由于光刻胶与条带的结合相对较软且易弯曲导致的。由于研磨工序而引入硅晶片的损伤的深度是研磨系统(研磨头、轴、轮、夹具)以及被研磨的衬底(晶片)的强度及刚性度的函数：衬底的强度越高，研磨损伤的深度越小，反之亦然。因此，如果研磨损伤从晶片的底面传播到其相反的一面，晶片有可能会碎，所以光刻胶/条带组合的相对较软且非刚性的这一特征引出了研磨轮中的震颤程度，其将会限制可以获得的最终晶片厚度。
而且，在没有使用光刻胶的情况下，在移除条带的时候会产生问题。条带的机械剥离会直接地损伤精细的器件特征。并且由于机械剥离在整个晶片中产生的应力会导致晶片在后续的工序和操作中翘曲和/或卷曲。翘曲和/或卷曲会导致晶片破裂或相关的问题。
在光刻胶被用于背研磨条带下方的情况下，光刻胶的移除引起一些问题。通常光刻胶是用热的酸性溶液或者有机溶剂来移除的。对于操作者的健康和安全、环境工作者、以及与废料的管理及移除有关的成本及复杂度而言，酸溶液及有机溶剂都不是很理想。
当期望的最终晶片厚度已经在可能使用前述的第一方法的阈值以下时，通常会采用用于背研磨晶片的第二个主要方法。第二种方法涉及通过蜡或者其它粘合剂将要变薄的晶片安装到刚性的支撑结构(通常由不锈钢、陶瓷或者石英制成)上。第二种方法可被用于获得150μm以下的最终晶片厚度。然而，第二种方法也有一些问题。
首先，该方法要求在将变薄的晶片安装到划片框上之前将其从其支撑片上分离。因此变薄的晶片在移除操作及后续的传送过程中容易受损或破裂。随着晶片的厚度降低，这一问题发生的可能性将增加。
其次，这种方法难以实现自动化。相反，它是一种高劳动强度的工序，并且其成功高度依赖于操作者的技能水平。因此，这一方法的生产力低，生成成本高。因此，这一方法不适合主流的商业生产的低成本、自动化大批量生产。
发明内容
本发明在工艺过程中克服了相似的问题，并且提供对于薄晶片的改进的保护。在一个示例实施例中，一个用于在工艺过程中保护半导体晶片的保护盘片包括一个粘合层，其与半导体晶片粘合，还包括一个连接到粘合层的支撑层，其在工艺过程中支撑半导体晶片。
在本发明的一方面，保护盘片在温和的碱性溶液中可溶。在另一方面，保护盘片在温和的酸性溶液中可溶。在另一方面，粘合层包括高分子量聚合物。在又一方面，支撑层包括一种聚合物和一种填充料。在又一方面，保护盘片基本上和半导体晶片的直径相同。在又一方面，保护盘片的厚度大约为600μm。在又一方面，粘合层具有充足的厚度以和半导体晶片的图线特征相符。在又一方面，保护盘片为半导体晶片的边斜角提供支撑。在又一方面，保护盘片还包括位于粘合层及支撑层之间的中间层，其为保护盘片提供额外的属性。在又一方面，保护盘片具有充分的防水性以承受背研磨工艺。在又一方面，保护盘片抵挡用于研磨后的应力移除的化学剂。在又一方面，保护盘片的热膨胀系数(CTE)对应于被保护的晶片的CTE。在又一方面，当与保护盘片连接时，半导体晶片被减薄到150μm以下。
本发明为将半导体晶片减薄到150μm以下及其后续的应力释放，传送至划片框以用于管芯切割的步骤提供一种可靠的、低成本、大批量、自动化工艺。因此，本发明可以实现需要非常薄的最终晶片厚度的半导体装置的广泛的商品化。可以当保护盘片完整地留在晶片的器件侧上的时候进行将晶片传送到划片框上的操作，从而在传送过程中为晶片提供额外的强度。在安全地传送到划片框之后，保护盘片可以被移除。并且，本发明可以使用现有的工具和工艺来生产比常规可得的(由于研磨后操作过程中的破裂所致)衬底更薄的衬底。此外，本发明可以实现薄晶片工艺的自动化操作。因此，与现有的技术相比，使用本发明的晶片工艺有更高的产率和更低的操作成本。该工艺的生产量将超过采用用于最终晶片厚度在300μm以上的晶片的常规背研磨工艺次序可以达到的生产量。
附图说明
图1的透视图示出的是根据本发明的一个实施例的一个用于在工艺过程中保护半导体晶片的保护盘片。
图2A-2D的横截面图示出的是根据本发明的一个实施例的一种晶片/盘片合成物。
图3的透视图示出的是根据本发明另一个实施例的一个用于在工艺过程中保护半导体晶片的保护盘片。
图4的流程图示出的是一种用于在工艺过程中保护半导体晶片的方法的一个实施例。
具体实施方式
图1的透视图示出的是根据本发明的一个实施例的用于在工艺过程中保护半导体晶片的保护盘片100。在图1中所述的实施例中，保护盘片100包括粘接到半导体晶片上的粘合层130以及连接到粘合层的，用于在工艺过程中支撑半导体晶片的支撑层110。就是说，举例而言，支撑层110在工艺过程中为半导体晶片提供强度和硬度。图1所述的实施例代表保护盘片的一种最简单的实施例，仅涉及两个层：粘合层130和支撑层110。在保护盘片内使用任意数量的层的其它实施例也是可能的，这将随后参考图3和图4进行进一步的讨论。
在一个实施例中，在此参考图1，粘合层130的成分包括一种聚合物，比如高分子量的聚合物。所述的聚合物，在一方面，可溶于清洗溶液，比如，温和的碱或酸溶液。聚合物可以相对地硬。聚合物还可包括聚合物主干上的官能团。在另一方面，浇注一层厚度在10微米到2100微米范围内的某种液体形式的聚合物。聚合物可以采用任何浇注方法来浇注，比如条带浇注(tape casting)。进行聚合物浇注时其宽度可足以适应要处理的半导体晶片的直径。
在一个实施例中，支撑层110由一种聚合物-粘合剂(polymer-binder)系统组成，其中聚合物中结合有填充物。被用于支撑层110的聚合物可以和用于粘合层130的聚合物相同。在一个方面中，所述填充物包括以下的一种或几种：碱性氧化物、碱性盐、过渡金属氧化物、过渡金属盐、碱土金属氧化物、碱土金属盐和/或任何其它类型的用于填充聚合物系统的纤维或填充物，其与聚合物相结合从而为支撑层110提供期望的机械属性。可采用的填充物的两个例子是碳酸镁的细粉末以及铝的细粉末。其它的填充物也可以考虑。支撑层110中的填充物的重量百分数在1％到95％的范围内。通过增强填充物的量，所得的支撑层110的硬度(体积模量)增加，其代价是脆度的增加和防水性的降低。要使用的填充物的量以及支撑层110的所得的韧性/脆性可以取决于各种应用的各自独特的因素，比如最终的研磨后厚度目标、半导体晶片直径、以及所采用的操作方法。
在另一个实施例中，支撑层110包括一种或多种加强物，比如：纤维、栅网、小片、和/或须状物。这些加强物可由任何合适的材料组成，例如：玻璃、碳、陶瓷、和/或聚合物。
在某个方面，粘合层130以及支撑层110层迭在一起以生产一个迭片层。保护盘片100可以由层迭片通过诸如管芯冲压的方法制成具有适当的形状和直径。
在某个方面，保护盘片100的直径对应于半导体晶片的直径。例如，在图1中，保护盘片100的直径(以“d”表示)大致上和其所附接的半导体晶片的直径相同。在另一方面，保护盘片100的厚度(在图1中表示为“t”)大约为600μm。
保护碟片100可具有任意一些其它的特性。为了充分地支撑一个非常薄且易碎的半导体晶片，保护盘片100的体积模量应足以为保护盘片与半导体晶片的结合物(晶片/盘片结合物)提供强度和硬度，同时提供足够的柔性和韧性以避免在晶片/盘片结合物的工艺和操作过程中因脆断而告失败。这种晶片/碟片结合物将在下文中参照图2进行进一步的描述。再次参考图1，保护盘片100也可以足够的防水以承受背研磨工艺而不产生显著的损伤。进一步地，保护盘片100可承受用于研磨后应力的化学剂(例如，强酸)。此外，保护盘片的热膨胀系数(CTE)可被定制为(通过聚合物/粘合剂系统的构成以及采用的各种保护盘片的层迭进度管理)和要处理的晶片相符。通过使得保护盘片的CTE和要处理的晶片的CTE相符，在保护盘片被连接到晶片之后，当晶片在被处理时经受一定范围内的温度时，带给装置结构的应力可以被最小化。还可以通过与温和的碱溶液或者酸溶液的接触而以最小的机械干涉移除保护盘片100。可以通过对保护盘片的聚合物主干上的官能团的操作来确定保护盘片100是否可溶于某种酸性或碱性溶液。例如，一种温和的碱溶液，比如氨水和/或氢氧化钾可以被用于移除保护盘片100。
在一个实施例中，当保护盘片100被作用于半导体晶片的表面(比如半导体装置被制作于其上的表面(器件侧))时，保护盘片100向半导体晶片提供足够的结构上的强度和刚性，从而在采用背研磨或者其它工艺将半导体晶片的厚度降低(薄化)后，可以使用常规的工艺和操作工具以及方法来处理和操作半导体晶片，而没有破损的危险。此外，保护盘片可与半导体晶片表面上的任何图形或表面特征(比如在希望用倒装法封装晶片的情况下的焊球突起)相符。此外，保护盘片100可以保护半导体装置免受由于来自背研磨夹具的磨损、来自用于研磨后应力释放的化学剂的化学浸蚀、操作用于传送晶片或者其它在背研磨之后的其它工艺的设备所致的损伤。在保护盘片100不再需要之后，比如在半导体晶片已经被安装到划片框上之后，管芯切割(划片)之前，保护盘片100可以经过和诸如弱碱性或者弱酸性的清洗溶液的一种温和的含水清洗溶液接触而从半导体晶片上移除。温和的水性清洗溶液是对环境无害的。
在一个实施例中，本发明可以在半导体晶片的最后厚度为150μm或更薄时被用于工艺处理中。这样的工艺可以在一个自动的、大批量生产的环境下执行。本发明所适用的应用的领域包括堆叠管芯(stacked-die)、封装内系统(SiP)、以及其它需要有极薄的管芯来在最小可能空间内提供最大的功能的先进封装技术，比如智能卡、闪存存储器、以及移动通信设备。
图2A-2D的横截面图是根据本发明的一个实施例的一种晶片/盘片组合物200。在图2A中所述的实施例中，晶片/盘片组合物200包括附接于半导体晶片210的器件侧的保护盘片100。半导体晶片210的器件侧包括诸如焊球突起225在内的形貌特征(topographical features)。保护盘片100的粘合层130的厚度足以与半导体晶片210的形貌特征相符合。而且，保护盘片100为半导体晶片210的边斜角提供完全的支撑(在图2A-2C中用“e”表示)。
图2B-2D进一步示出了在研磨期间半导体晶片210的边斜角的支撑。图2B示出了在半导体晶片210被研磨之前，在e处的边斜角被支撑的晶片/组合物200。图2C是在半导体晶片210被研磨之前在e处的边斜角的支撑的特写图。图2D示出的是研磨之后半导体晶片210的样子。半导体晶片的边斜角被支撑，而半导体晶片210的新边缘(在图2D中以“b”表示)被定义。
图3的透视图示出的是根据本发明的另一个实施例的用于在工艺过程中保护半导体晶片的保护盘片300。在图3中所示的实施例中，保护盘片300包括一个粘合层340、一个中间层320和一个外部层310。中间层320为保护盘片300提供增强的强度。例如，中间层320可以在x、y和/或z方向上增强保护盘片300的强度。中间层320还可以和半导体晶片的形貌特征相符。图3中所示的实施例中采用了3个层的情况仅仅是一种示例。可以采用任意数量的层来定制保护盘片300的属性，从而适应任意特定应用的要求。例如，保护盘片300的层可以被定制为具有特定的热膨胀系数(CTE)、防潮性和/或坚韧度。
图4是一种在工艺过程中用于保护半导体晶片的方法的一个实施例的流程图。在步骤410，保护盘片被附接到半导体晶片的器件侧。在步骤420，附接有保护盘片的半导体晶片被变薄。在步骤430，应力从半导体晶片上释放出来。在本发明的一个方面，应力释放步骤430是可选的。在步骤440，带有保护盘片的半导体被安装到划片框上。在步骤450，通过施加含水清洗溶液移去保护盘片。参照图4所描述的方法还包括使保护盘片的边缘和半导体晶片的边缘轮廓相符。使得保护盘片的边缘与半导体晶片的边缘轮廓相符可确保通常很精密的晶片边缘在背研磨和后续工序中被支撑。是否执行所述的实现相符的步骤取决于各个保护盘片的厚度和硬度。
附接步骤410还包括将被截留的空气从保护盘片和半导体晶片之间移走。还可采用施加热和/或压力和/或真空的方法来对附接步骤加以扩充。
在某个方面，保护盘片被层迭地附接到半导体晶片的器件侧。从标准的晶片盒中一次送出半导体晶片，然后晶片被传送至非常接近保护盘片处，后者由一个适当的支架或者“盒子”来配送。然后以某种方式将晶片和盘片合在一起，所述的方式将相接面之间的截留空气移除，优选情况下采用施加热和/或压力的方法。一旦保护盘片被施加上去，可采取将保护盘片的边缘和晶片的边缘轮廓相符的操作。在一个方面，保护盘片以固体形式被附接到半导体晶片上。在另一方面，保护盘片以液体形式被附接到半导体晶片上。当保护盘片以液体形式被附接时，附接步骤410可包括下述应用方法的一种或多种：丝网印刷术、刮片法(doctor blading)、瀑布法(waterfull)和/或旋涂(spin coating)。
在又一方面，附接步骤410包括使用条带卷系统来将组成保护盘片的化学剂(组元化学剂)，比如聚合物和填充物，施加到半导体晶片上。可以进行聚合物的部分干燥或熟化(curing)操作以便于经由弯曲条带卷将组元化学剂附接到半导体晶片的过程。在将组元化学剂施加到晶片上之后，对组元化学剂进行干燥或者熟化以获取期望的特征。而且，取决于所采用的填充物，一个额外的加热和/或熟化周期可以被当成一个“调节钮”来使用，从而通过增加潜在的粘合剂-填充剂相互作用来得到最终目标属性。
在一个方面，薄化步骤420将半导体晶片的厚度减薄到150μm以下。在另一方面，应力释放步骤430通过诸如化学刻蚀和/或化学-机械抛光的方法将应力从半导体晶片上释放出来。
用于移除步骤450的含水清洗溶液可以是，例如，一种碱性溶液或者酸性溶液。清洗溶液的例子包括但不限于氢氧化氨(NH4OH)、氢氧化钠(NaOH)、氢氧化钾(KOH)。举例而言，当碱性化学剂被用于背研磨后的应力释放时，可能希望使用具有可溶于酸溶液的成分的保护盘片。移除步骤450可包括施加能量以移除保护盘片。被施加的用于移除保护盘片的能量可以是，例如，机械振荡和/或诸如超声波(ultrasonic or megasonic)的声波。所施加的能量应该充分温和以免造成对半导体器件的损伤。移除步骤450也可以包括通过中等压力流冲击，并优选地包括碱性或酸性液体夹卷(entrainment)来加强。参照图4所述的方法还包括处理在移除步骤450所产生的废料。废料的处理可包括废料的收集、将固态废料从液态废料中分离出来、并进行压实。
本发明为将半导体晶片减薄到150μm以下及其后续的应力释放，传送至划片框以用于管芯切割的步骤提供一种可靠的、低成本、大批量、自动化工艺。因此，本发明可以实现需要非常薄的最终晶片厚度的半导体装置的广泛的商品化。可以当保护盘片完整地留在晶片的器件侧上的时候进行将晶片传送到划片框上的操作，从而在传送过程中为晶片提供额外的强度。在安全地传送到划片框之后，保护盘片可以从晶片上移除。并且，本发明可以使用现有的工具和工艺来生产比常规可得的(由于研磨后操作过程中的破裂所致)衬底更薄的衬底。此外，本发明可以实现薄晶片工艺的自动化操作。因此，与现有的技术相比，使用本发明的晶片工艺有更高的产率和更低的操作成本。该工艺的生产量将超过采用用于最终晶片厚度在300μm以上的晶片的常规背研磨工艺次序可以达到的生产量。
此处已经揭示了示例的实施例以及最佳模式，在权利要求书中所限定的本发明的主题和精神的前提下，可以对所揭示的实施例作出修改和变化。

Claims (35)

1.一种用于在工艺过程中保护半导体晶片的保护盘片，其包括：
粘结层，其被配置为粘结到半导体晶片上；和
连接到所述粘结层的支撑层，其被配置为用于在工艺过程中支撑半导体晶片。
2.如权利要求1所述的保护盘片，其特征在于，所述粘结层包括高分子量聚合体。
3.如权利要求2所述的保护盘片，其特征在于，所述聚合体可溶于以下二者之一：
温和的碱性溶液；和
温和的酸性溶液。
4.如权利要求1所述的保护盘片，其特征在于，所述支撑层包括聚合体和以下二者的至少其中之一：
填充物；和
加强物。
5.如权利要求4所述的保护盘片，其特征在于，所述填充物包括以下组分的其中一种或多种：
碱性氧化物；
碱性盐；
过渡金属氧化物；
过渡金属盐；
碱土氧化物；和
碱土盐。
6.如权利要求5所述的保护盘片，其特征在于，支撑层中的填充物的重量百分数在1％到95％的范围内。
7.如权利要求2所述的保护盘片，其特征在于，所述支撑层包括聚合体和以下二者的至少其中之一：
填充物；和
加强物。
8.如权利要求4所述的保护盘片，其特征在于，所述加强物是以下成分的至少其中之一：
纤维；
栅网；
小片；和
须状物；
并且加强物包括以下材料的至少其中之一：
玻璃；
陶瓷；
碳；和
聚合体。
9.如权利要求1所述的保护盘片，其特征在于，所述保护盘片和半导体晶片的直径大致相同。
10.如权利要求1所述的保护盘片，其特征在于，所述保护盘片的厚度大约为600μm。
11.如权利要求1所述的保护盘片，其特征在于，所述粘合层的厚度足以和半导体晶片的形貌特征相符。
12.如权利要求1所述的保护盘片，其特征在于，所述保护盘片为半导体晶片的边斜角提供支撑。
13.如权利要求1所述的保护盘片，其特征在于还包括：位于粘结层和支撑层之间的被配置为为保护盘片提供附加属性的中间层。
14.如权利要求13所述的保护盘片，其特征在于，所述中间层被配置为提供以下性能的至少其中之一：
使得保护盘片与半导体晶片的形貌特征相符；和
保护盘片的增强的强度。
15.如权利要求1的保护盘片，其特征在于，保护盘片的体积模量足以为晶片/盘片组合物提供强度和硬度，并且提供足够的柔性和韧性以避免晶片/盘片结合物的脆断失败。
16.如权利要求1所述的保护盘片，其特征在于，所述保护盘片足够防水以承受背研磨工艺。
17.如权利要求1所述的保护盘片，其特征在于，所述保护盘片承受用于研磨后应力释放的化学剂。
18.如权利要求1所述的保护盘片，其特征在于，所述保护盘片的热膨胀系数(CTE)被定制为和半导体晶片的CTE相符。
19.如权利要求1所述的保护盘片，其特征在于，可以通过和以下二者的其中一者接触而将所述保护盘片移除：
温和的碱性溶液；和
温和的酸性溶液。
20.如权利要求19所述的保护盘片，其特征在于，所述的温和的碱性溶液是从以下溶液中选取的：
氢氧化氨；和
氢氧化钾
21.一种用于半导体晶片工艺的方法，包括：
将保护盘片附接到半导体晶片的器件侧；
将附接有保护盘片的半导体晶片减薄；
将附接有保护盘片的半导体晶片安装到划片框上；和
通过施加含水清洗溶液来将保护盘片移除。
22.如权利要求21所述的方法，其特征在于还包括：
使得保护盘片的边缘与半导体晶片的边缘轮廓相符合。
23.如权利要求21所述的方法，其特征在于，所述附接步骤还包括将保护盘片及半导体晶片之间的截留空气除去。
24.如权利要求23所述的方法，其特征在于，采用以下应用的至少其中之一来扩充所述附接步骤：
热应用；
压力应用；和
真空应用。
25.如权利要求21所述的方法，其特征在于，所述的移除步骤还包括：施加能量以移除保护碟片。
26.如权利要求25所述的方法，其特征在于，所述被施加的能量采用以下形式的至少其中之一：
机械振荡；和
声波。
27.如权利要求21所述的方法，其特征在于还包括：
对移除步骤产生的废料加以处理。
28.如权利要求21所述的方法，其特征在于还包括：
将应力从半导体晶片移除。
29.如权利要求21所述的方法，其特征在于，所述保护盘片以固体形式被附接。
30.如权利要求21所述的方法，其特征在于，所述保护盘片以液体形式被附接。
31.如权利要求30所述的方法，其特征在于，所述的附接步骤包括以下的至少其中之一：
丝网印刷；
刮片法；
瀑布法；
旋涂。
32.如权利要求21所述的方法，其特征在于，所述附接步骤进一步包括使用条带卷系统。
33.如权利要求21所述的方法，其特征在于，所述含水清洁溶液是从以下溶液中选取的：
碱性溶液；和
酸性溶液。
34.如权利要求21所述的方法，其特征在于，所述减薄步骤将半导体晶片的厚度减薄到150μm以下。
35.一种半导体晶片工艺中的方法，包括：
将保护盘片附接到半导体晶片的器件侧；
减薄附接有保护盘片的半导体晶片；
将附接有保护盘片的半导体晶片安装到划片框上；
将应力从半导体晶片上释放；和
通过施加含水清洁溶液来移除保护盘片。
CNA2004800341481A 2003-11-19 2004-11-03 在大批量制造中的背研磨期间保护薄半导体晶片 Pending CN1883033A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/716,992 2003-11-19
US10/716,992 US7186629B2 (en) 2003-11-19 2003-11-19 Protecting thin semiconductor wafers during back-grinding in high-volume production

Publications (1)

Publication Number Publication Date
CN1883033A true CN1883033A (zh) 2006-12-20

Family

ID=34633198

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800341481A Pending CN1883033A (zh) 2003-11-19 2004-11-03 在大批量制造中的背研磨期间保护薄半导体晶片

Country Status (7)

Country Link
US (1) US7186629B2 (zh)
JP (1) JP2007512706A (zh)
KR (1) KR20060096154A (zh)
CN (1) CN1883033A (zh)
GB (1) GB2424516B (zh)
TW (1) TW200524024A (zh)
WO (1) WO2005052994A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420157A (zh) * 2011-10-24 2012-04-18 华中科技大学 一种提高硅片减薄后机械强度的方法
CN102804344A (zh) * 2009-06-15 2012-11-28 Lg化学株式会社 晶片加工用基材
CN103648716A (zh) * 2011-07-11 2014-03-19 3M创新有限公司 研磨载体及其使用方法
CN104137229A (zh) * 2012-02-13 2014-11-05 信越化学工业株式会社 半导体晶片用保护薄膜及半导体芯片的制造方法
CN105081893A (zh) * 2015-05-13 2015-11-25 北京通美晶体技术有限公司 一种超薄Ge单晶衬底材料及其制备方法
CN107263218A (zh) * 2017-06-14 2017-10-20 合肥市惠科精密模具有限公司 一种amoled玻璃基板的薄化方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1569263B1 (de) * 2004-02-27 2011-11-23 OSRAM Opto Semiconductors GmbH Verfahren zum Verbinden zweier Wafer
KR20060085848A (ko) * 2005-01-25 2006-07-28 삼성전자주식회사 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법
US8124455B2 (en) * 2005-04-02 2012-02-28 Stats Chippac Ltd. Wafer strength reinforcement system for ultra thin wafer thinning
JP2007043101A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7846776B2 (en) * 2006-08-17 2010-12-07 Micron Technology, Inc. Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US7749325B2 (en) * 2007-01-22 2010-07-06 Sumitomo Electric Industries, Ltd. Method of producing gallium nitride (GaN) independent substrate, method of producing GaN crystal body, and method of producing GaN substrate
KR100948999B1 (ko) * 2008-01-08 2010-03-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
US7867876B2 (en) * 2008-12-23 2011-01-11 International Business Machines Corporation Method of thinning a semiconductor substrate
DE102010007127A1 (de) * 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung eines temporär gebondeten Produktwafers
JP5545640B2 (ja) * 2010-05-11 2014-07-09 株式会社ディスコ 研削方法
US8278189B2 (en) * 2010-09-02 2012-10-02 United Microelectronics Corp. Method for thinning wafer
JP5908696B2 (ja) * 2011-10-12 2016-04-26 株式会社ディスコ 硬質基板の研削方法
JP2013105858A (ja) * 2011-11-11 2013-05-30 Disco Abrasive Syst Ltd 支持部材、支持構造及び板状物の加工方法
KR101407708B1 (ko) * 2012-03-06 2014-06-13 도쿄 세이미츄 코퍼레이션 리미티드 연삭 장치
EP2874182A1 (fr) * 2013-11-19 2015-05-20 Gemalto SA Procédé de fabrication de dispositifs électroniques
US10991660B2 (en) * 2017-12-20 2021-04-27 Alpha Anc Omega Semiconductor (Cayman) Ltd. Semiconductor package having high mechanical strength
DE102018202254A1 (de) * 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246737A (en) 1992-02-28 1993-09-21 University Of Central Florida Method for immobilizing semiconductors and noble metals on solid surfaces
JP3521099B2 (ja) 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
DE10131487B4 (de) * 2001-06-29 2005-11-24 Infineon Technologies Ag Negativer Resistprozess mit simultaner Entwicklung und Aromatisierung von Resiststrukturen
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804344A (zh) * 2009-06-15 2012-11-28 Lg化学株式会社 晶片加工用基材
CN103648716A (zh) * 2011-07-11 2014-03-19 3M创新有限公司 研磨载体及其使用方法
CN102420157A (zh) * 2011-10-24 2012-04-18 华中科技大学 一种提高硅片减薄后机械强度的方法
CN104137229A (zh) * 2012-02-13 2014-11-05 信越化学工业株式会社 半导体晶片用保护薄膜及半导体芯片的制造方法
CN104137229B (zh) * 2012-02-13 2017-01-18 信越化学工业株式会社 半导体晶片用保护薄膜及半导体芯片的制造方法
CN105081893A (zh) * 2015-05-13 2015-11-25 北京通美晶体技术有限公司 一种超薄Ge单晶衬底材料及其制备方法
CN107263218A (zh) * 2017-06-14 2017-10-20 合肥市惠科精密模具有限公司 一种amoled玻璃基板的薄化方法

Also Published As

Publication number Publication date
TW200524024A (en) 2005-07-16
JP2007512706A (ja) 2007-05-17
GB2424516B (en) 2007-09-05
GB0609879D0 (en) 2006-06-28
WO2005052994A3 (en) 2005-12-22
US20060008650A1 (en) 2006-01-12
GB2424516A (en) 2006-09-27
WO2005052994A2 (en) 2005-06-09
US7186629B2 (en) 2007-03-06
KR20060096154A (ko) 2006-09-07

Similar Documents

Publication Publication Date Title
CN1883033A (zh) 在大批量制造中的背研磨期间保护薄半导体晶片
CN1221028C (zh) 半导体装置及其制造方法和安装方法
JP6360123B2 (ja) ワークピースの加工手順およびシステム
US7427811B2 (en) Semiconductor substrate
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
JP4847255B2 (ja) 半導体ウエーハの加工方法
US8101527B2 (en) Dicing film having shrinkage release film and method for manufacturing semiconductor package using the same
CN104867859B (zh) 包括电介质材料的半导体器件
JP2002118081A5 (zh)
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
KR20050053019A (ko) 기판의 서포트 플레이트 및 서포트 플레이트의 박리방법
JP2008159819A (ja) 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
KR20080059098A (ko) 전자 부품의 일괄 실장 방법, 및 전자 부품 내장 기판의제조 방법
JP4040819B2 (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2002237515A (ja) 薄葉化半導体基板の剥離装置および剥離法
WO2007028695A1 (en) Method for cleaning particulate foreign matter from the surfaces of semiconductor wafers
JP4863032B2 (ja) 薄板状物品の加工方法とその加工方法を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
US7498202B2 (en) Method for die attaching
KR20110055977A (ko) 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법
JP4484982B2 (ja) 粘着材の貼付方法
EP3093876B1 (en) A method of separating a carrier-workpiece bonded stack
JP2007005366A (ja) 半導体装置の製造方法
CN111668122B (zh) 半导体封装方法
CN113964090A (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication