CN1874152B

CN1874152B - 3v-5v自校正占空比时钟芯片输出电路

Info

Publication number: CN1874152B
Application number: CN2005100436454A
Authority: CN
Inventors: 徐平
Original assignee: Xiamen UX High Speed IC Co Ltd
Current assignee: Xiamen UX High Speed IC Co Ltd
Priority date: 2005-05-30
Filing date: 2005-05-30
Publication date: 2010-04-28
Anticipated expiration: 2025-05-30
Also published as: CN1874152A

Abstract

本发明提供一种自校正占空比时钟芯片输出电路，包括一个模拟前置驱动器与I/O接口，以及在前置驱动器之前的一个占空比校正单元。前置驱动器与I/O接口可在3V模式下或5V模式下工作，还可以在他们之间的任何电压下工作，依所提供的电源而定。无需生产配置或后生产配置。本发明利用一种特殊的偏置电路可减小Vcc、温度和其它工艺偏差的影响。当电路工作在3V和5V之间，占空比校正单元产生一定的占空比变化范围。

Description

3V-5V自校正占空比时钟芯片输出电路

发明领域

本发明涉及数字电路中的时钟电路，特别涉及到用于保持时钟芯片具有恒定的占空比的电路，还可以使芯片工作在3V或5V下保持其占空比恒定不变而无需预先调整电路的供电电压。

发明背景

集成电路(IC)设计趋向于减小电路的供电电压(Vcc)。功率减小的限制，已促使工业标准的供电电压由5V降到3V。

人们希望能有一种可工作在3V和5V二种供电电压的低噪声时钟芯片。时钟占空比是在1.4V下测的(对TTL输入)。对占空比性能的要求一般是：比如，大小约50％，能承受不同的工艺处理、温度和工作电压变化范围。其输出频率对(5V)可达140MHz或(3V)为122MHz。对畸变率的要求是：在1V/ns到2V/ns之间，时钟的抖动必须比较低。比如，小于250ps是可以接受的。常规的时钟驱动器不能适合上述的这些规格要求，而这些要求正是现代某些IC应用所需要的。

在I/O接口驱动器中一个大的N沟下拉晶体管就可以在5V下实现50％的占空比(1.4V处测量)。这就造成每个时钟下降边沿加快并有效地调整输出驱动器的阀值，从0.5Vdd到0.3Vdd。结果，当上面的I/O接口工作在3V时，其上升沿变得很慢而且测量点比较靠近Vcc。结果，显现出非常低的占空比。占空比确切的变化取决于输出边沿的速率。在5V时，因为下拉过程很快而产生额外的噪声。试验结果表明，工作在3V下产生占空比对现代某些IC应用是不可接受的。

有些办法，可在3V和5V工作电压下实现50％的占空比。其一，采用可编程的元件来控制一部分下拉晶体管。这使能够在所需要的工作电压下调整有效的输出阀。此法最大的缺点是在建立编程向量时要知道其工作电压，这是IC制造需要的。IC内部熔丝被编程以后，IC只能在某选定的电压下工作。这样就增加了制造的复杂性也增加了生产样品的时间。例如，制造商必须贮备3V和5V两种版本的产品来满足需要。

第二种在3V和5V两种工作电压下实现50％占空比的方法是采用一个在片(on-chip)的电压检测器来代替可编程元件。用于控制下拉晶体管输出的信号，作用和上述的方法相同。然而，第二种方法的优点是。可在一个或者另一个电压范围内工作(如3V-5V或4.5V-5.5V)。第二种方法的缺点是，有可能错误工作在3.6V-4.5V电压范围内。这种误动作直接地表现为输出抖动。此外，在有噪声条件下，很难可靠地在3.6V和4.5V之间进行检测。

第三种方法是，采用加快输出信号边沿的速率，使工作在3V和5V二种电压下能实现50％的占空比。这种方法是用减小输出阀压之间的时间差来改善占空比。第三种方法可能是不受欢迎的，因为较快的边沿率会增加在片的噪声干扰和EMI辐射。为了达到符合要求的占空比的性能所需要边沿速率比常规产品的要高三到五倍。由增加边沿速率而增加的噪声直接地增加了局部的抖动。

发明内容

本发明的目的在于提供一种占空比校正电路，它可以使芯片工作在3V或5V下保持其占空比恒定不变而无需预先调整电路的供电电压。

本发明提供一种模拟偏置前置驱动器和I/O接口，还在前置驱动器和I/O接口之前提供一个占空比校正单元。前置驱动器和I/O接口可以工作在3V模式、5V模式中的任何一种模式或者在这两者之间的任何电压下工作，仅依所用的供电电压而定，无需生产配置或者后生产配置。本发明利用一个专门的偏置电路来减小Vcc、温度和其他工艺变化的影响。当电路工作在3V到5V之间的范围内占空比校正单元产生一定的占空比范围。在前置驱动器与I/O接口之前已将占空校正了。前置驱动器与I/O接口用TTL输入则可输出一个50％的占空比，不管供电电压Vcc是几伏(3-5V之间)。

本发明的有益效果在于提供一个可工作在恒定占空比且无须重新配置的时钟芯片里占空比校正电路。时钟芯片能工作在3V和5V二者可互换的设计中无需再配置而且还可在工作电压范围内连续地进行。因此，时钟电路可减小芯片的噪声和输出端的时钟抖动，缩短设计周期，在任何条件确保低抖动和达到高的供电电源抑制比(PSRR)。

附图说明

从下述的详细说明和附图将使本发明的特点和优点更明确。

图1为同样的时钟芯片工作在3V和5V时的不同的占空比时序曲线图。

图2为本发明首选的电路10的方框图。

图3为占空比校正单元的电路图。

图4为前置驱动器和I/O接口的电路图。

具体实施方式

本发明的具体化示于图2中电路10的方框图。电路10通常由一个模拟偏置电路12、一个占空比校正单元14、一个前置驱动器与任选的I/O接口电路16组成。模拟偏置电路12具有一个输出端18，它提供偏置N信号给占空比校正单元14和前置驱动器与I/O接口的电路16。模拟偏置电路12还有一个输出端20，它提供偏置P信号给占空比校正单元14和前置驱动器与I/O接口电路16。占空比校正单元14的输入端22接受一个50％占空比的信号(在Vcc/2处测量)，输入端24接受偏置N信号而输入端26接受偏置P信号。占空比校正单元14输出端28连接到前置驱动器与I/O接口电路16的输入端。前置驱动器与I/O接口电路16也有一个输入端32接受偏置N信号而另一个输入端34则接受偏置P信号。在1.4V测量的电路，供电电压可以是，至少2.7V或是在3V-5V之间，还可以是从2.7V到大约6V的范围。

在现实的应用中，所谓“50％占空比信号”，对符合要求的占空比信号而言是指大约50％左右。然而，还可能有其他一些要求的标准；如从30％到70％，更可能是40％到60％。

占空比校正单元14能校正从输入端22接受的信号。在5V工作时，占空比校正单元14的输出端28输出一个较小的占空比信号，由非常快的下降沿引起的。通过前置驱动器与I/O接口16以后，输出信号的占空比(在1.4V处测量)会比输入端的占空比大，因为内在的占空比是在Vcc/2测量的。输出端28的占空比较小，结果输出端36的占空比可能是50％。模拟偏置电路12的输出端18和输出端20能够校正由于温度和其他工艺参量的变化对电路10工作的影响。只要能产生对工艺、温度和Vcc进行自补偿的任何一种模拟偏置电路12都可以采用。

参见图三，详尽地显示出占空比校正单元14。占空比校正单元14通常由一个晶体管38、一个晶体管40、一个晶体管42、一个晶体管44、一个晶体管46、一个晶体管48、一个电阻50和一个电阻52构成的。晶体管38、40、42形成一个输入部件45。供电电压Vcc接在晶体管38和48的源极。晶体管44和46的漏极接地。晶体管38的反相栅极接受输入端26的偏置P信号。晶体管38的漏极连接晶体管40的源极。晶体管40的反相栅极和晶体管42的栅极都接受来自输入端22的信号。晶体管40漏极和晶体管42源极连在一起，连接在输出端28。晶体管42的漏极连接到晶体管44的源极和晶体管46的源极。晶体管44的栅极接受来自输入端24的偏置N信号。晶体管48连接到电阻50的第一端。电阻50的第二端连接到晶体管46的栅极还连接电阻52的第一端。电阻52的第二端接地。晶体管46能依Vcc的数值而改变来自输入端22信号的占空比边沿的速率。晶体管44接受来自输入端24的偏置N信号而按需求来校正工艺和温度偏差的影响。电阻50和电阻52一起用来为晶体管46提供适当的输入电压(约1/3Vcc)。晶体管48作为通电开关，在电路不工作时防止漏电。晶体管48可接受一个输入控制信号，当控制输入端处于第一数字状态时占空比校正电路14就工作，当控制输入端处于第二数字状态时占空比校正电路14就不工作。在电源关断时，电路10就没有直流电流。晶体管46工作在5V的导通速率要比工作在3V时快得多。特别是，当工作在5V时，晶体管46的栅极电压(结点M5)要高很多。结果，占空比校正单元14的输出占空比时比较小的。当工作在5V时，用50％占空比输入到前置驱动器与I/O接口16将会产生一个较高的占空比(＞50％，在1.4V处测量)。

参见图四：更详细地示出前置驱动器与I/O接口电路16。前置驱动器与I/O接口电路16通常由一个晶体管62、一个晶体管64、一个晶体管66、一个晶体管68、一个晶体管70、一个晶体管72、一个晶体管74和一个晶体管76组成的。晶体管62、64和66组成一个上拉前置驱动器部分67。晶体管68、70和72组成一个下拉前置驱动器部分73。晶体管68的反相栅极接受来自输入端34的偏置P信号。晶体管66的栅极接受来自输入端32的偏置N信号。输入信号30接入到晶体管62的反相栅极、晶体管64的栅极、晶体管70的反相栅极和晶体管72的栅极。Vcc接到晶体管62的源极、晶体管68的源极和晶体管74的源极。晶体管62的漏极接到晶体管64的漏极还接到晶体管74的反相栅极。晶体管64的漏极接到晶体管66的栅极。晶体管68的漏极接到晶体管70的源极。晶体管70的漏极接到晶体管72的源极也接到晶体管76的栅极。晶体管74的漏极接到晶体管76的源极，也接在输出端36。晶体管66、晶体管72和晶体管76的源极每个都接地。输出端接电容器78。

前置驱动器与I/O接口电路16在电容器78处可以驱动30PF的负载。为适应特殊应用设计标准，电容器78也可以采用其他的电容量。前置驱动器与I/O接口电路16的运行速度可以由偏置N信号和偏置P信号来控制。这样就可以上拉和下拉前置驱动器电路的67和73部分来产生较慢的上拉和下拉信号。可防止缓冲器在输出端36产生过快的信号。用偏置N信号和偏置P信号所提供的校正的另一个优点是，在不同条件下可保持最小的噪声。

电路10可提供占空比校正，就是被任何输入供电电压下产生50％占空比输出信号(比如，最低2.7V或是2.7-6V，更适合的是约从3V到5V)无需任何生产配置(也就是生产3V和5V的二种部件)或后生产配置。电路10可扩展其工作范围甚至用更大的输入电压。在此引用的3V和5V，以及50％占空比的例子都反映出现时产品的工业标准。本发明的单个器件适合于多样性的应用从而节省了制造成本。本发明由下面的权利要求来限定。

Claims

1.一种用于保持时钟芯片具有恒定的占空比的电路，包括：

一配制成的第一电路，回应电源电压至少产生一个偏置信号；

一配制成的第二电路，其接收一个有50％占空比的输入时钟信号及所述至少一个偏置信号，所述第二电路改变回应于至少一个偏置信号的输入时钟信号的占空比产生输出时钟信号；

一第三电路，用来接收第二电路所输出的时钟信号和第一电路提供的至少一个偏置信号，第三电路降低了所述输出时钟信号的变化的灵敏度；

所述第二电路包含：

多个连接在所述电源和地之间用来接收输入时钟信号和所述至少一偏置信号的晶体管，其产生有一恒定的占空比的输出时钟信号；

一个连接到所述多个晶体管的一个调整晶体管和一个连接在第一电阻和第二电阻之间的接点的开关门，所述第二电阻连接在所述的接点和地之间，所述第一电阻连接在供给电压和所述接点之间；

其特征在于所述第二电路进一步包括一个连接在所述电源电压和所述第一电阻之间的控制晶体管，所述控制晶体管有一个控制输入端，当所述控制输入端在第一数字状态时使得所述控制晶体管工作，当所述控制输入端处于第二数字状态时，控制晶体管不工作。

2.如权利要求1所述的用于保持时钟芯片具有恒定的占空比的电路，其特征在于，所述第三电路包含一个前置驱动器。

3.如权利要求2所述的用于保持时钟芯片具有恒定的占空比的电路，其特征在于，所述第一电路产生的至少一个偏置信号提供了一个参考电压。

4.如权利要求1所述的用于保持时钟芯片具有恒定的占空比的电路，其特征在于，所述供给电压为2.7V到6V。

5.如权利要求2所述的用于保持时钟芯片具有恒定的占空比的电路，其特征在于，所述前置驱动器进一步包括一个前置驱动器输出部分用来缓冲所述恒定占空比的时钟信号输出。