CN1845450A - 用于电压控制振荡电路的外加电压控制电路 - Google Patents

用于电压控制振荡电路的外加电压控制电路 Download PDF

Info

Publication number
CN1845450A
CN1845450A CNA2006100725571A CN200610072557A CN1845450A CN 1845450 A CN1845450 A CN 1845450A CN A2006100725571 A CNA2006100725571 A CN A2006100725571A CN 200610072557 A CN200610072557 A CN 200610072557A CN 1845450 A CN1845450 A CN 1845450A
Authority
CN
China
Prior art keywords
voltage
transmission gate
voltage control
oscillating circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100725571A
Other languages
English (en)
Inventor
松本宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1845450A publication Critical patent/CN1845450A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

当电源被选通时，NPN晶体管被截止，第一传输门被导通，第二传输门被截止，并且电源电压通过第一传输门施加到电压控制振荡电路的控制输入端子。在石英谐振器的振荡被稳定之后，NPN晶体管由施加到通用端子的控制信号切换到导通状态，以使第一传输门被切换到截止状态，并且第二传输门被切换到导通状态。于是，电压控制端子的电压通过第二传输门施加到电压控制振荡电路的控制输入端子。

Description

用于电压控制振荡电路的外加电压控制电路
技术领域
本发明涉及用于电压控制振荡电路(VCO)的外加电压控制电路，并有效地应用在用于可由外部微型计算机、LSI等控制的电压控制振荡电路的外加电压控制电路。进一步，本发明还可用于，通常用于切换入和切换出电源电压被选通时的电压和电源电压被选通之后的电压的电路。
背景技术
图10示出的常规的电压控制振荡电路100包括：连接到端子n1和端子n2之间的石英谐振器X，串联地连接到端子n1和地GND之间的电容器C1和压控变容二极管(电压可变电容二极管)VC1，串联地连接到端子n2和地GND之间电容器C2和压控变容二极管VC2，串联地连接到电容器C1和压控变容二极管VC1的连接点与电容器C2和压控变容二极管VC2的连接点之间的电阻元件R1和电阻元件R2，以及连接到电阻元件R1和电阻元件R2的连接点的控制输入端子n3。控制信号的电压电平Vc施加到控制输入端子n3。进一步提供：串联地连接到端子n1和端子n2之间的电阻元件R3和电阻元件R4，其输入侧连接到端子n1且其输出侧连接到电阻元件R3和电阻元件R4的连接点的反相器In1，串联地连接到反相器In1的输出侧的反相器In2和反相器In3，以及连接到反相器In3的输出侧的输出端子n4。
当电能供应给电压控制振荡电路100时，控制信号的电压电平Vc施加到控制输入端子n3。电压电平Vc通过电阻元件R1和电阻元件R2施加到压控变容二极管VC1和压控变容二极管VC2。于是，压控变容二极管VC1和压控变容二极管VC2的电容量值响应于电压电平Vc而改变，且由石英谐振器X的特定谐振引起的的振荡频率相应地在预定范围内变化。因此，响应于控制信号的电压电平Vc的振荡频率的信号从反相器In1输出，以便经过反相器In2和In3的波形整形和放大，并在随后从输出端子n4输出到外界。
在压控振荡器电路100中，当施加到控制输入端子n3的控制信号的电压电平Vc相对小时，压控变容二极管VC1和压控变容二极管VC2的电容量值相当大。因此，启动振荡需要长时间。
与前述构造形成对照，提出了一种方法，其中启动电压被给出，在供电时的正常振荡中，启动电压能够比控制信号的电压电平更好地稳定振荡，并且在振荡稳定之后，电压切换到通过电压控制端子的正常控制(例如，见于未审日本专利申请出版物No.2002-237722(见页2-页3和图1))。
说明前述构造，用于电压控制振荡电路的外加电压控制电路70如图11所示地构造。当电源被选通时，振荡启动识别电路71输出“L”电平作为控制信号ST，直至电压控制振荡电路100的振荡被检测到。此时，传输门G3的NMOS晶体管和PMOS晶体管处于截止状态，且传输门G3也处在截止状态。由于控制信号ST处于“L”电平，所以PMOS晶体管P4被导通，且电源电压VDD施加到电压控制振荡电路100的控制输入端子n3。由于电源电压VDD充分地高于控制信号的电压电平Vc，所以启动石英谐振器X的振荡所需时间减少。随后，振荡启动识别电路71检测到电压控制振荡电路100的振荡已经稳定，并将控制信号ST反相为“H”电平。因此，PMOS晶体管P4被截止，且传输门G3现在被导通。随后，来自电压控制端子72的控制信号的电压电平Vc，通过传输门G3施加到控制输入端子n3。因此，控制操作切换到常规控制状态。
随着LSI的集成度变得更高，LSI自身的功耗和内部电源电压得到了降低，并且可预见数字终端的电源电压的电平也会降低。作为第一个问题，这会引起这样一种可能性，即可由LSI或外部微型计算机控制的通用端口的“H”电平，可能无法符合识别传输门的“H”电平的最小允许值。因此，传输门无法在振荡稳定之后被导通，这使得通过电压控制端子的控制变得不可能。
作为第二个问题，当传输门和PMOS晶体管的栅极在电源被选通且振荡稳定之后被立即切换时，由于诸如信号的反相所引起的反相器的延时之类的影响，会产生PMOS晶体管和传输门被同时导通的时段。其结果是电源电压施加到电压控制端子，这可能引起LSI或外部微型计算机的控制端口过载。
发明内容
本发明的主要目的如下。即能够基于电源启动时晶体管的放大操作，提供高于施加到通用端口的控制信号的电压电平的电源电压，该电源电压可有外部微型计算机或LSI控制，即使控制信号的电压电平不符合识别传输门的“H”电平的最小允许值。因此，减少了用于稳定电压控制振荡电路中的石英谐振器的振荡所需的时间长度，并且在振荡稳定之后，由外部控制的通用端口的极性被反转，以使电压切换到通过电压控制端子的控制，以保持持续地稳定振荡。
根据本发明的一种用于电压控制振荡电路的外加电压控制电路包括：
置于在电源端子和电压控制振荡电路的控制输入端子之间的第一传输门；
置于在电压控制端子和电压控制振荡电路的控制输入端子之间的第二传输门；和
NPN晶体管，用于切换置于在电源端子和第一传输门的连接点与接地端子之间的外加电压，并被施加到由外部控制的通用端子的控制信号所控制，其中
NPN晶体管的集电极连接到第一传输门的NMOS晶体管的栅极和第二传输门的PMOS的栅极，并进一步通过反相器连接到第一传输门的PMOS晶体管的栅极和第二传输门的NMOS晶体管的栅极，
当电源被选通时，NPN晶体管被截止，以使第一传输门被导通且第二传输门被截止，并且电源端子的电源电压通过处于导通状态的第一传输门施加到电压控制振荡电路的控制输入端子，并且
在电压控制振荡电路的振荡被稳定之后，NPN晶体管被施加到通用端子的控制信号切换到导通状态，以使第一传输门被切换到截止状态且第二传输门被切换到导通状态，并且电压控制端子的电压通过处于导通状态的第二传输门施加到电压控制振荡电路的控制输入端子。
根据前述构造，甚至在当电源被选通时施加到通用端子的控制信号的电压电平不符合用于识别传输门的“H”电平的最小允许值时，也可利用NPN晶体管的放大操作，使NPN晶体管的集电极侧的电压增至在传输门识别“H”电平的电压电平，这使得传输门被切换。于是，当电源被选通时，第一传输门被导通，使得高于控制信号的电压电平的电源电压被提供。如此以来，用于稳定电压控制振荡电路的石英谐振器的振荡所需时间长度缩短，并且在振荡被稳定之后，由外部控制的通用端子的极性被反转。因此，控制操作切换到通过电压控制端子的控制，并且可持续地获得稳定的振荡。
根据本发明的一种用于电压控制振荡电路的外加电压控制电路包括：
一端连接到电压控制振荡电路的控制输入端子的第一传输门；
置于在电源端子和第一传输门的另一端之间的PNP晶体管；
置于在电压控制端子和电压控制振荡电路的控制输入端子之间的第二传输门；
第一NPN晶体管，置于在电源端子和PNP晶体管的连接点与接地端子之间，并被施加到由外部控制的通用端子的控制信号所控制；和
基极连接到第一NPN晶体管的集电极、集电极连接到PNP晶体管的基极且发射极接地的第二NPN晶体管，其中
第二NPN晶体管的集电极连接到第一传输门的PMOS晶体管的栅极和第二传输门的NMOS晶体管的栅极，并进一步通过反相器连接到第一传输门的NMOS晶体管的栅极和第二传输门的PMOS晶体管的栅极，
当电源被选通时，第一NPN晶体管被截止，第二NPN晶体管被导通，且PNP晶体管被导通，以使第一传输门被导通且第二传输门被截止，并且电源端子的电源电压通过处于导通状态的PNP晶体管和第一传输门施加到电压控制振荡电路的控制输入端子，并且
在电压控制振荡电路的振荡被稳定之后，第一NPN晶体管被施加到通用端子的控制信号切换到导通状态，以使第一传输门被切换到截止状态且第二传输门被切换到导通状态，并且电压控制端子的电压通过处于导通状态的第二传输门施加到电压控制振荡电路的控制输入端子。
根据前述构造，甚至在当电源被选通时施加到通用端子的控制信号的电压电平不符合用于识别传输门的“H”电平的最小允许值时，也可利用第一NPN晶体管和第二NPN晶体管的放大操作，使第二NPN晶体管的集电极侧的电压增至在传输门识别“H”电平的电压电平，这使得传输门被切换。于是，当电源被选通时，第一传输门被导通，以使高于控制信号的电压电平的电源电压被供应。如此以来，用于稳定电压控制振荡电路的石英谐振器的振荡所需时间长度缩短，并且在振荡被稳定之后，由外部控制的通用端子的极性被反转。因此，控制操作切换到通过电压控制端子的控制，并且可持续地获得稳定的振荡。进一步，由于提供了第一NMOS晶体管、第二NMOS晶体管和PNP晶体管，所以对于与石英谐振器的振荡的启动时间相关的待被导通的第一传输门来说，有足够的时间量，并且高于控制信号的电压电平的电源电压被施加。因此，振荡可被更进一步地稳定。
根据本发明的一种用于电压控制振荡电路的外加电压控制电路包括：
置于在电源端子和电压控制振荡电路的控制输入端子之间的第一传输门；
置于在电压控制端子和电压控制振荡电路的控制输入端子之间的第二传输门；和
连接到由外部控制的通用端子与电压控制振荡电路的控制输入端子的连接线上的上拉电阻，其中
由外部控制的通用端子被连接到第一传输门的PMOS晶体管的栅极和第二传输门的NMOS晶体管的栅极，并进一步通过反相器连接到第一传输门的NMOS晶体管的栅极和第二传输门PMOS晶体管的栅极，
当电源被选通时，“L”电平被施加到通用端子，以使第一传输门被导通且第二传输门被截止，并且电源端子的电源电压通过处于导通状态的第一传输门施加到电压控制振荡电路的控制输入端子，并且
在电压控制振荡电路的振荡被稳定之后，施加到通用端子的控制信号被切换，以使第一传输门被切换到截止状态且第二传输门被切换到导通状态，并且电压控制端子的电压通过处于导通状态的第二传输门施加到电压控制振荡电路的控制输入端子。
根据前述构造，当第一传输门被导通的状态，被切换到第二传输门被导通的状态时，由于反相器的延时、内部布线延迟等，第一传输们和第二传输门被同时导通，并且电源电压可通过两个传输门施加到LSI或外部微型计算机的控制端口。因此，上拉电阻如所述被附加提供，使从“H”电平转换到“L”电平的时段增加至长于延时，以使传输门被同时导通的时段不致产生。如此以来，可防止LSI或外部微型计算机的控制端口被施加过载。
本发明提供的一种用于电压控制振荡电路的外加电压控制电路包括：
由外部控制并连接到电压控制振荡电路的控制输入端子的通用端子；和
包括电阻和用于充电与放电的电容器的串联电路，其置于在通用端子和电压控制振荡电路的控制输入端子的连接线与被施加电源电压的电源电压端子之间。
根据前述构造，在电源被选通之后，电容器立即开始充电，以使电压增至符合在电压控制振荡电路中的石英谐振器的振荡边缘的这样一个电平。如此以来，通过利用直至电容器放电之前一直在增长的电压，石英谐振器的振荡被确切地稳定。
根据本发明的一种用于电压控制振荡电路的外加电压控制电路包括：
由外部控制并连接到电压控制振荡电路的控制输入端子的通用端子；
包括电阻、切换器件和用于充电与放电的电容器的串联电路，其置于在通用端子和电压控制振荡电路的控制输入端子的连接线与被施加电源电压的电源电压端子之间；和
边缘检测电路，用于检测电压控制振荡电路中振荡时钟的边缘并基于所获取的检测信号控制切换器件。
根据前述构造，在电压控制振荡电路中的石英谐振器的振荡启动之后，振荡时钟的上升边缘或者下降边缘被立即检测到，并且切换单元响应于电容器放电的开始被截止。如此以来，控制操作切换到通过电压控制端子的控制。
前述用于电压控制振荡电路的外加电压控制电路，以使各个晶体管的导电类型被反转、并且用于控制操作的电压的逻辑被反相的方式配置。
根据本发明的一种用于电压控制振荡电路的外加电压控制电路，是用于控制电压控制振荡电路的振荡的启动的外加电压控制电路，包括：
从外部被施加电压的电压控制端子；
电源电压端子，其在电压控制振荡电路启动之后的特定时段内，被供应有用于控制电压控制振荡电路的电源电压；
第一传输门，用于传输通过电源电压端子供应的电源电压到电压控制振荡电路，以控制电压控制振荡电路；和
第二传输门，用于传输从电压控制端子施加的电压到电压控制振荡电路，以控制电压控制振荡电路，其中
第一传输门在电压控制振荡电路启动之后的特定时段内，被通过电源电压端子供应的电源电压导通，以使通过电源电压端子供应的电源电压传输到电压控制振荡电路，以控制电压控制振荡电路，并且
第二传输门在电压控制振荡电路启动之后的特定时段内，被通过电源电压端子供应的电源电压导通，以使从电压控制端子供应的电压传输到电压控制振荡电路，以控制电压控制振荡电路。
在前述构造中，从电源电压端子供应的电源电压高于从电压控制端子供应的电压。
根据本发明的用于电压控制振荡电路的外加电压控制电路，进一步包括通用端子，该通用端子被输入有表示在电压控制振荡电路启动之后已经度过特定时段的信号，其中
第一传输门和第二传输门根据从通用端子输入的信号被控制。
附图说明
通过以下对本发明优选实施例的描述，本发明的这些和其它目的与有益效果将变得清楚。通过实施本发明，本说明书中未叙及的的许多益处将引起本领域技术人员的注意。
图1是示出根据本发明第一优选实施例的用于电压控制振荡电路的外加电压控制电路和电压控制振荡电路的结构的电路图。
图2是示出根据本发明第二优选实施例的用于电压控制振荡电路的外加电压控制电路和电压控制振荡电路的结构的电路图。
图3是根据本发明第二优选实施例的用于电压控制振荡电路的外加电压控制电路的操作的时序图。
图4是示出根据本发明第三优选实施例的用于电压控制振荡电路的外加电压控制电路和电压控制振荡电路的结构的电路图。
图5是根据本发明第三优选实施例的用于电压控制振荡电路的外加电压控制电路的操作的时序图。
图6是示出根据本发明第四优选实施例的用于电压控制振荡电路的外加电压控制电路和电压控制振荡电路的结构的电路图。
图7是根据本发明第四优选实施例的用于电压控制振荡电路的外加电压控制电路的操作的时序图。
图8是示出根据本发明第五优选实施例的用于电压控制振荡电路的外加电压控制电路和电压控制振荡电路的结构的电路图。
图9是根据本发明第五优选实施例的用于电压控制振荡电路的外加电压控制电路的操作的时序图。
图10是示出根据常规技术的电压控制振荡电路的结构的电路图。
图11是示出根据修改的常规技术的用于电压控制振荡电路的外加电压控制电路和电压控制振荡电路的结构的电路图。
具体实施方式
以下，参照附图说明本发明的优选实施例。
第一优选实施例
图1是示出根据本发明第一优选实施例的用于电压控制振荡电路的外加电压控制电路10和电压控制振荡电路100的结构的电路图。
下文中不再描述以类似于图10中所示常规技术的方式配置的电压控制振荡电路100。
外加电压控制电路10包括，作为主要部件的第一传输门G1、第二传输门G2和用于切换所施加的电压的NPN晶体管QN1。第一传输门G1确定与电压控制振荡电路100的控制输入端子n3相关的电源电压VDD的施加/断开。第二传输门G2确定与电压控制振荡电路100的控制输入端子n3相关的来自电压控制端子11的控制信号的电压电平Vc的施加/断开。通过控制与通用端子12相关的外加电压，NPN晶体管QN1相反地切换入/切换出第一传输门G1的导通/截止和第二传输门G2的导通/截止。电源电压VDD保持在足以使电压控制振荡电路100的石英谐振器X的振荡顺利地稳定的电压电平。
第一传输门G1置于，被施加电源电压VDD的电源电压端子13与电压控制振荡电路100的控制输入端子n3的连接线上。第二传输门G2置于电压控制端子11和控制输入端子n3的连接线上。
NPN晶体管QN1的集电极通过电阻R6连接到被施加电源电压VDD的端子13，NPN晶体管QN1的发射极接地，且NPN晶体管QN1的基极通过电阻R5连接到通用端子12。NPN晶体管QN1的集电极，连接到第一传输门G1的NMOS晶体管N1的栅极和第二传输门G2的PMOS晶体管P2的栅极。NPN晶体管QN1的集电极，进一步通过反相器连接到第一传输门G1的PMOS晶体管P1的栅极和第二传输门G2的NMOS晶体管N2的栅极。
接下来，说明外加电压控制电路10的操作。
在启动电源之后，根据来自外部微型计算机或LSI的通用端口的控制信号，处于“L”电平的电压施加到通用端子12。因此，NPN晶体管QN1保持截止，NPN晶体管QN1的集电极由于电源电压VDD而处于“H”电平，并且反相器In4的输出电平处于“L”电平。相应地，由于“H”电平施加到NMOS晶体管N1的栅极，NMOS晶体管N1被导通，并且，由于“L”电平施加到PMOS晶体管P1的栅极，PMOS晶体管P1也被导通。因此，第一传输门G1处于导通状态。由于“L”电平施加到NMOS晶体管N2的栅极，NMOS晶体管N2被截止，并且，由于“H”电平施加到PMOS晶体管P2的栅极，PMOS晶体管P2也被截止。因此，第二传输门G2保持截止。故而，电源电压VDD通过第一传输门G1，施加到电压控制振荡电路100的控制输入端子n3。电源电压VDD充分地高于施加到电压控制端子11的控制信号的电压电平Vc。充分地高的电源电压VDD，施加到电压控制振荡电路100的压控变容二极管VC1和压控变容二极管VC2。因此，用于启动振荡的时间长度，在电源被选通之后能够立刻地缩短，并且石英谐振器能够稳定地振荡。
当电源被选通以便启动振荡且振荡被稳定时，外部微型计算机或LSI对通用控制端口的极性进行反转，以便通用端子12的状态从“L”电平切换到“H”电平。此时，“H”电平可以是用于导通NPN晶体管QN1的、至少为0.6(V)最小电压的任意电压。NPN晶体管QN1被导通，且其集电极处于“L”电平。因此，第一传输门G1被截止，且第二传输门G2导通。从而，控制操作切换到通过电压控制端子11的常规控制。
当从微型计算机或LSI的通用端口输出的控制信号的电压电平“H”是用于导通NPN晶体管QN1、至少为0.6(V)最小电压时，具有更高电压电平的电源电压VDD可在石英谐振器X的振荡稳定之后，通过NPN晶体管QN1的操作施加到第一传输门G1的栅极和第二传输门G2的栅极。其结果是第一传输门G1和第二传输门G2的操作被转换。因此，来自通用端口的控制信号是有效的，即便其电压电平低至小于用于识别在第一传输门G1和第二传输门G2中的“H”电压电平的最小允许值。
由于来自通用端口的控制信号的电压电平可能不符合用于在第一传输门G1和第二传输门G2中识别“H”电压电平的最小允许值，导致来自通用端口的控制信号的电压不足，因此，如果由来自外部微型计算机或LSI的控制信号直接控制，对第一传输门G1和第二传输门G2的导通/截止的稳定控制变得困难。故此，来自外部微型计算机或LSI的通用控制端口的控制信号的电压电平被NPN晶体管QN1反相。这样，最小允许值符合在第一传输门G1和第二传输门中识别“H”电压电平。
第二优选实施例
较之第一优选实施例，本发明的第二优选实施例实现了达到更高速度的操作。
图2是示出根据本发明第二优选实施例的用于电压控制振荡电路的外加电压控制电路20和电压控制振荡电路100的结构的电路图。
在本实施例中，省略了根据第一优选实施例的反相器In4，并另外提供了NPN晶体管QN2、PNP晶体管QP1和反相器In5。
NPN晶体管QN2的基极通过电阻R7连接到NPN晶体管QN1的集电极，NPN晶体管QN2的发射极接地，并且NPN晶体管QN2的集电极通过电阻R8连接到PNP晶体管QP1的基极。PNP晶体管QP1的发射极连接到被施加电源电压VDD的电源电压端子13，且PNP晶体管QP1的集电极通过电阻R9连接到第一传输门G1的源极。NPN晶体管QN2的集电极连接到第一传输门G1的PMOS晶体管P1的栅极和第二传输门G2的NMOS晶体管N2的栅极。NPN晶体管QN2的集电极，进一步通过反相器In5连接到第一传输门G1的NMOS晶体管N1的栅极和第二传输门G2的PMOS晶体管P2的栅极。其余的结构与第一优选实施例中的类似，下文不再说明。
接下来，说明外加电压控制电路20的操作。
在启动电源之后，根据来自外部微型计算机或LSI的通用控制端口的控制信号，电平“L”的电压施加到通用端子12。因此，NPN晶体管QN1保持截止。NPN晶体管QN1的集电极由于电源电压VDD而处于“H”电平，且“H”电平被施加到NPN晶体管QN2的基极。随后，NPN晶体管QN2被导通，且NPN晶体管QN2的集电极处于“L”电平。其结果是，PNP晶体管QP1被导通，且电源电压VDD施加到第一传输门G1的源极。进一步，NPN晶体管QN2的集电极处于“L”电平，且第一传输门被G1导通，而第二传输门G2保持截止。
因此，电源电压VDD通过PNP晶体管QP1和第一传输门G1施加到电压控制振荡电路100的控制输入端子n3。电源电压VDD充分地高于施加到电压控制端子11的控制信号的电压电平Vc。充分地高的电源电压VDD施加到电压控制振荡电路100的压控变容二极管VC1和压控变容二极管VC2。
如图3所示，在根据第一优选实施例的外加电压控制电路10中，第一传输门G1被导通的时间点T2和石英谐振器X的振荡启动的时间点T3之间的时间长度非常短，无法提供足够的时间量。
与此形成对照，在根据第二优选实施例的外加电压控制电路20中，由于提供第二NPN晶体管QN2、PNP晶体管QP1和反相器In5的缘故，第一传输门G1被导通的时间点T1，充分地早于根据第一优选实施例的时间点T2。因此，在石英谐振器X的振荡启动的时间点T3之前有足够的时间量。
因此，电源电压被选通，且振荡稳定，并且外部微型计算机或LSI在随后被激活。于是，外部微型计算机或LSI对通用控制端口的极性进行反转，通用端子12的状态从“L”电平切换到“H”电平。此时的“H”电平可以是用于导通NPN晶体管QN1、至少为0.6(V)最小电压的任意电压值。NPN晶体管QN1被导通，且NPN晶体管QN1的集电极处于“L”电平。因此，第一传输门G1被截止，且第二传输门G2被导通。这样一来，控制操作可以切换到来自电压控制端子11的控制信号的电压电平Vc能够被选择的常规控制状态。
故而，可以实现在电源启动的初始阶段，以较之根据第一优选实施例的外加电压控制电路10更高的速度转换到常规控制状态。因此，可缩短启动来自外部的微型计算机或LSI的控制的之前的时间长度。
第三优选实施例
图4是示出根据本发明第三优选实施例的用于电压控制振荡电路的外加电压控制电路30和电压控制振荡电路100的结构的电路图。
第一传输门G1置于电压控制振荡电路100的控制输入端子n3和被提供电源电压VDD的电源电压端子13之间。第二传输门G2置于控制输入端子n3和被施加控制信号的电压电平Vc的电压控制端子11之间。用于外部控制的通用端子12连接到第一传输门G1的PMOS晶体管P1的栅极和第二传输门G2的NMOS晶体管N2的栅极。通用端子12进一步通过反相器In6连接到第一传输门G1的NMOS晶体管N1的栅极和第二传输门G2的PMOS晶体管P2的栅极。
进一步，上拉电阻R10连接到，连接到通用端子12的传输门的切换线。在通用端子12的电压电平Vp从“H”电压电平切换到“L”电平的过程中，上拉电阻R10作为集成电路发挥作用以缓和信号波形的变化。
接下来，说明包括上拉电阻R10在内的外加电压控制电路30的操作。
假设当电源电压被选通时，通用端子12的电压电平Vp处于“L”电平。此时，在第一传输门G1，PMOS晶体管P1处于导通状态，并且NMOS晶体管N1也处于导通状态。由于这些原因，第一传输门G1处于导通状态。在第二传输门G2，NMOS晶体管N2处于截止状态，并且PMOS晶体管P2也处于截止状态。由于这些原因，第二传输门G2处于截止状态。因此，电源电压VDD通过第一传输门G1施加到电压控制振荡电路100的控制输入端子n3。电源电压VDD充分地高于施加到电压控制端子11的控制信号的电压电平Vc。充分地高的电源电压VDD被施加到电压控制振荡电路100的压控变容二极管VC1和压控变容二极管VC2。因此，在电源选通启动之后，用于启动振荡所需的时间长度被立即缩短，且石英谐振器X能够稳定地振荡。
参照图5说明由上拉电阻R10获得的效果。图5A和图5B示出了未连接上拉电阻R10时的操作。图5C和图5D示出了根据其中连接上拉电阻R10的第三优选实施例的操作。
在图5A和图5B所示未连接上拉电阻R10的操作的情况下，用于外部控制的通用端子12的电压在时间点T4之前处于“L”电平，并且第一传输门G1处于导通状态，而第二传输门G2处于截止状态。此时，来自电源电压端子13的电源电压VDD施加到电压控制振荡电路100的控制输入端子n3。
电压控制振荡电路100的石英谐振器X稳定地振荡，且通用端子12的电压在时间点T4从“L”电平转换到“H”电平。在时间点T4，第一传输门G1的NMOS晶体管N1被截止，而第二传输门G2的PMOS晶体管P2被导通。
在延迟时间τ1过后的时间点T5，第一传输门G1的PMOS晶体管P1被截止，而第二传输门G2的NMOS晶体管N2被导通。
注意在从时间点T4到时间点T5的这一时段内第一传输门G1的状态和第二传输门G2的状态，由于延迟时间τ1的缘故，第二传输门G2的PMOS晶体管P2切换到导通状态，而第一传输门G1的PMOS晶体管P1保持导通。因此，第一传输门G1和第二传输门G2同时处于导通状态。作为由此而产生的不利，来自电源电压端子13的电源电压VDD，可通过处于导通状态的第一传输门G1和第二传输门G2施加到电压控制端子11，并且外部微型计算机或LSI的控制端口可能会经历过载。
与此形成对照，根据提供有上拉电阻R10的第三优选实施例的操作在图5C和图5D中示出。
电压控制振荡电路100的石英谐振器X稳定地振荡，且在时间点T4通用端子12的电压从“L”电平转换为“H”电平。此时，由于上拉电阻R10起到了缓和电压变化的作用，故而第一传输门G1的NMOS晶体管N1的栅极电压和第二传输门G2的PMOS晶体管P2的栅极电压，非常缓慢地从“H”电平转换到“L”电平。因此，在时间点T4，NMOS晶体管N1仍保持导通，而PMOS晶体管P2仍保持截止。PMOS晶体管P2保持截止极为重要。正如从下文中可清楚地获知的，NMOS晶体管N1的持续导通状态没有产生影响。如所述，第一传输门G1被持续地导通，而第二传输门G2被持续地截止。
在延迟时间τ1过去后的时间点T5之后的预定时间长度进一步过去后的时间点T6，第一传输门G1的NMOS晶体管N1被截止，且第二传输门G2的PMOS晶体管P2被导通。
因此，在切换外加电压的转换状态下，可避免第一传输门G1和第二传输门G2同时被导通的状态。上拉电阻R10的阻抗值被设置为具有对避免同时导通来说最佳的时间常数。
根据第三优选实施例，可避免第一传输门G1和第二传输门G2同时被导通的时段，并可避免能够施加到外部微型计算机或LSI的控制端口的任意过载。
第四优选实施例
图6是示出根据本发明第四优选实施例的用于电压控制振荡电路的外加电压控制电路40和电压控制振荡电路100的结构的电路图。
在本优选实施例中，串联地连接到被提供有电源电压VDD的电源电压端子13的电阻R11和电容器C3，被连接到电压控制端子11和电压控制振荡电路100的控制输入端子n3的连接线。
图7是根据第四优选实施例的操作的时序图。当电源被选通时，电容器C3被施加到电压控制端子11的控制信号的电压电平Vc充电。当电容器C3的电压增至电源电压VDD时，电容器C3被充分地充电，并在同时开始放电。电压控制振荡电路100和放电一道地开始振荡。电容器C3的电容量值选择性地设置为使石英谐振器X的振荡在τ2时段内开始，高于符合振荡边界的电压Vx的电压可在τ2时段内被提供。
第五优选实施例
图8是示出根据本发明第五优选实施例的用于电压控制振荡电路的外加电压控制电路50和电压控制振荡电路100的结构的电路图。
根据第五优选实施例的外加电压控制电路50的特征在于，PMOS晶体管P3置于电阻R11和图6所示外加电压控制电路40中的电源电压端子13之间。进一步，PMOS晶体管P3的栅极由边缘检测电路60输出的边缘检测信号Se控制，边缘检测电路60连接到电压控制振荡电路100中反相器In2和反相器In3的连接线。边缘检测电路60在石英谐振器X振荡之后的时钟波形中检测上升波形或下降波形。边缘检测电路60在检测之前输出“L”电平，而在检测之后输出作为边缘检测信号Se的“H”电平。
接下来，说明外加电压控制电路50的操作。
在从电源被选通之后立即，直到石英谐振器X振荡之后电压控制振荡电路100中的时钟波形中的下降波形或上升波形被检测出，边缘检测电路60检测作为边缘检测信号Se的“L”电平。换言之，PMOS晶体管P3被导通。因此，如图9所示，在电容器C3被充电之后，施加到电压控制端子11的控制信号的电压电平Vc增至电源电压VDD。即使控制信号的电压电平Vc未达到电源电压VDD，石英谐振器X的振荡也可以开始。于是，当边缘检测电路60检测到时钟波形中的上升波形或下降波形时，从边缘检测电路60输出的边缘检测信号Se从“L”电平转换到“H”电平，并且PMOS晶体管P3因此被截止。因此，电容器C3开始放电，且控制信号的电压电平Vc逐渐地降低。由于PMOS晶体管P3被截止，所以外加电压控制电路50的控制操作不受电压控制端子11的影响。
根据第五优选实施例，在石英谐振器X的振荡稳定之后，控制操作立即切换到通过电压控制端子11的控制。因此，相比根据第四优选实施例的外加电压控制电路40，能够减少启动振荡所需的时间长度。电容器的电容量值以这样的方式选择，即，使得当控制信号的电压电平Vc达到符合振荡边缘的电压电平Vx的时间点T6，早于在石英谐振器X的振荡开始之后时钟的下降波形或上升波形被检测出的时间点T7。这有赖于基于电容器的电容量值差的电压增长的变速率。时间点T7处的控制信号的电压电平Vc，是至少等于电压电平Vx的电压值。
尽管已经说明了在当前被认为是优选的本发明的实施例，但是应理解，在其中可以做出各种修改，并且在权利要求中力图覆盖落入本发明根本精神和范围之内的的所有修改。

Claims (11)

1、一种用于电压控制振荡电路的外加电压控制电路，包括：
置于在电源端子和电压控制振荡电路的控制输入端子之间的第一传输门；
置于在电压控制端子和电压控制振荡电路的控制输入端子之间的第二传输门；和
NPN晶体管，用于切换置于在电源端子和第一传输门的连接点与接地端子之间的外加电压，并被施加到由外部控制的通用端子的控制信号所控制，其中
NPN晶体管的集电极连接到第一传输门的NMOS晶体管的栅极和第二传输门的PMOS的栅极，并进一步通过反相器连接到第一传输门的PMOS晶体管的栅极和第二传输门的NMOS晶体管的栅极，
当电源被选通时，NPN晶体管被截止，以使第一传输门被导通且第二传输门被截止，并且电源端子的电源电压通过处于导通状态的第一传输门施加到电压控制振荡电路的控制输入端子，并且
在电压控制振荡电路的振荡被稳定之后，NPN晶体管被施加到通用端子的控制信号切换到导通状态，以使第一传输门被切换到截止状态且第二传输门被切换到导通状态，并且电压控制端子的电压通过处于导通状态的第二传输门施加到电压控制振荡电路的控制输入端子。
2、一种用于电压控制振荡电路的外加电压控制电路，包括：
一端连接到电压控制振荡电路的控制输入端子的第一传输门；
置于在电源端子和第一传输门的另一端之间的PNP晶体管；
置于在电压控制端子和电压控制振荡电路的控制输入端子之间的第二传输门；
第一NPN晶体管，置于在电源端子和PNP晶体管的连接点与接地端子之间，并被施加到由外部控制的通用端子的控制信号所控制；和
基极连接到第一NPN晶体管的集电极、集电极连接到PNP晶体管的基极且发射极接地的第二NPN晶体管，其中
第二NPN晶体管的集电极连接到第一传输门的PMOS晶体管的栅极和第二传输门的NMOS晶体管的栅极，并进一步通过反相器连接到第一传输门的NMOS晶体管的栅极和第二传输门的PMOS晶体管的栅极，
当电源被选通时，第一NPN晶体管被截止，第二NPN晶体管被导通，且PNP晶体管被导通，以使第一传输门被导通且第二传输门被截止，并且电源端子的电源电压通过处于导通状态的PNP晶体管和第一传输门施加到电压控制振荡电路的控制输入端子，并且
在电压控制振荡电路的振荡被稳定之后，第一NPN晶体管被施加到通用端子的控制信号切换到导通状态，以使第一传输门被切换到截止状态且第二传输门被切换到导通状态，并且电压控制端子的电压通过处于导通状态的第二传输门施加到电压控制振荡电路的控制输入端子。
3、一种用于电压控制振荡电路的外加电压控制电路，包括：
置于在电源端子和电压控制振荡电路的控制输入端子之间的第一传输门；
置于在电压控制端子和电压控制振荡电路的控制输入端子之间的第二传输门；和
连接到由外部控制的通用端子与电压控制振荡电路的控制输入端子的连接线上的上拉电阻，其中
由外部控制的通用端子被连接到第一传输门的PMOS晶体管的栅极和第二传输门的NMOS晶体管的栅极，并进一步通过反相器连接到第一传输门的NMOS晶体管的栅极和第二传输门PMOS晶体管的栅极，
当电源被选通时，“L”电平被施加到通用端子，以使第一传输门被导通且第二传输门被截止，并且电源端子的电源电压通过处于导通状态的第一传输门施加到电压控制振荡电路的控制输入端子，并且
在电压控制振荡电路的振荡被稳定之后，施加到通用端子的控制信号被切换，以使第一传输门被切换到截止状态且第二传输门被切换到导通状态，并且电压控制端子的电压通过处于导通状态的第二传输门施加到电压控制振荡电路的控制输入端子。
4、一种用于电压控制振荡电路的外加电压控制电路，包括：
由外部控制并连接到电压控制振荡电路的控制输入端子的通用端子；和
包括电阻和用于充电与放电的电容器的串联电路，其置于在通用端子和电压控制振荡电路的控制输入端子的连接线与被施加电源电压的电源电压端子之间。
5、一种用于电压控制振荡电路的外加电压控制电路，包括：
由外部控制并连接到电压控制振荡电路的控制输入端子的通用端子；
包括电阻、切换器件和用于充电与放电的电容器的串联电路，其置于在通用端子和电压控制振荡电路的控制输入端子的连接线与被施加电源电压的电源电压端子之间；和
边缘检测电路，其检测电压控制振荡电路中振荡时钟的边缘，以基于所获取的检测信号控制切换器件。
6、根据权利要求1所述的用于电压控制振荡电路的外加电压控制电路，其中
各个晶体管的导电类型被反转，并且用于控制操作的电压的逻辑被反相。
7、根据权利要求2所述的用于电压控制振荡电路的外加电压控制电路，其中
各个晶体管的导电类型被反转，并且用于控制操作的电压的逻辑被反相。
8、根据权利要求3所述的用于电压控制振荡电路的外加电压控制电路，其中
各个晶体管的导电类型被反转，并且用于控制操作的电压的逻辑被反相。
9、一种用于电压控制振荡电路的外加电压控制电路，其用于控制电压控制振荡电路的振荡的启动，包括：
从外部被施加电压的电压控制端子；
电源电压端子，其在电压控制振荡电路启动之后的特定时段内，被供应有用于控制电压控制振荡电路的电源电压；
第一传输门，用于传输通过电源电压端子供应的电源电压到电压控制振荡电路，以控制电压控制振荡电路；和
第二传输门，用于传输从电压控制端子施加的电压到电压控制振荡电路，以控制电压控制振荡电路，其中
第一传输门在电压控制振荡电路启动之后的特定时段内，被通过电源电压端子供应的电源电压导通，以使通过电源电压端子供应的电源电压传输到电压控制振荡电路，以控制电压控制振荡电路，并且
第二传输门在电压控制振荡电路启动之后的特定时段内，被通过电源电压端子供应的电源电压导通，以使从电压控制端子供应的电压传输到电压控制振荡电路，以控制电压控制振荡电路。
10、根据权利要求9所述用于电压控制振荡电路的外加电压控制电路，其中
从电源电压端子供应的电源电压高于从电压控制端子施加的电压。
11、根据权利要求10所述用于电压控制振荡电路的外加电压控制电路，进一步包括通用端子，该通用端子被输入有表示在电压控制振荡电路启动之后已经度过特定时段的信号，其中
第一传输门和第二传输门根据从通用端子输入的所述信号被控制。
CNA2006100725571A 2005-04-07 2006-04-07 用于电压控制振荡电路的外加电压控制电路 Pending CN1845450A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005110577 2005-04-07
JP2005110577A JP2006295362A (ja) 2005-04-07 2005-04-07 電圧制御発振回路用の印加電圧制御回路

Publications (1)

Publication Number Publication Date
CN1845450A true CN1845450A (zh) 2006-10-11

Family

ID=37064370

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100725571A Pending CN1845450A (zh) 2005-04-07 2006-04-07 用于电压控制振荡电路的外加电压控制电路

Country Status (3)

Country Link
US (1) US7369006B2 (zh)
JP (1) JP2006295362A (zh)
CN (1) CN1845450A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103259491A (zh) * 2012-02-21 2013-08-21 创意电子股份有限公司 起振电路
CN109239568A (zh) * 2018-10-19 2019-01-18 北京无线电计量测试研究所 一种用于石英谐振器的测试电路及测试装置
CN110289815A (zh) * 2019-06-24 2019-09-27 北京无线电计量测试研究所 一种晶体振荡器及晶体振荡器组

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013150033A (ja) * 2012-01-17 2013-08-01 Seiko Npc Corp 電圧制御型発振器
EP3965290A1 (en) * 2020-09-07 2022-03-09 The Swatch Group Research and Development Ltd Crystal oscillator and startup method for a crystal oscillator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956618A (en) * 1989-04-07 1990-09-11 Vlsi Technology, Inc. Start-up circuit for low power MOS crystal oscillator
US6161915A (en) * 1998-06-19 2000-12-19 Lexmark International, Inc Identification of thermal inkjet printer cartridges
JP2002237722A (ja) 2001-02-07 2002-08-23 Kawasaki Microelectronics Kk 電圧制御発振回路
JP2002344242A (ja) * 2001-05-18 2002-11-29 Nippon Precision Circuits Inc 電圧制御発振器
JP2003133950A (ja) * 2001-10-24 2003-05-09 Nippon Dempa Kogyo Co Ltd 入力切替電圧制御発振器及びｐｌｌ制御発振器
US7077506B2 (en) * 2002-08-01 2006-07-18 Benq Corporation Identifiable inkjet cartridge and method of preventing misplacing inkjet cartridge in an inkjet apparatus
US7009460B2 (en) * 2004-07-21 2006-03-07 Sony Ericsson Mobile Communications Ab Method and apparatus for reducing the start time of a VCXO

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103259491A (zh) * 2012-02-21 2013-08-21 创意电子股份有限公司 起振电路
CN109239568A (zh) * 2018-10-19 2019-01-18 北京无线电计量测试研究所 一种用于石英谐振器的测试电路及测试装置
CN110289815A (zh) * 2019-06-24 2019-09-27 北京无线电计量测试研究所 一种晶体振荡器及晶体振荡器组
CN110289815B (zh) * 2019-06-24 2023-05-16 北京无线电计量测试研究所 一种晶体振荡器及晶体振荡器组

Also Published As

Publication number Publication date
JP2006295362A (ja) 2006-10-26
US20060226919A1 (en) 2006-10-12
US7369006B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
CN1761149A (zh) 振荡器起动控制电路
CN1930768A (zh) 电源设备
CN1278481C (zh) 开关电源单元及使用该开关电源单元的电子装置
CN1357964A (zh) Dc－dc变换器
CN1275727A (zh) 可稳定供给不超过额定电压的电源电压的电压发生电路
CN1845450A (zh) 用于电压控制振荡电路的外加电压控制电路
CN1845412A (zh) 过功率保护装置
CN1232026C (zh) 电机驱动装置及电机驱动方法
CN1780127A (zh) 开关电源器件
CN1212705C (zh) 半导体器件
CN1237718C (zh) 振荡器电路及其控制方法和配备有该电路的器件和存储器件
CN1305218C (zh) 半导体装置
CN1210867C (zh) 用于产生周期信号的电路
CN1327289A (zh) 供电设备和方法
CN1306702C (zh) 驱动电路和半导体器件
CN1156083C (zh) 电荷激励电路及锁相环路频率合成器
CN1126243C (zh) 压控振荡器
CN1246951C (zh) Dc/dc转换器控制电路和dc/dc转换器系统
CN1183863A (zh) 电源装置
CN1799182A (zh) 电源驱动装置
CN1471229A (zh) 振荡电路、电子设备、时钟
CN1578142A (zh) 场效应晶体管的驱动电路
CN1701511A (zh) 半导体装置
CN101031855A (zh) 定电压发生电路
CN1574640A (zh) 用于压控振荡器的可消除时钟穿通效应的切换式电容电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication