CN1845057A

CN1845057A - 一种基于边界扫描的闪存加载方法及系统

Info

Publication number: CN1845057A
Application number: CN 200510105907
Authority: CN
Inventors: 张玉
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2005-09-30
Filing date: 2005-09-30
Publication date: 2006-10-11
Anticipated expiration: 2025-09-30
Also published as: CN100357874C

Abstract

本发明公开了边界扫描桥接器、加载系统和加载方法，用以解决目前加载速度与加载所占资源和加载稳定性无法兼得的问题。本发明的加载系统，包括：边界扫描总线；边界扫描测试总线控制器，其与所述边界扫描总线相连；待加载的闪存；边界扫描桥接器，其通过内置的IO接口与待加载的闪存相连，并与所述JTAG总线相连。

Description

一种基于边界扫描的闪存加载方法及系统

技术领域

本发明涉及边界扫描领域，特别是涉及一种基于边界扫描的闪存加载方法、边界扫描桥接器和基于边界扫描的闪存加载系统。

背景技术

目前，基于边界扫描(JTAG)的闪存加载系统主要有两种。

现有技术一：常规方法。

参见图1所示，将单板上的闪存的数据线、地址线、控制线(读/写/使能等)和状态线(就绪/忙等)直接连接到本单板的CPU或逻辑器件上，再通过TAP接口将CPU或逻辑器件连接到JTAG Bridge，所述JTAG Bridge通过JTAG总线(满足IEEE1149.1技术规范的总线)与JTAG TBC连接。

本加载方式所述闪存的加载并不依赖于本单板的CPU或逻辑器件所运行的软件，而是JTAG TBC通过JTAG总线和JTAG Bridge间接控制CPU或逻辑器件的相应管脚。

基于本系统，对闪存加载数据时，需进行下述流程：

-首先JTAG TBC通过JTAG总线和JTAG Bridge，控制CPU或逻辑器件的管脚，通知其准备加载地址和数据。

-JTAG TBC通过JTAG总线和JTAG Bridge，控制CPU或逻辑器件向闪存输出控制信号(读/写/使能等)。

-按照待加载地址对应将待加载数据加载到待加载闪存中。在加载过程中，为了查询闪存的当前状态，JTAG TBC通过JTAG总线和JTAG Bridge，控制CPU或逻辑器件来读取闪存输出的状态信号(就绪/忙等)。

本加载方式由于CPU或逻辑器件的JTAG扫描链很长，所以每次通过CPU或逻辑器件传输数据的效率很低，从而导致加载速度很慢。

现有技术二：在现有技术一的基础上增加Direct信号线的方法。

参见图2所示，只将闪存的数据线和地址线连接到单板的CPU或逻辑器件上，再通过TAP接口将CPU或逻辑器件连接到JTAG Bridge，所述JTAGBridge通过JTAG总线(满足IEEE1149.1技术规范的总线)与JTAG TBC连接。

将闪存的控制线(读/写/使能等)和状态线(就绪/忙等)直接连接到JTAGBridge的IO接口上，所述JTAG Bridge再通过Direct信号线(用于驱动闪存的控制信号和状态信号)连接到JTAG TBC。

基于本系统，对闪存加载数据时，需进行下述流程：

-JTAG TBC通过JTAG总线和JTAG Bridge，控制CPU或逻辑器件的管脚，通知其准备加载地址和数据。

-JTAG TBC通过Direct信号线发出控制信号(所述控制信号为Direct信号)，该信号穿透所述JTAG Bridge直接驱动闪存。

-按照待加载地址对应将待加载数据加载到待加载闪存中。在加载过程中，为了查询闪存的当前状态，JTAG TBC通过Direct信号线发出状态读取信号(所述状态读取信号为Direct信号)，该信号穿透JTAG Bridge直接读取闪存输出的状态信号(就绪/忙等)。

由于本加载方式减少了通过CPU或逻辑器件传输数据的次数(即避免了所述控制信号和状态信号的传输)，所以传输效率较高，加载速度较快。但本加载方式在JTAG TBC和JTAG Bridge之间增加了Direct信号线，显然需要在JTAG TBC和JTAG Bridge之间定义满足接口要求的Direct信号，这样占用了JTAG TBC和JTAG Bridge之间的接口资源和管脚资源。而且Direct信号为边沿有效，所以引入了串扰、回勾等问题，降低了加载的稳定性和抗干扰性。

综上所述，在现有技术中加载速度与加载所占资源和加载稳定性无法兼得。

发明内容

本发明提供了边界扫描桥接器、加载系统和加载方法，用以解决目前加载速度与加载所占资源和加载稳定性无法兼得的问题。

本发明的桥接器包括：

边界扫描JTAG总线接口，用于连接JTAG总线；

至少一IO接口，用于与外部闪存交互数据；

控制信号生成模块，用于通过所述JTAG总线接口接收指令，并相应生成控制信号后，通过所述IO接口输出。

所述桥接器还包括：状态信号读取模块，用于通过所述JTAG总线接口接收指令，并通过所述IO接口相应读取外部闪存的状态信号；以及将读取的信号上报。TAP接口，其与所述JTAG总线接口相连，用于与CPU或外部逻辑器件交互。

本发明的闪存加载系统，包括：

JTAG总线；

边界扫描测试总线控制器JTAG TBC，其与所述JTAG总线相连；

待加载的闪存；

边界扫描桥接器JTAG Bridge，其与所述JTAG总线相连，并通过IO接口与待加载的闪存连接。

所述待加载的闪存包括：数据读写接口、地址读写接口、控制信号输入接口和状态信号输出接口。

所述JTAG Bridge通过IO接口直接与所述控制信号输入接口和状态信号输出接口连接。所述系统还包括：CPU或逻辑器件，用于通过所述JTAG Bridge接收JTAG TBC发来的指令，并通过所述待加载闪存的数据读写接口和地址读写接口读写数据。

所述JTAG Bridge通过IO接口直接与所述控制信号输入接口、数据读写接口、地址读写接口和状态信号输出接口连接。

本发明的闪存加载方法，包括下列步骤：

A、JTAG Bridge收到控制信号生成指令后，生成控制信号；

B、以该控制信号向待加载闪存加载数据。

所述步骤B中还包括：所述JTAG Bridge收到状态信号读取指令后，读取所述待加载闪存的状态信号；将读取的状态信号上报。

所述JTAG Bridge通过IO接口直接向待加载闪存输出所述控制信号，以及读取所述状态信号。

所述JTAG Bridge通过IO接口直接向待加载闪存加载数据。

所述JTAG Bridge通过JTAG总线接收所述控制信号生成指令和状态信号读取指令。

本发明有益效果如下：

本发明提供一种边界扫描桥接器，包括：JTAG总线接口，用于连接到边界扫描总线上；控制信号生成模块，用于通过所述JTAG总线接口接收指令，并相应生成IO信号后输出；状态信号读取模块，用于通过所述JTAG总线接口接收指令，并相应读取外部IO信号；以及将读取的外部IO信号上报。

所述桥接器被应用于本发明的闪存加载系统中，所述系统包括：JTAG总线；JTAG TBC，其与所述JTAG总线相连；待加载的闪存；JTAG Bridge，其与所述JTAG总线相连，并通过IO接口与待加载的闪存连接；CPU或逻辑器件，用于通过所述JTAG Bridge接收JTAG TBC发来的指令，并通过所述待加载闪存的数据读写接口和地址读写接口读写数据。

本发明方法应用上述桥接器和系统。由于本发明的桥接器通过IO接口将控制信号和读取的状态信号从交互的数据中分离出来，即所述控制信号和读取的状态信号不经过所述CPU或逻辑器件。这样减少了CPU或逻辑器件传输数据的次数，提高了传输效率和加载速度。

而且，本发明的桥接器中存在控制信号生成模块和状态信号读取模块。由于所述控制信号生成模块可生成控制信号，以及所述状态信号读取模块可被JTAG信号驱动来读取状态信号，所以JTAG TBC无需通过Direct信号线与JTAG Bridge进行交互，从而节约了JTAG TBC与JTAG Bridge之间接口资源和管脚资源，也避免了干扰问题。

若JTAG Bridge的IO接口数量足够，则本发明可将地址信号和数据信号直接通过所述IO接口传输，进一步提高传输效率。

附图说明

图1为现有技术不采用Direct信号线的系统结构示意图；

图2为现有技术采用Direct信号线的系统结构示意图；

图3为本发明IO口数量足够的桥接器结构示意图；

图4为本发明IO口数量不足的桥接器结构示意图；

图5为本发明IO口数量足够的系统结构示意图；

图6为本发明IO口数量不足的系统结构示意图；

图7为本发明方法步骤流程图。

具体实施方式

为了既提高加载速度，又占用较少的资源和提高加载的稳定性，本发明提供一种边界扫描桥接器(JTAG Bridge)。通过所述JTAG Bridge具有足够数量的IO接口和不具有足够数量的IO接口，分别以具体结构描述本桥接器。

桥接器实例一：桥接器具有足够数量的IO接口(即足以满足闪存的地址线和数据线的数量要求)。

参见图3所示，所述桥接器包括：JTAG总线接口，IO接口，以及与JTAG总线接口和IO接口分别相连的控制信号生成模块和状态信号读取模块。

所述JTAG总线接口，其将所述桥接器连接到JTAG总线上。

IO接口，用于与外部闪存交互数据。

所述控制信号生成模块，用于通过所述JTAG总线接口接收JTAG总线发来的指令，并根据该指令相应生成控制信号后，通过IO接口输出。

所述状态信号读取模块，用于通过所述JTAG总线接口接收JTAG总线发来的指令，并通过IO接口相应读取外部闪存的状态信号；以及将读取的信号通过所述JTAG总线接口上报。由于读取所述闪存的状态信号是为了监控加载的进程，所以加入本模块为优选方式。

本例所述桥接器的IO接口数量足够，所以可通过IO接口的数据线和地址线向所述闪存加载数据，而不需要CPU和逻辑器件参与加载。

桥接器实例二：桥接器不具有足够数量的IO接口(即不足以满足闪存的地址线和数据线的数量要求)。

参见图4所示，所述桥接器包括：JTAG总线接口，IO接口，以及与JTAG总线接口和IO接口分别相连的控制信号生成模块和状态信号读取模块；与JTAG总线接口相连的TAP接口。

所述TAP接口，在IO接口数量不足时，用于向CPU或外部逻辑器件传输JTAG总线发来的地址信息和数据信息，并上报所述CPU或外部逻辑器反馈的相关信息。

其他接口和模块的功能与上述桥接器实例一相同。

应用上述JTAG Bridge，本发明提供一种基于边界扫描的闪存加载系统。对应上述桥接器的两种具体结构，以下通过两种系统结构具体描述本发明的系统。

系统实例一：所述桥接器具有足够数量的IO接口(即足以满足闪存的地址线和数据线的数量要求)。

参见图5所示，所述系统包括：JTAG总线，与所述JTAG总线相连的JTAGTBC和JTAG Bridge，以及与所述JTAG Bridge相连的待加载的闪存。

所述待加载的闪存包括：数据读写接口、地址读写接口、控制信号输入接口和状态信号输出接口。本例中JTAG Bridge的IO接口数量足够，所以所述数据读写接口、地址读写接口、控制信号输入接口直接与所述JTAG Bridge的IO接口连接。若需要监控加载进程，则所述状态信号输出接口也直接与所述JTAG Bridge的IO接口连接。

系统实例二：所述桥接器不具有足够数量的IO接口(即不足以满足闪存的地址线和数据线的数量要求)。

参见图6所示，所述系统包括：JTAG总线，与所述JTAG总线相连的JTAGTBC和JTAG Bridge，以及与所述JTAG Bridge相连的待加载的闪存；所述待加载的闪存还通过CPU或逻辑器件与所述JTAG Bridge相连。

所述待加载的闪存包括：数据读写接口、地址读写接口、控制信号输入接口和状态信号输出接口。由于本例中JTAG Bridge的IO接口数量不足，所以本例还包括：CPU或逻辑器件，其与所述待加载的闪存的数据读写接口和地址读写接口连接，并通过TAP接口与所述JTAG Bridge连接，用于通过所述JTAGBridge接收JTAG TBC发来的指令，并通过所述数据读写接口和地址读写接口读写数据。所述控制信号输入接口仍然直接与所述JTAG Bridge的IO接口连接。若需要监控加载进程，则所述状态信号输出接口也直接与所述JTAG Bridge的IO接口连接。

应用上述JTAG Bridge和系统，本发明提供了一种基于边界扫描的闪存加载方法，参见图7所示，包括下列步骤：

S1、JTAG Bridge收到控制信号生成指令；

S2、JTAG Bridge生成控制信号；

S3、JTAG Bridge以该控制信号触发待加载闪存；

S4、向待加载闪存中加载数据。

对应上述桥接器和系统的两种具体结构，以下通过两个实例具体描述本发明方法。

方法实例一：基于所述桥接器具有足够数量的IO接口，完成加载。

S101、JTAG Bridge收到控制信号生成指令。

JTAG TBC通过JTAG总线向JTAG Bridge发送控制信号生成指令。所述JTAG Bridge通过JTAG总线接口接收所述控制信号生成指令。

S102、JTAG Bridge生成控制信号。

所述JTAG Bridge收到所述控制信号生成指令后，利用其内置的控制信号生成模块生成控制信号。

S103、JTAG Bridge以该控制信号触发待加载闪存。

JTAG Bridge通过IO接口将所述控制信号输出到待加载闪存的控制信号输入接口，以触发所述待加载闪存，使其可被加载。

S104、向待加载闪存中加载数据。

触发完成后，所述JTAG TBC通过JTAG总线，并借助所述JTAG Bridge的IO接口，按照待加载地址对应将待加载数据加载到待加载闪存中。

在加载过程中，若需要监控加载进程，所述JTAG TBC通过JTAG总线向JTAG Bridge发送状态信号读取指令。所述JTAG Bridge通过JTAG总线接口接收所述状态信号读取指令。

所述JTAG Bridge利用其内置的状态信号读取模块，通过IO接口读取待加载闪存通过状态信号输出接口输出的当前状态信息，并将读取的状态信息通过JTAG总线接口和JTAG总线向所述JTAG TBC上报。

JTAG TBC获取所述状态信息后，加以判断，并据此决定是否继续加载。

方法实例二：基于所述桥接器不具有足够数量的IO接口，完成加载。

S201、JTAG Bridge收到控制信号生成指令。

JTAG TBC通过JTAG总线，并借用JTAG Bridge的TAP接口，触发CPU或逻辑器件中的相应管脚，以告知该CPU或逻辑器件准备加载数据；同时通过JTAG总线向所述JTAG Bridge发送控制信号生成指令。所述JTAG Bridge通过JTAG总线接口接收所述控制信号生成指令。

S202、JTAG Bridge生成控制信号。(与方法实例一的步骤S102相同)

S203、JTAG Bridge以该控制信号触发待加载闪存。(与方法实例一的步骤S103相同)

S204、向待加载闪存中加载数据。

触发完成后，所述JTAG TBC通过JTAG总线，并借助所述JTAG Bridge的TAP接口，向所述CPU或逻辑器件发送待加载数据和待加载地址。所述CPU或逻辑器件按照待加载地址对应将待加载数据加载到待加载闪存中。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1、一种边界扫描桥接器，包括：

边界扫描JTAG总线接口，用于连接JTAG总线；

至少一IO接口；

其特征在于，所述桥接器还包括：

2、如权利要求1所述的桥接器，其特征在于，所述IO接口用于与外部闪存交互数据。

3、如权利要求1或2所述的桥接器，其特征在于，所述桥接器还包括：

状态信号读取模块，用于通过所述JTAG总线接口接收指令，并通过所述IO接口读取外部闪存的状态信号；并将读取的信号上报。

4、如权利要求1所述的桥接器，其特征在于，所述桥接器还包括：TAP接口，其与所述JTAG总线接口相连，用于与CPU或外部逻辑器件交互。

5、如权利要求1所述的桥接器，其特征在于，所述JTAG总线为满足IEEE1149.1技术规范的总线。

6、一种基于边界扫描的闪存加载系统，包括：

JTAG总线；

边界扫描测试总线控制器JTAG TBC，其与所述JTAG总线相连；

待加载的闪存；

其特征在于，所述系统还包括：

边界扫描桥接器JTAG Bridge，其通过IO接口与待加载的闪存相连，并与所述JTAG总线相连。

7、如权利要求6所述的系统，其特征在于，所述待加载的闪存包括：数据读写接口、地址读写接口、控制信号输入接口和状态信号输出接口。

8、如权利要求6或7所述的系统，其特征在于，所述JTAG Bridge通过IO接口直接与所述控制信号输入接口连接。

9、如权利要求6或7所述的系统，其特征在于，所述JTAG Bridge通过IO接口直接与所述状态信号输出接口连接。

10、如权利要求6或7所述的系统，其特征在于，所述系统还包括：CPU或逻辑器件，用于通过所述JTAG Bridge接收JTAG TBC发来的指令，并通过所述待加载闪存的数据读写接口和地址读写接口读写数据。

11、如权利要求8所述的系统，其特征在于，所述JTAG Bridge通过IO接口直接与所述数据读写接口和地址读写接口连接。

12、如权利要求11所述的系统，其特征在于，所述JTAG Bridge通过IO接口直接与所述状态信号输出接口连接。

13、如权利要求6所述的桥接器，其特征在于，所述JTAG总线为满足IEEE1149.1技术规范的总线。

14、一种基于边界扫描的闪存加载方法，其特征在于，包括下列步骤：

A、JTAG Bridge收到控制信号生成指令后，生成控制信号；

B、以该控制信号向待加载闪存加载数据。

15、如权利要求14所述的系统，其特征在于，所述步骤B中还包括：

-所述JTAG Bridge收到状态信号读取指令后，读取所述待加载闪存的状态信号；

-将读取的状态信号上报。

16、如权利要求14或15所述的系统，其特征在于，所述JTAG Bridge通过IO接口直接向待加载闪存输出所述控制信号，以及读取所述状态信号。

17、如权利要求14或16所述的系统，其特征在于，所述JTAG Bridge通过IO接口直接向待加载闪存加载数据。

18、如权利要求14或17所述的系统，其特征在于，所述JTAG Bridge通过JTAG总线接收所述控制信号生成指令和状态信号读取指令。