CN1787188A - 金属硅化层的制造方法 - Google Patents
金属硅化层的制造方法 Download PDFInfo
- Publication number
- CN1787188A CN1787188A CN 200410098357 CN200410098357A CN1787188A CN 1787188 A CN1787188 A CN 1787188A CN 200410098357 CN200410098357 CN 200410098357 CN 200410098357 A CN200410098357 A CN 200410098357A CN 1787188 A CN1787188 A CN 1787188A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- silicide
- rapid thermal
- thermal process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种金属硅化层的制造方法,此方法是于一衬底上形成至少一栅极。然后于此栅极表面形成硬掩模层,并暴露出衬底表面。之后,于暴露出的衬底表面上形成第一金属硅化层,其中,此第一金属硅化层为硅化钴与硅化钛其中之一。接着,去除硬掩模层,以及于栅极表面形成第二金属硅化层,其中,第二金属硅化层是选自包括硅化镍、硅化铂、硅化钯、镍合金的群族其中之一。由于本发明是于衬底表面和栅极表面分别形成不同材料的硅化金属层,因此可同时改善小线宽电阻高的问题,以及解决现有技术中硅化镍容易在源极区域与漏极区域造成的尖峰现象和管涌作用。
Description
技术领域
本发明涉及一种半导体工艺方法及结构,尤其涉及一种金属硅化层的制造方法,以于不同结晶结构的衬底上形成不同材料的金属硅化层。
背景技术
在超大规模集成电路趋势中,半导体元件的尺寸不断地缩小,集成度不断地提升。通过缩小电子元件的尺寸,可以完成半导体集成电路具有最大的整合能力。然而,随着电子元件尺寸的缩小化,在集成电路的制造过程中出现许多挑战。尤其是当元件外观不断缩小,降低电性连接结构电阻的需求较以往更加重要,因为电阻升高将导致元件的操作速度因电容(RC)延迟而变慢。
为解决上述问题,传统上是使用自对准硅化工艺(self-aligned silicidedprocess)。具有高熔点、稳定性及低电阻率等优点,金属硅化物(metal silicide)于集成电路工艺上的应用,已愈来愈普遍。而在深亚微米的集成电路工艺中,在线宽、接触面积及接面深度等都逐渐缩小的情况下,为了能有效地提高元件的工作品质,降低电阻并减少电阻及RC所造成的信号传递延迟,因此倾向于采用多晶金属硅化物(polycide)栅极结构来取代先前的多晶硅栅极,另于接面处形成金属硅化物以有效地降低接面处的接触电阻(contactresistance)。
一般而言,金属硅化物薄膜是以金属薄膜经由热处理的方式来形成,通常金属薄膜可以蒸镀(evaporation)或溅射(sputtering)的方式淀积,而这些金属薄膜经由炉管或快速热处理的退火,在纯度极高的气体(氮气或氩气)中,便由金属与硅的界面反应而形成金属硅化物,一般常用的金属硅化物包括硅化钛、硅化钨、硅化钴、硅化镍、硅化钼、硅化铂等。
硅化钛由于具备低电阻及工艺上较佳的可控制性等优点,因此是常被采用的金属硅化物材料。但如前面所述,随着集成电路的制作工艺持续地朝缩小化的方向发展,相对地元件的栅极线宽尺寸也会随着缩小,但随着栅极线宽的缩小化,一般发现硅化钛将会呈现所谓的微细线宽效应(narrowlinewidth effect),即当栅极宽度降至1μm以下时,于栅极处所形成的硅化钛的表面电阻明显地会随着尺寸的减小而增加,使得原先硅化钛由于具备较低电阻率因此能提供较低的栅极处表面电阻的优势不再存在。目前,取而代之的是硅化钴,只可惜硅化钴依旧面临着线宽日益缩小电阻上扬的困难。因此,在众多金属硅化物中,硅化镍似乎是取代硅化钴的最佳金属硅化物,因为硅化镍并不会有上述的问题产生。
然而,硅化镍却容易在有源区(active area)形成后,在重掺杂P型离子的区域造成尖峰现象(spiking),或是在重掺杂N型离子的区域产生管涌作用(piping)等棘手的问题。
发明内容
有鉴于此,本发明的一个目的是提供一种金属硅化层的制造方法,以降低因线宽缩小而电阻增加的问题。
本发明的另一目的是提供一种金属硅化层的制造方法,以解决硅化镍在重掺杂P型或N型离子的区域内所造成的尖峰现象及管涌作用。
基于上述与其他目的,本发明提出一种金属硅化层的制造方法,该方法是提供一衬底,且衬底上形成有至少一栅极。然后,于栅极表面形成硬掩模层,并暴露出衬底表面。之后,于暴露出的衬底表面上形成第一金属硅化层,且该第一金属硅化层为硅化钴或硅化钛。接着,去除该硬掩模层,以及于栅极表面形成第二金属硅化层,而该第二金属硅化层选自例如包括硅化镍、硅化铂、硅化钯及镍合金的群族其中之一。
依照本发明的优选实施例所述的金属硅化层的制造方法,上述的形成第二金属硅化层的步骤包括于衬底表面上淀积第二金属层,且第二金属层的材料选自例如包括镍、铂、钯的群族其中之一。接着,进行低温快速热过程,而此低温快速热过程的工艺温度约低于摄氏500度。然后,去除未反应的第二金属层。另外,上述的形成第一金属硅化层的步骤包括于衬底上淀积第一金属层,且第一金属层为钴或钛。之后,进行第一快速热过程,去除未反应的第一金属层,以及进行第二快速热过程。其中,第一快速热过程与第二快速热过程的工艺温度约在摄氏700~900度之间。此外,硬掩模层例如包括氮氧化硅层。
本发明还提出一种金属硅化层的制造方法,该方法适用于具有一多晶硅部位以及一掺杂单晶硅部位的衬底上,其中该方法至少包括以下步骤。首先,于多晶硅部位表面形成硬掩模层,并暴露出衬底的掺杂单晶硅部位。然后,于暴露出的掺杂单晶硅部位上形成第一金属硅化层,且该第一金属硅化层为硅化钴或硅化钛。接着,去除硬掩模层,以及于多晶硅部位表面形成第二金属硅化层,而该第二金属硅化层选自例如包括硅化镍、硅化铂、硅化钯及镍合金的群族其中之一。
依照本发明的另一优选实施例所述的金属硅化层的制造方法,上述的形成第二金属硅化层的步骤包括于衬底表面上淀积第二金属层,且该第二金属层的材料选自例如包括镍、铂、钯的群族其中之一。接着,进行低温快速热过程,而此低温快速热过程的工艺温度约低于摄氏500度。然后,去除未反应的第二金属层。另外,形成第一金属硅化层的步骤包括于衬底上淀积第一金属层,而此第一金属层为钴或钛。接着,进行第一快速热过程,去除未反应的该第一金属层,以及进行第二快速热过程。其中,上述的第一快速热过程与第二快速热过程的工艺温度约在摄氏700~900度之间。此外,硬掩模层例如包括氮氧化硅层。
本发明因采用于衬底表面与栅极表面分别形成不同的金属硅化层的制造方法,因此不但改善了因线宽缩小栅极面积随之变小,而使得栅极上的金属硅化层与其上的金属内连线之间的接触面积也相对地变小,导致栅极电阻增加的问题;同时,也解决硅化镍在重掺杂P型或N型离子的区域所造成的尖峰现象及管涌作用。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1A到图1E表示了依照本发明一优选实施例的一种金属硅化层的制造流程剖面图;
图2表示了依照本发明另一优选实施例的一种金属硅化层的制造流程步骤图。
具体实施方式
本发明的概念是分别于衬底表面即源极区域与漏极区域和栅极表面上形成不同材料的硅化金属层,因此可同时改善小线宽电阻高的问题,以及解决了现有工艺中硅化镍容易在源极区域与漏极区域造成的尖峰现象和管涌作用。以下实施例是用以说明本发明的应用,但并非用以限定本发明的范围,凡是半导体工艺中需要同时在不同结晶结构的材料上形成金属硅化物的步骤,均可应用本发明。
图1A到图1E表示了依照本发明一优选实施例的一种金属硅化层的制造流程剖面图。
首先,请参照图1A,提供一衬底102,并且使用一般的半导体工艺于衬底102上形成一栅氧化层109以及一栅极106。然后,通常在栅极106两侧的衬底102内会形成源极区域与漏极区域104a、104b,且在栅极106的表面形成硬掩模层108,同时衬底102的表面也暴露出来。其中,此硬掩模层108例如包括氮氧化硅层。通常在半导体工艺中,会在栅极的表面形成盖层(cap layer),其作用是保护栅极在进行蚀刻工艺时不被破坏,因此盖层也可用来当作上述的硬掩模层108。另外,在栅极区域106的侧壁形成有间隙壁107。
接着,需在暴露出的衬底表面上形成第一金属硅化层,其工艺一般如图1B至图1C所示。请先参照图1B,于衬底102上先淀积第一金属层110(如图1B所示),而第一金属层110的材料例如为钴或钛。接下来进行第一次快速热过程(rapid thermal process,RTP),其工艺温度约在摄氏700到900度之间,以使第一金属层110与衬底102反应形成第一金属硅化层112a。接着,请参照图1C,移除衬底102上未反应的第一金属层110。由于金属硅化层主要是用来降低源极区域与漏极区域104a、104b的电阻,而经过第一快速热过程所形成的第一金属硅化层112a并不稳定。换言之,该第一金属硅化层12a并不能有效地改善上述的问题。因此,在移除衬底102上未反应的第一金属层110之后,又进行第二快速热过程,其工艺温度也是约在摄氏700到900度之间,以使第一金属硅化层112a转换为低电阻结晶相的第一金属硅化层112b,以使第一金属硅化层112b更加的稳定,而该第一金属硅化层112b为硅化钴或硅化钛。
接下来请参照图1D,去除硬掩模层108,再于栅极106表面上淀积第二金属层114,而第二金属层114的材料是选自例如包括镍、铂、钯的族群其中之一。
接着,请参照图1E,进行低温快速热过程,以使第二金属层114(请见图1D)与栅极106表面反应形成第二金属硅化层116。其中,此低温快速热过程的工艺温度约低于摄氏500度,且所谓的“低温快速热过程”是较前述第一快速热过程与第二快速热过程的工艺温度还要低。完成低温快速热过程后,即形成第二金属硅化层116,而此第二金属硅化层116的材料是选自例如包括硅化镍、硅化铂、硅化钯及镍合金的族群其中之一。最后,去除未反应的第二金属层114(如图1D所示)。完成以上的工艺方法,则可得到稳定且具有低电阻的第一金属硅化层112b及第二金属硅化层116,并可以有效降低导电连接结构的电阻,以提高元件的操作效率。
图2表示了依照本发明另一优选实施例的一种金属硅化层的制造流程步骤图。
请参照图2,此制造方法适用于具有多晶硅部位及掺杂单晶硅部位的衬底上。首先,在步骤200中,于多晶硅部位表面形成硬掩模层,并暴露出衬底的掺杂单晶硅部位。其中,该硬掩模层例如包括氮氧化硅层。
接着,可选择进行步骤202,于晶片表面进行湿式清洁的步骤。因为在上述的工艺中,可能会有一些灰尘残留,为了不影响接下来的工艺品质,进行湿式清洁处理的动作,以便于晶片上淀积所需的金属。
然后,步骤204到步骤210是于暴露出的掺杂单晶硅部位上形成第一金属硅化层的工艺,包括先于衬底上淀积第一金属层(步骤204),此第一金属层为钴或钛。随后,进行第一次快速热过程(步骤206),而第一次快速热过程的工艺温度约在摄氏700到900度之间,以使第一金属层与硅衬底反应形成第一金属硅化层。不过,此时的第一金属硅化层并不稳定,所以需在去除未反应的第一金属层(步骤208)之后,再进行第二次快速热过程(步骤210),且第二次快速热过程的工艺温度也是约在摄氏700到900之间。如此一来,即可得到稳定的第一金属硅化层,而该第一金属硅化层例如包括硅化钴或硅化钛。
之后,进行步骤212,去除硬掩模层。接着,步骤214到步骤218是于多晶硅部位表面形成第二金属硅化层的工艺,包括先于衬底表面上淀积第二金属层(步骤214),其中该第二金属层是选自例如包括镍、铂、钯的族群其中之一。接着,进行低温快速热过程(步骤216),其中,此低温快速热过程的工艺温度约低于摄氏500度,且所谓的“低温快速热过程”是较淀积第一金属硅化层的第一快速热过程与第二快速热过程的工艺温度还要低。完成低温快速热过程后,于多晶硅部位表面形成第二金属硅化层,而此第二金属硅化层的材料是选自例如包括硅化镍、硅化铂、硅化钯及镍合金的族群其中之一。最后,以湿蚀刻法加以剥除未反应的第二金属层(步骤218)。
综上所述,金属硅化物在深亚微米工艺应用上,扮演了一个相当重要的角色,主要能有效降低栅极处表面电阻和接面接触电阻。而本发明的特点在于分别形成不同材料的硅化金属层于栅极表面和衬底表面上。不但改善了线宽缩小电阻升高的问题,同时也解决了现有技术中硅化镍容易在源极区域与漏极区域造成的尖峰现象和管涌作用。如此一来,便能在深亚微米的集成电路工艺中,有效地提高元件的工作品质,以达到最佳化。
虽然本发明已经以优选实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围的前提下,可对本发明进行各种修改与变化,因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (12)
1.一种金属硅化层的制造方法,包括:
提供一衬底,该衬底上形成有至少一栅极;
于该栅极表面形成一硬掩模层,并暴露出该衬底表面;
于暴露出的该衬底表面上形成一第一金属硅化层,该第一金属硅化层为硅化钴与硅化钛其中之一;
去除该硬掩模层;以及
于该栅极表面形成一第二金属硅化层,该第二金属硅化层是选自包括硅化镍、硅化铂、硅化钯及镍合金的群族其中之一。
2.根据权利要求1所述的金属硅化层的制造方法,其中形成该第二金属硅化层的步骤包括:
于该衬底表面上淀积一第二金属层,该第二金属层的材料是选自包括镍、铂、钯的群族其中之一;
进行一低温快速热过程;以及
去除未反应的该第二金属层。
3.根据权利要求2所述的金属硅化层的制造方法,其中该低温快速热过程的工艺温度低于摄氏500度。
4.根据权利要求1所述的金属硅化层的制造方法,其中形成该第一金属硅化层的步骤包括:
于该衬底上淀积一第一金属层,该第一金属层为钴或钛;
进行一第一快速热过程;
去除未反应的该第一金属层;以及
进行一第二快速热过程。
5.根据权利要求1所述的金属硅化层的制造方法,其中该第一快速热过程与该第二快速热过程的工艺温度在摄氏700~900度之间。
6.根据权利要求1所述的金属硅化层的制造方法,其中该硬掩模层包括氮氧化硅层。
7.一种金属硅化层的制造方法,适用于具有一多晶硅部位以及一掺杂单晶硅部位的一衬底上,其中该方法至少包括以下步骤:
于该多晶硅部位表面形成一硬掩模层,并暴露出该衬底的该掺杂单晶硅部位;
于暴露出的该掺杂单晶硅部位上形成一第一金属硅化层,该第一金属硅化层为硅化钴与硅化钛其中之一;
去除该硬掩模层;以及
于该多晶硅部位表面形成一第二金属硅化层,该第二金属硅化层是选自包括硅化镍、硅化铂、硅化钯及镍合金的群族其中之一。
8.根据权利要求7所述的金属硅化层的制造方法,其中形成该第二金属硅化层的步骤包括:
于该衬底表面上淀积一第二金属层,该第二金属层的材料是选自包括镍、铂、钯的群族其中之一;
进行一低温快速热过程;以及
剥除未反应的该第二金属层。
9.根据权利要求8所述的金属硅化层的制造方法,其中该低温快速热过程的工艺温度低于摄氏500度。
10.根据权利要求7所述的金属硅化层的制造方法,其中形成该第一金属硅化层的步骤包括:
于该衬底上淀积一第一金属层,该第一金属层为钴或钛;
进行一第一快速热过程;
去除未反应的该第一金属层;以及
进行一第二快速热过程。
11.根据权利要求7所述的金属硅化层的制造方法,其中该第一快速热过程与该第二快速热过程的工艺温度在摄氏700~900度之间。
12.根据权利要求7所述的金属硅化层的制造方法,其中该硬掩模层包括氮氧化硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100983574A CN100399521C (zh) | 2004-12-08 | 2004-12-08 | 金属硅化层的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100983574A CN100399521C (zh) | 2004-12-08 | 2004-12-08 | 金属硅化层的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1787188A true CN1787188A (zh) | 2006-06-14 |
CN100399521C CN100399521C (zh) | 2008-07-02 |
Family
ID=36784578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100983574A Active CN100399521C (zh) | 2004-12-08 | 2004-12-08 | 金属硅化层的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100399521C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101165917B (zh) * | 2006-10-18 | 2010-07-21 | 台湾积体电路制造股份有限公司 | 具有连续接触蚀刻停止层的金属氧化物半导体元件及其制造方法 |
US8173540B2 (en) | 2006-06-26 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming silicide regions and resulting MOS devices |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6225166B1 (en) * | 1999-05-03 | 2001-05-01 | United Microelectronics Corp. | Method of manufacturing electrostatic discharge protective circuit |
US6294434B1 (en) * | 2000-09-27 | 2001-09-25 | Vanguard International Semiconductor Corporation | Method of forming a metal silicide layer on a polysilicon gate structure and on a source/drain region of a MOSFET device |
US6514859B1 (en) * | 2000-12-08 | 2003-02-04 | Advanced Micro Devices, Inc. | Method of salicide formation with a double gate silicide |
-
2004
- 2004-12-08 CN CNB2004100983574A patent/CN100399521C/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8173540B2 (en) | 2006-06-26 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming silicide regions and resulting MOS devices |
US8841192B2 (en) | 2006-06-26 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming silicide regions and resulting MOS devices |
US9899494B2 (en) | 2006-06-26 | 2018-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming silicide regions and resulting MOS devices |
US9947758B2 (en) | 2006-06-26 | 2018-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming silicide regions and resulting MOS devices |
CN101165917B (zh) * | 2006-10-18 | 2010-07-21 | 台湾积体电路制造股份有限公司 | 具有连续接触蚀刻停止层的金属氧化物半导体元件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100399521C (zh) | 2008-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5902748B2 (ja) | 多結晶シリコン・ゲート上のサリサイドの抵抗を改善するための方法およびデバイス | |
US5970370A (en) | Manufacturing capping layer for the fabrication of cobalt salicide structures | |
US4470189A (en) | Process for making polycide structures | |
US6107171A (en) | Method to manufacture metal gate of integrated circuits | |
US6593219B2 (en) | Method for fabricating electrode structure and method for fabricating semiconductor device | |
US6432805B1 (en) | Co-deposition of nitrogen and metal for metal silicide formation | |
US6524951B2 (en) | Method of forming a silicide interconnect over a silicon comprising substrate and method of forming a stack of refractory metal nitride over refractory metal silicide over silicon | |
US6509254B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
US20020003267A1 (en) | Gate electrode having agglomeration preventing layer on metal silicide layer, and method for forming the same | |
KR100299386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
CN100336187C (zh) | 半导体器件的导线形成方法 | |
CN100399521C (zh) | 金属硅化层的制造方法 | |
US7229920B2 (en) | Method of fabricating metal silicide layer | |
US20070252220A1 (en) | Integrated circuit with metal silicide regions | |
US6268285B1 (en) | Method of removing plasma etch damage to pre-silicidized surfaces by wet silicon etch | |
CN1285102C (zh) | 金属硅化双层结构及其形成方法 | |
CN1255739A (zh) | 形成具有多晶硅-硅化钛结构的栅极的方法 | |
JP2003037084A (ja) | 集積回路の製造中にジケイ化コバルト膜を形成する方法 | |
JP3085745B2 (ja) | 半導体装置の製造方法 | |
CN1270360C (zh) | 可减少金属蚀刻残留物的形成导电结构层的方法 | |
US6251762B1 (en) | Method and device for improved salicide resistance on polysilicon gates | |
EP1138075B1 (en) | Device for improved salicide resistance on polysilicon gates | |
US20050085060A1 (en) | Self-aligned silicide process for preventing electrical shorts | |
KR100408730B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |