CN1784744A - 基于数字信号处理的数据恢复 - Google Patents

Abstract

一种用于使用同步帧的数字存储读出的比特时钟恢复设备，其中将过采样的读出信号存储在存储器中，使用DSP装置在信号中定位同步模式，计算连续同步模式位置的距离，并且根据这些距离和关于数据成帧(framing)结构的认识来恢复比特时钟。

Description

基于数字信号处理的数据恢复

技术领域

本发明涉及在数字存储介质读出中的数据获取。

背景技术

用移动部件从数字存储介质中读出信息常常涉及从输入的时间连续的读出信号中恢复比特时钟的工作。只有在用可靠的已知比特时钟的情况下才可以将读出的信号转换为比特序列，以备随后的时间上离散的完全数字处理。

此外，只要特定的存储介质格式预见将信息分组为预定义的布局的数据帧(也称为同步帧)的重复模式，则必须恢复与这个模式相关的数据的对准。也将此称为同步帧对准恢复。在随机访问期间尤其重要的相关任务是从所读的数据确认现在正在读哪一个帧，也将其称为读出地址恢复。如果例如每个同步帧都以专用的同步模式开始并且这种同步模式还额外地后缀有地址信息，则使得同步帧对准恢复和读出地址恢复成为可能。经常将同步模式与随后的地址信息一并称为同步代码。对于CD格式的例子，同步模式是11T/11T信号，就它对于标记和空间而超过包含普通数据的凹坑的10T运行长度限制来说其是专用的。其他光学介质格式使用类似的方法。

此外，只要存储介质读出设备符合多于一种存储介质类型或格式，则该设备必须在介质插入之后的较早阶段识别介质类型，从而能够根据介质的特定类型的相关规格来执行任何随后的数据处理。

发明内容

用于比特时钟恢复的一种已知方法是锁相环(PLL)；在例如致密盘(CD)的数字光学介质的情况中，可以使用数字PLL。PLL的实施通常消耗能量和硅区域；在介质插入后，基于PLL的信号恢复必须等待将PLL锁定。

因此本发明的目的是提供一种方法和设备，其以完全避免PLL的方式实现比特时钟恢复、同步帧对准恢复、读出地址恢复和介质类型识别等所需功能。

根据本发明的设备执行下面功能中的一个或多个：

-识别正在被访问的介质的类型，

-在数字存储读出期间恢复比特时钟，

-恢复数据的同步帧对准，

-尽早解码包含在数据中的地址信息，

-使用正确的比特时钟将读出的信号转换为比特序列。

还可以将本发明有利地应用于例如接收数字地传输的信号的其他数字技术领域。

根据本发明，顺序使用下面步骤来执行数据恢复：

a)在存储器中存储代表从存储介质读出的、过采样(oversample)的信号的模拟到数字转换的样本的序列。

b)扫描存储的样本序列以找寻一个或多个预定义的同步模式的发生。将存储所发现的发生位置作为同步位置。实现这种扫描的一种方法是交叉相关算法。

c)测量在连续同步位置之间的距离。

d)根据同步位置的距离和已知帧结构来计算样本的基频。根据同步位置和基频，重新生成比特时钟。

e)使用重新生成的比特时钟，将来自储存器的样本序列进行采样速率转换到新的序列，其表示当以正确的比特时钟速率采样时的读出信号。

这样就有一个总的优点，即概念上避免了消耗能量和区域的高级和复杂的数字PLL实现。

有利地，根据本发明的数据恢复还包括下面步骤：

-只要已经发现了同步模式的发生，就由模式识别算法来解码关联的同步代码。

这样的优点是在信号处理的非常早期就检测同步代码并且确定读出单元的位置。不需要任何PLL。因此在本发明中提出的同步代码解码步骤非常快速，其在随机访问模式中非常有利。

而且，有利地，根据本发明的数据恢复还可以包括下面步骤：

-根据连续同步位置之间的距离和关于已经发现了哪种类型的同步模式的认识，识别存储介质的格式(例如CD，DVD)。

这样的优点是构成非常可靠的介质识别，这是因为其仅仅根据所固定的物理记录格式的细节。其不依赖于可能变化的存储介质材料特性。在光盘的情况中，已知反射率根据介质的品牌甚至是制造批次而变化；因此基于反射率测量的介质识别是易于出错的。另一个优点是，因为位于信号处理的非常早期，所以所述的介质识别明显快于基于评估盘反射率和/或聚焦位置的任何方法。

本发明提供了下面优点：

-即使在操作期间，所提出的从一组样本中恢复数据的算法可以容易地适用于光介质的类型、所应用的通道调制方法和实际的驱动速度。因此，可能为每种介质而使用不同的算法以减少读取的通道的比特错误率。

-甚至能够使用本发明的概念来首先检测介质的类型，然后切换到本发明的一组优化算法中的一个以进行比特时钟恢复和/或同步对准。

-以这种方式，本发明提供了提高的灵活性以处理不同介质。

换句话说，本发明描述了用于使用同步帧的数字存储读出的数据恢复方法和设备，其中将过采样的读出信号存储在存储器中，使用DSP(数字信号处理)装置将同步模式在信号中进行定位，计算连续同步模式位置的距离，根据这些距离和关于数据成帧(framing)结构的认识来恢复比特时钟，并且将数据转换为表示在以正确的比特时钟采样时的读出信号的比特序列。

附图说明

图1示出了用于时钟恢复的已知方法的框图；

图2示出了根据本发明的时钟恢复和样本速率转换的实现的框图；

图3示出了用于样本速率转换的平行(parallelisation)方法；和

图4示出了实现根据本发明的同步ID解码所需要的增强的框图。

具体实施方式

比特时钟恢复是实施数字存储读出设备的获取路径的一个主要问题。时钟恢复的主要目的是根据所采样的时间连续的读信号来确定实际通道比特速率。因为不同的介质(CD，DVD)和不同的读速度，所以这种时钟恢复必须处理较宽范围的通道比特速率。现今，通道比特速率从4.12Mbit/s(CD 1x)到400Mbit/s(DVD 16x)变化。在不远的将来，应该会有用于DVD 20x的500Mbit/s。

大多数光盘使用恒定线性速度(CLV)模式进行记录或预记录。这意味着对于标称的恒定通道比特速率，当靠近数据区域的内半径读取时需要较高的旋转速度，而在靠近数据区域的外半径读取时需要较低的旋转速度，并且只要读出半径变化则旋转速度就必须进行适应。因为旋转速度适应从来就不完全理想或即时，所以在读整个盘期间和在从一个分区跳到另一个之后，瞬间通道比特速率会变化。

图1示出了用于数据恢复的已知方法。这种方法基于模拟到数字转换器12、数字PLL 11、采样速率转换器13、和通道比特解码单元14。使用数字PLL 11来从模拟信号的样本中获得实际通道比特速率和相位信息。因为这种PLL必须锁定到较宽范围的比特时钟速率和具有用于CD和其他光介质的各种不同调制的各种不同的比特模式，这种PLL的实施非常精细和复杂。用于数字PLL的主输入信号是来自通道比特解码单元的相位信息。如果这种信号变为零则数字PLL被锁定。

SCR 13使用从数字PLL 11来的信号，即频率和相位信息，来将物理样本转换为虚拟样本，其对应于实际通道比特速率。

图2示出了根据本发明的时钟恢复和样本速率转换的实施。首先，将来自ADC 21的多个n连续样本存储在FIFO 22中。与上述的已知方法相同，ADC 21的采样速率必须至少等于最大通道比特速率，如香农(Shannon)采样理论所指出的。FIFO 22的大小应该足够大以存储在两个连续同步模式之间并包括它们的所有样本。

在由同步模式检测器25和通道比特速率计算器26组成的分支中，通过测量在两个连续同步模式之间的距离来确定这组样本的实际通道比特速率。在一种形式或其他形式中，对于所有光存储介质存在这种同步模式。因为事先已知用于同步模式的所期望的样本序列，所以所需要的同步模式检测25可以基于例如交叉关联算法的算法。根据连续同步模式之间的距离，通道比特速率计算26计算在FIFO 22中存储的样本的实际通道比特速率。在第三个步骤中，例如基于内插算法，由样本速率转换单元23将样本转换为所计算的通道比特速率。根据这些转换的样本，就可以执行通道比特解码24。

图3示出了用于样本速率转换的平行(parallelisation)方法。如果在集成电路中实现，这就有利地产生高度平行的硬件结构，从而避免高时钟速率。将来自ADC 301的样本计时送入与相同数量的SRC单元303、306、309、311连接的多个FIFO 302、305、308、310。因为现在每个SRC单元303、306、309、311都只必须处理每个第n组样本，所以显著地缓解了吞吐量限制。这产生了对于SCR单元的较低时钟速度。因为输入FIFO处理速度独立于ADC的样本速率，所以可以独立于ACD而对SCR单元计时。如果对于ADC需要上至300MHz的时钟速率，对于高速驱动来说这是一个优点。如果将通道比特速率计算和样本速率转换设计为每个时钟处理4个样本，则这些单元所需要的时钟速度只是75MHz。

在确定同步代码的长度(以HF样本的数目测量)和两个连续同步代码之间的距离(也以HF样本的数目来测量)之后，也以HF样本的方式知道了在HF信号中的通道比特的长度。

图4示出了读出地址恢复的方案的框图。与在通道比特时钟恢复中相同，在41将读出信号数字化并且存储在FIFO 42中，并且在45检测同步代码的唯一部分，即同步模式。然后具体地，将从同步模式检测45来的信息，主要是位置信息，用于同步代码的非唯一部分的简单解码47。这种解码或者基于HF信号(未示出)，其优点是在处理信号路径中可以较早获得这种信号，或者基于重新采样的信号(48)，其优点是由于重新采样，所以可以在能够有助于简化解码任务的临时标准化的形式中获得同步代码的非唯一部分。因为对于每种格式只存在有限组的有效同步代码，所以可以应用最大似然性解码器。

在有利的扩展中，还可以基于交叉关联来实现介质识别：首先，对于同步代码的具体类型的检测来编程交叉关联器。对于CD的例子这是11T/11T信号。根据驱动器的当前速度和假设的格式而知道同步代码的长度的可能范围。然后执行同步代码的搜索，例如以最大可能同步代码长度开始并且逐步细化交叉关联器向下编程到最小可能长度的穷尽搜索。只要检测到了周期性的同步代码，即，只要在任何两个连续同步代码之间发现了固定的距离，就认为成功地识别了介质。如果在整个搜索期间都没有检测到周期性的同步代码，则该介质不符合所调查的同步代码的介质类型，则需要对同步代码的其他类型的检测重新编程交叉关联器并且需要重复上述过程。

Claims (17)

1.一种根据符合一种或多种数字信号格式的时间连续信号而进行数据恢复的方法，所述数字信号格式的每一个具有特定的通道比特时钟和以规律间隔发生的同步模式，所述方法的特征在于下面步骤：

-以至少与数字信号格式的通道比特时钟的所有频率中最大频率同样高的频率对时间连续信号进行采样(21、301、41)；

-分析(25、310、45)所采样的信号以定位一个或多个同步模式的发生，从而使得可以获知在所采样的信号中哪个同步模式位于什么位置来作为分析信息；

-根据分析信息计算关于同步模式的连续位置之间的距离的距离信息；

-将所采样的信号转换(23、26、303、304、306、309、311、43、46)为以通道比特时钟表示数据的转换的信号。

2.根据权利要求1所述的方法，其中转换步骤还包括下面步骤：

-根据分析信息和/或距离信息来计算(26，311，46)通道比特速率和/或通道比特时钟，而且

-将所采样的信号转换(23，303，306，309，43)为由计算的通道比特速率或比特时钟所定义的采样速率。

3.根据权利要求1或2所述的方法，还包括下面步骤：

-在分析采样的信号之后，提供同步模式已经定位的位置，用于进一步用作帧对准信息。

4.根据权利要求2所述的方法，还包括下面步骤：

-在定位同步模式发生之后，根据第二信号解码(47)包括在其中的地址信息。

5.根据权利要求1所述的方法，还包括下面步骤：

-根据所述分析信息和距离信息，识别信号所符合的信号格式。

6.根据权利要求1到5之中任何一项所述的方法，其中分析(25，310，45)步骤使用交叉关联。

7.根据权利要求5所述的方法，还包括下面步骤的任何一项或多项：

-在识别了所述信号所符合的格式之后，用取决于所识别的格式的算法分析(25，310，45)所采样的信号以定位一个或多个预定同步模式的发生，从而使得可以获得有关在采样的信号中哪个同步模式位于什么位置的分析信息；

-用取决于所识别的格式的算法，根据所述分析信息计算关于同步模式的连续位置之间的距离的距离信息；

-用取决于所识别的格式的算法，根据所述分析信息和/或距离信息来计算(26，311，46)通道比特速率和/或通道比特时钟；

-用取决于所识别的格式的算法，将采样的信号转换(23，303，306，309，43)为由所计算的通道比特速率或比特时钟定义的采样速率。

8.根据权利要求4所述的方法，其中将采样信号或采样速率转换后的采样信号用作第二信号。

9.根据权利要求4所述的方法，其中将最大似然性解码器应用于所述解码(47)步骤。

10.根据权利要求5所述的方法，其中分析(25，310，45)步骤涉及下面子步骤：

a)将来自有限组的不同同步模式中的第一同步模式设置作为当前同步模式，

b)分析所采样的信号以找到当前同步模式的位置，

c)如果现在没有找到位置并且还没有到达在组中的最后的同步模式，则将来自该组的随后同步模式设置为当前同步模式并且返回子步骤b)

11.根据权利要求10所述的方法，其中分析子步骤b)涉及下面子步骤：

b1)将来自当前同步模式的有限组不同伸展的版本的第一伸展的版本设置为当前同步模式，

b2)分析采样的信号以找到当前同步模式版本的位置，

b3)如果现在没有找到位置并且还没有到达最后当前同步模式版本，则将来自该组的随后同步模式版本设置为当前同步模式版本并且返回子步骤b2)。

12、一种根据符合一种或多种数字信号格式的时间连续信号来恢复通道比特时钟的设备，所述数字信号格式的每一个具有特定的通道比特时钟和包括以规律间隔发生的同步模式的特定成帧结构，所述设备包括：

-采样装置(21、301、41)，其根据时间连续的信号而产生采样的信号，

-模拟到数字转换装置(21、301、41)，其连接到采样装置(21、301、41)，和

-采样速率转换装置(23、303、306、309、43)；

所述设备的特征在于：

-分析器(25、310、45)，适配用于分析所采样的信号以定位一个或多个同步模式的发生，

-计算器(26、311、46)，适配用于根据同步模式所处于的位置来计算通道比特速率和/或通道比特时钟，

其中所述采样速率转换装置(23、303、306、309、43)将其输入数据转换为输出数据，所述输出数据遵从与由计算器计算的通道比特速率或比特时钟相等的输出采样速率。

13.根据权利要求12所述的设备，其中所述采样速率转换装置包括并行工作的两个或多个单元(302，303，305，306，308，309)，每个包括存储装置(302，305，308)和相关联的内插装置(303，306，309)。

14.根据权利要求12或13所述的设备，还包括由已经定位同步模式发生的分析器(45)触发的同步ID解码器(47)，所述同步ID解码器(47)根据采样速率转换后的数字化信号来解码同步ID。

15.根据权利要求12或13所述的设备，其中所述分析器(25，310，45)包括同步模式选择器和环回控制器，所述同步模式选择器用于从有限组的不同同步模式中选择一个同步模式作为当前同步模式，所述环回控制器用于当还没有发现特定当前同步模式的发生时返回到分析步骤。

16.根据权利要求1到11的任何一项所述的方法或根据权利要求12到15的任何一项所述的设备，其中所述时间连续信号是来自数字存储介质的读出信号。

17.根据权利要求1到11的任何一项所述的方法或根据权利要求12到15的任何一项所述的设备，其中所述时间连续信号是来自数字传输的接收的信号。

Images