CN1783761B - 一种根升余弦有限冲击响应滤波器的实现方法 - Google Patents

Abstract

本发明公开了一种根升余弦有限冲击响应滤波器的实现方法，包括一个内核和一个N倍的下/上采样器，其中，内核的系数服从根升余弦关系，同时根据3G协议，滚降系数α一般取0.22；进行N倍下采样的过程为：从FIR滤波器输出的数据进行每N个符号输出一个；进行N倍上采样的过程为：从DSP端来的数据每个符号后插入N-1个0，再输送到FIR滤波器进行滤波，滤波后的数据直接送往DAC到模拟基带上去。本发明在移动通信时分双工系统中上下行可以共享一个根升余弦有限冲击响应滤波器。适用于移动终端侧或B节点端。

Description

一种根升余弦有限冲击响应滤波器的实现方法

技术领域

本发明涉及一种用于移动通信时分双工(UMTS TDD)系统的根升余弦(RRC)有限冲击响应(FIR)滤波器的实现方法。

背景技术

在通信系统中，如3G(the third-generation mobile systems第三代移动通信系统)系统一般采用升余弦低通滤波器来抑制带外泄露和消除符号间干扰(ISI)。单条支路上，如下行链路或上行链路，一个升余弦滤波器可以分解为两个根升余弦有限冲击响应滤波器(RRC FIR)。由于通信系统是上下行双工的，所以无论在移动终端(UE)还是在B节点端，都需要两个根升余弦有限冲击响应滤波器分别用来发射和接收。

发明内容

本发明要解决的技术问题是提供一种根升余弦有限冲击响应滤波器的实现方法，在移动通信时分双工系统中上下行可以共享一个根升余弦有限冲击响应滤波器。

为解决上述技术问题，本发明的一种根升余弦有限冲击响应滤波器的实现方法，包括一个内核(FIR核)和一个N倍的下/上采样器，其中，FIR核的系数服从根升余弦关系，即：

$c\left(t\right)=\frac{\sin \left(\mathrm{\π}\frac{t}{T}(1-\mathrm{\α})\right)+4\mathrm{\α}\frac{t}{T}\cos \left(\mathrm{\π}\frac{t}{T}(1+\mathrm{\α})\right)}{\mathrm{\π}\frac{t}{T}(1-{\left(4\mathrm{\α}\frac{t}{T}\right)}^2)}$

式中，t取值为 $\frac{1}{2N}T,\frac{3}{2N}T,\frac{5}{2N}T,...,\frac{2L-1}{2N}T;$ 同时根据3G协议，滚降系数α一般取0.22；

进行N倍下采样的过程为：从FIR滤波器输出的数据进行每N个符号输出一个；

进行N倍上采样的过程为：从DSP(digital signal processor数字信号处理器)端来的数据每个符号后插入N-1个0，再输送到FIR滤波器进行滤波，滤波后的数据直接送往DAC(D/A converter数模转换器)到模拟基带上去。

本发明的有益效果是，在移动通信时分双工系统中上下行可以共享一个根升余弦有限冲击响应滤波器。在ASIC(专用集成电路)实现时可以降低芯片上器件门数、降低片子面积。

附图说明

下面结合附图及具体实施方式对本发明作进一步详细的说明：

图1是应用本发明的方法RRC FIR滤波器在系统中的位置示意图；

图2是图1中RRC FIR滤波器展开示意图；

图3是本发明的方法中FIR核示意图；

图4是本发明的方法中流水线结构示意图。

具体实施方式

在TDD(time division duplex时分双工)系统中，如UMTS TDD和TD-SCDMA(时分同步码分多址TD-SCDMA标准实际上对应UMTSTDD系统中1.28Mcps)，由于发射和接收是时隙分开的，所以可以在移动终端侧(B节点端同样可以适用)设计一个共享的RRC FIR滤波器。通常RRC FIR滤波器以过采样率进行滤波。

下面以移动终端为例具体说明本发明所述滤波器的实现方法。该根升余弦(RRC)有限冲击响应(FIR)滤波器在系统中的位置如图1所示。在图1中RRC FIR滤波器包括一个内核(FIR核)和一个N倍的下/上采样器，其具体结构如图2所示。

图2中的FIR核可以进一步展开成如图3所示的结构。以60阶RRC FIR滤波器为例，为了节省硬件资源，可以采用15级的流水线结构，这时只需要2个加法器、2个乘法器、一个累加器和60个移位寄存器。流水线结构示意图参见图4所示。

图3中，z^-1表示一个单位延时，其中，FIR阶数以2L为例，系数服从根升余弦关系，即：

$c\left(t\right)=\frac{\sin \left(\mathrm{\π}\frac{t}{T}(1-\mathrm{\α})\right)+4\mathrm{\α}\frac{t}{T}\cos \left(\mathrm{\π}\frac{t}{T}(1+\mathrm{\α})\right)}{\mathrm{\π}\frac{t}{T}(1-{\left(4\mathrm{\α}\frac{t}{T}\right)}^2)}$ (公式1)

式中，t取值为 $\frac{1}{2N}T,\frac{3}{2N}T,\frac{5}{2N}T,...,\frac{2L-1}{2N}T;$ 同时根据3G协议，滚降系数α一般取0.22。

由公式1可以看出虽然FIR滤波器的阶数为2L，可是只需要进行L次乘法即可，原因是：

       c₁＝c_2L，c₂＝c_2L-1，...，c_L＝c_L+1   (公式2)

不管上行还是下行，FIR核都是一样的，而且都是工作在N倍码片速率上的。

进行N倍下采样的过程为：从FIR滤波器输出的数据进行每N个符号输出一个。

进行N倍上采样的过程为：从DSP端来的数据每个符号后插入N-1个0，再输送到FIR滤波器进行滤波，滤波后的数据直接送往DAC到模拟基带上去。

FIR滤波器中加法器输出位数是这样考虑的：

假定FIR滤波器抽头系数为b_FIR比特的量化，FIR滤波器阶数为2L，它们都是有符号的；输送到FIR滤波器的数据位数为b_input。

FIR滤波器的累加器最多需要的位数：

当系统为接收模式时，

(公式3)

当系统为发射模式时，

(公式4)。

FIR滤波器的累加器输出比特位数，在上面公式3和4的推导过程中，假设输入信号是满幅度的，并且符号是与FIR滤波器抽头系数的符号保持一致。从实际仿真来看，根据FIR滤波器输入信号的不同分布，该累加器最高位数可以适当下调。为了保证系统的灵活性，在设计时该最高位能够在一定范围内由控制字来选通。

假设FIR滤波器输出信号有L_{FIR_output}个比特，比如有4种可控制的最高输出比特位，那么，

当系统为接收模式时：

选择1：【b_{adder_RX}】+【(b_{adder_RX}-1)，(b_{adder_RX}-2)，...，(b_{adder_RX}-L_{FIR_output}+1)】

选择2：【b_{adder_RX}】+【(b_{adder_RX}-2)，(b_{adder_RX}-3)，...，(b_{adder_RX}-L_{FIR_output})】

选择3：【b_{adder_RX}】+【(b_{adder_RX}-3)，(b_{adder_RX}-4)，...，(b_{adder_RX}-L_{FIR_output}-1)】

选择4：【b_{adder_RX}】+【(b_{adder_RX}-4)，(b_{adder_RX}-5)，...，(b_{adder_RX}-L_{FIR_output}-2)】

当系统为发射模式时：

选择1：【b_{adder_TX}】+【(b_{adder_TX}-1)，(b_{adder_TX}-2)，...，(b_{adder_TX}-L_{FIR_output}+1)】

选择2：【b_{adder_TX}】+【(b_{adder_TX}-2)，(b_{adder_TX}-3)，...，(b_{adder_TX}-L_{FIR_output})】

选择3：【b_{adder_TX}】+【(b_{adder_TX}-3)，(b_{adder_TX}-4)，...，(b_{adder_TX}-L_{FIR_output}-1)】

选择4：【b_{adder_TX}】+【(b_{adder_TX}-4)，(b_{adder_TX}-5)，...，(b_{adder_TX}-L_{FIR_output}-2)】

UE端上、下行同用一个RRC FIR滤波器，只能在时分复接系统中运用(即上下行工作于相同的频带上)，如UMTS TDD，包括3.84Mcps的HCR(高码片速率)与1.28Mcps的LCR(低码片速率)系统。

下面结合一个具体实施例，给出一组FIR核的特例，对本发明作进一步的说明。在该实施例中，

RRC FIR滤波器采用滚降系数为0.22的根升余弦滤波器，抽头系数16比特量化。FIR系数如下：

240 168 -49 -238 -228 -10 234 272 24 -322 -436 -115 476 856 567 -391 -1415 -1615-489 1522 3078 2705 -89 -4077 -6584 -4805 2485 13844 25448 32767 32767 25448 138442485 -4805 -6584 -4077 -89 2705 3078 1522 -489 -1615 -1415 -391 567 856 476 -115-436 -322 24 272 234 -10 -228 -238 -49 168 240

或者用16进制的补码形式表示为：

00F0，00A8，FFCF，FF12，FF1C，FFF6，00EA，0110，0018，FEBE，FE4C，FF8D，01DC，0358，0237，FE79，FA79，F9B1，FE17，05F2，0C06，0A91，FFA7，F013，E648，ED3B，09B5，3614，6368，7FFF，7FFF，6368，3614，09B5，ED3B，E648，F013，FFA7，0A91，0C06，05F2，FE17，F9B1，FA79，FE79，0237，0358，01DC，FF8D，FE4C，FEBE，0018，0110，00EA，FFF6，FF1C，FF12，FFCF，00A8，00F0

输出比特可以由控制字控制选择输出的最高位数。例如本实施例中给出的特例就是采用两个比特控制4种输出比特位置的指示。

由于RRC FIR滤波器偶对称，c_i，i＝1，2，...，L恒等于c_i，i＝2L-1，2L-2，...，L+1，那么根据本发明构造的FIR核结构，此时的乘法运算只需要L次即可；采用流水线结构，可以进一步降低乘法器、加法器，如60阶RRC FIR滤波器，采用15阶流水线结构，此时只需要2个加法器、2个乘法器、一个累加器和60个移位寄存器。

Claims (5)

1.一种根升余弦有限冲击响应滤波器的实现方法，其特征在于，所述根升余弦有限冲击响应滤波器包括一个内核和一个N倍的下/上采样器，其中，内核的系数服从根升余弦关系，即：

$c\left(t\right)=\frac{\sin \left(\mathrm{\π}\frac{t}{T}(1-\mathrm{\α})\right)+4\mathrm{\α}\frac{t}{T}\cos \left(\mathrm{\π}\frac{t}{T}(1+\mathrm{\α})\right)}{\mathrm{\π}\frac{t}{T}(1-{\left(4\mathrm{\α}\frac{t}{T}\right)}^2)}$

式中，t取值为

同时根据3G协议，滚降系数α取0.22；

进行N倍下采样的过程为：从根升余弦有限冲击响应滤波器输出的数据进行每N个符号输出一个；

进行N倍上采样的过程为：从DSP端来的数据每个符号后插入N-1个0，再输送到根升余弦有限冲击响应滤波器进行滤波，滤波后的数据直接送往DAC到模拟基带上去。

2.如权利要求1所述的一种根升余弦有限冲击响应滤波器的实现方法，其特征在于：所述根升余弦限冲击响应滤波器采用滚降系数为0.22的根升余弦有限冲击响应滤波器，抽头系数16比特量化，有限冲击响应系数如下：

240 168 -49 -238 -228 -10 234 272 24 -322 -436 -115 476 856 567-391 -1415 -1615 -489 1522 3078 2705 -89 -4077 -6584 -4805 2485 1384425448 32767 32767 25448 13844 2485 -4805 -6584 -4077 -89 2705 30781522 -489 -1615 -1415 -391 567 856 476 -115 -436 -322 24 272 234-10 -228 -238 -49 168 240

或者用16进制的补码形式表示为：00F0，00A8，FFCF，FF12，FF1C，FFF6，00EA，0110，0018，FEBE，FE4C，FF8D，01DC，0358，0237，FE79，FA79，F9B1，FE17，05F2，0C06，0A91，FFA7，F013，E648，ED3B，09B5，3614，6368，7FFF，7FFF，6368，3614，09B5，ED3B，E648，F013，FFA7，0A91，0C06，05F2，FE17，F9B1，FA79，FE79，0237，0358，01DC，FF8D，FE4C，FEBE，0018，0110，00EA，FFF6，FF1C，FF12，FFCF，00A8，00F0。

3.如权利要求1或2所述的一种根升余弦有限冲击响应滤波器的实现方法，其特征在于，输出比特由控制字控制选择输出的最高位数。

4.如权利要求1所述的一种根升余弦有限冲击响应滤波器的实现方法，其特征在于，阶数为2L的根升余弦有限冲击响应滤波器的乘法运算需要L次。

5.如权利要求1所述的一种根升余弦有限冲击响应滤波器的实现方法，其特征在于，所述根升余弦有限冲击响应滤波器采用流水线结构，进一步减少乘法器、加法器。

Images