CN1783050A - 动态配置i2c地址的系统及方法 - Google Patents

Abstract

一种动态配置I²C(Inter Integrated Circuit)地址的系统及方法，其可使一主机通过延迟时间给每一从机动态配置不同的I²C地址。该动态配置I²C地址的方法为：初始化计数变量i＝0；将第一从机的信号输出脚位P7的信号值设置为“0”；延迟T1时间；作i＝i+1运算；判断P1输入信号是否为“1”；若P1的输入信号不为“1”，则每延迟T2时间就检查P1的输入信号是否为“1”，并作i＝i+1运算；若P1输入信号为“1”，则将计数变量i的值作为从机的I²C地址；延迟T3时间；将信号输出脚位P7的信号设定为“1”；判断所有从机的I²C地址是否配置完毕；若还有从机没有配置I²C地址，则继续配置；否则，结束配置流程。

Description

动态配置I2C地址的系统及方法

【技术领域】

本发明涉及一种配置I²C地址的系统及方法，特别是涉及一种动态配置多台从机的I²C地址的系统及方法。

【背景技术】

I²C(Inter Integrated Circuit)接口是双线式串联总线接口，该技术为飞利浦公司所研发。其I²C装置的线路主要为一时脉脚位(SCL)、一数据脚位(SDA)、一接地脚位(GND)、一应用线路及一应用线路所用的电源(VCC)所组合而成。I²C总线(I²CBus)是双向、两线、串行以及多主控(Multi-master)接口标准，具有总线仲裁机制，适合在器件之间进行近距离、非经常性的数据通信。由于其使用两线简单的硬件接口，I²C总线的应用越来越广泛。实现I²C总线通信协议主要有两种方法：其一是利用微控制器(MCU)对两根I/O端口进行软件编程，模拟I²C总线的SCL和SDA的时序要求；其二是使用专用I²C总线控制核，但受主机(Host)接口方式和时钟频率的限制，在有些场合应用并不方便。

I²C接口有完善的协议来确保发送与接收数据的可靠性。当发送数据时，一个设备作为主机(Host)，控制总线传输和产生时钟信号，而其它设备作为从机(Slave)。除了通用呼叫支持外，所有从机协议部分都有一硬件模块实现，而主机协议部分需要由软件实现。该硬件模块可以实现所有的I²C主机协议、通用呼叫地址以及高达1Mpbs的数据传输率。

在I²C的协议中，每一设备都有一个I²C地址。当主机开始一次数据传输时，它首先发送需“通话”从机的地址，所有从机都“接听”该地址，并判断该地址是否与自己的地址匹配。然而由于主机只有一条I²C总线，可却要与许多从机进行通信。根据上述I²C的协议，主机必需分配不同的I²C地址给每一设备，否则主机与多台从机进行通信时会发生很多问题，例如主机原本对一从机存取，却变成对另一从机存取。因此必须解决配置每一从机的I²C地址问题，以确保主机与多台从机之间正常进行通信。

关于主机与多台从机通过I²C总线进行通信的技术曾揭露于2004年11月01日公告的专利号为223159的中国台湾专利，其专利名称为“使用集成电路联机总线为接口的数据传输方法及电子系统”。该专利揭露了一种通过一主控装置与具有相同I²C地址的多台从属装置进行数据传输，包括：一集成电路联机总线，具有一数据信号线以及一时脉信号线；多台从属装置，均具有相同的一I²C地址，上述每个从属装置均具有一第一端以及一第二端，其中上述第一端耦接至上述总线的数据信号线；一主控装置，具有一第一端、第二端分别耦接至上述集成电路联机总线的数据信号线以及时脉信号线；一选择器，具有多台输出端分别耦接至上述多台从属装置的第二端，一输入端耦接至上述总线的时脉信号线；其中当上述主控装置欲进行数据传输时，上述主控装置会输出一选择信号至上述选择器，并且上述主控装置会先接至上述数据信号线的准位，接着再接至上述时脉信号线的准位，而上述选择器是依据上述选择信号，选择出上述多台从属装置的一者，并且接至上述被选择到的多台从属装置的第二端的准位，致使上述被选择到的从属装置与上述主控装置进行数据传输。

上述技术的不足处在于，需在主机与多台从机之间增加一选择器来实现主机与多台从机之间数据传输，从而增加了硬件成本；并且主机在同一时间内只能与一台从机进行数据传输，而不能实现主机与多台从机之间进行同步地数据传输。为克服上述先前技术的不足，需提供一种动态配置I²C地址的系统及方法，通过主机判断并指定不同的地址来动态配置多台从机的I²C地址，从而确保主机与多台从机之间正常通信。

【发明内容】

本发明的主要目的在于提供一种动态配置I²C(Inter IntegratedCircuit)地址的系统，一主机通过延迟时间来给每一从机动态配置不同的I²C地址，以达到主机与多台从机之间能正常通信的目的。

本发明的另一目的在于提供一种动态配置I²C地址的方法，一主机通过延迟时间来给每一从机动态配置不同的I²C地址，以达到主机与多台从机之间能正常通信的目的。

为达成上述发明目的，本发明提供一种动态配置I²C地址的系统。该系统包括一主机、多台从机及一I²C总线。所述的主机包括：一微处理器，用于与多台从机建立通信机制；一I²C接口，用于将所述主机的I²C信号透过所述I²C总线传送给第一从机。每一从机包括一微处理器以及芯片J3、J5及J6。其中，每一微处理器至少有一信号输入脚位P1以及一信号输出脚位P7，其中信号输入脚位P1透过一提升电阻R1连接一信号电源(VCC)，信号输出脚位P7连接下一从机的信号输入脚位P1；所述的第一从机的芯片J3，用于将主机的I²C信号(SCL、SDA及GND)传送给芯片J5，除第一从机以外的芯片J3均未接至主机的I²C总线上；所述的芯片J5，用于主机的I²C信号或第一从机输出的I²C信号传送给芯片J6；所述的芯片J6，用于将该从机的芯片J5的信号传送给下一从机的芯片J5。每一从机的微处理器均装载有一I²C地址配置程序，该I²C地址配置程序包括：一信号设定模块，用于设定第一从机的信号输出脚位P7的信号，并判断每一从机的信号输入脚位P1的信号；一延时控制模块，用于控制多台从机之间没有同步开机的误差时间，以及配置I²C地址所需的安全时间；一I²C地址运算模块，用于计算每一从机的I²C地址，并输出该I²C地址至主机，从而使主机与多台从机能正常通信。

本发明还提供一种动态配置I²C地址的方法，一主机通过延迟时间来给每一从机动态配置不同的I²C地址，该方法包括如下步骤：(a)设定计数变量i，并初始化该计数变量i＝0；(b)将第一从机的信号输出脚位P7的输出信号值设置为“0”；(c)延时控制模块延迟T1时间(例如70ms)，以便控制多台从机之间没有同步开机的误差时间；(d)I²C地址运算模块作计数变量i＝i+1运算；(e)信号设定模块判断信号输入脚位P1的输入信号值是否为“1”；(f)若该信号输入脚位P1的输入信号不为“1”，则延时控制模块每延迟T2时间(例如1000ms)即检查P1的输入信号值是否为“1”，并作计数变量i＝i+1运算；若该信号输入脚位P1的输入信号值为“1”，则将该计数变量i的值作为该从机的I²C地址，并将该I²C地址通知主机；(g)延时控制模块延迟T3时间(例如50ms)，以确保配置I²C地址所需的安全时间；将信号输出脚位P7的信号设定为“1”；(h)主机判断所有从机的I²C地址是否配置完毕；若还有其它从机未配置I²C地址，则继续配置其它从机的I²C地址；若所有从机的I²C地址均配置完毕，则结束I²C地址配置流程。

实施本发明动态配置I²C地址的系统及方法，一主机与多台从机之间利用延迟时间的机制，实现主机判断并动态指定不同的地址来配置多台从机的I²C地址，从而使主机与多台从机之间能进行正常通信。

【附图说明】

图1是本发明动态配置I²C地址的系统硬件架构图。

图2是本发明动态配置I²C地址的系统信号流向图。

图3是本发明动态配置I²C地址的系统的从机功能模块图。

图4是本发明动态配置I²C地址的方法流程图。

【具体实施方式】

图1所示，是本发明动态配置I²C(Inter Integrated Circuit)地址的系统硬件架构图。该动态配置I²C地址的系统包括一主机(Host)1、多台从机(Slave)2及I²C总线(I²C Bus)3。其中，主机1包括一微处理器(CPU)10及一I²C接口11。该微处理器10用于动态分配不同的I²C地址给多台从机2，从而使主机1与多台从机2建立通信机制；该I²C接口11用于将主机1的I²C信号透过I²C总线3传送给从机2，所述的I²C信号包括一时脉信号(SCL)、一数据信号(SDA)及一接地信号(GND)。每一从机2至少需一微处理器20、以及芯片J3、J5及J6。该微处理器20包括一信号输入脚位P1以及一信号输出脚位P7，其中信号输入脚位P1透过一提升电阻R1连接一电源脚位(VCC)，信号输出脚位P7连接下一个从机2的微处理器20的信号输入脚位P1。所述的提升电阻R1用于当微处理器20的信号输入脚位P1没有接收到信号输出脚位P7的信号时，通过VCC给信号输入脚位P1一个高电压。第一从机2的芯片J3通过SCL脚位、SDA脚位及GND脚位连接到主机1端的I²C总线3上，其用于将主机1的I²C信号(SCL、SDA及GND)传送给芯片J5的信号脚位(C0、D0及G0)，除第一从机2以外的芯片J3均未接至I²C总线3上。芯片J5用于将主机1的I²C信号(SCL、SDA及GND)或上一个从机2的信号脚位(C0、D0及G0)输出的I²C信号传送给芯片J6的信号脚位(C1、D1及G1)。芯片J6用于将芯片J5的信号脚位(C0、D0及G0)传送给下一个从机2的芯片J5的信号脚位(C0、D0及G0)。

图2所示，是本发明动态配置I²C地址的系统的信号流向图。主机1的I²C接口11透过I²C总线3将I²C信号输出至第一从机2的芯片J3，芯片J3将该I²C信号透过芯片J5传送给芯片J6，芯片J6再将该I²C信号传送给第二从机2的芯片J5。由于第二从机2的芯片J3没有连接至主机1的I²C接口11上，所以第二从机2只能接收到第一从机2的芯片J6输出的信号。由该信号流可以看出第一从机2、第二从机2及其它从机2所接收到的I²C信号都是由主机1发出的I²C信号，其共享同一I²C总线3，因此该多台从机2与主机1进行通信时需要不同的I²C地址。

图3所示，是本发明动态配置I²C地址的系统的从机功能模块图。每一从机2的微处理器20均装载有一I²C地址配置程序200，其通过该I²C地址配置程序200及相应的硬件与主机1进行动态配置I²C地址。该I²C地址配置程序200包括一信号设定模块201、一延时控制模块202及一I²C地址运算模块203。其中，信号设定模块201用于设定每一从机2的信号输出脚位P7的信号值，并判断每一从机2的信号输入脚位P1的信号值。所述的脚位P1及脚位P7的信号值“1”表示高电压信号，信号值“0”表示低电压信号。延时控制模块202用于控制多台从机2之间没有同步开机的误差时间，以及配置I²C地址所需的安全时间。I²C地址运算模块203是用于计算每一从机2的I²C地址，并输出该I²C地址至主机1以便与主机1建立一通信信道，从而确保多台从机2能与主机1正常通信。

图4所示，是本发明动态配置I²C地址的方法流程图。该动态配置I²C地址的方法是在I²C地址配置程序200及相应的硬件基础上，通过延迟时间来给多台从机2配置不同的I²C地址，从而使主机1与多台从机2之间建立安全通信信道。其具体实施步骤如下：当每一从机2在打开电源时，从机2的微处理器20设定计数变量i，并初始化该计数变量i＝0(步骤S10)。此时所有从机2的信号输入脚位P1并没有接收到主机1所给的信号，只有提升电阻R1给其信号输入脚位P1一个高电压信号，即其信号输入脚位P1的输入信号为“1”。每一从机2的信号设定模块201则将其信号输出脚位P7的输出信号设置为“0”，此时所有与信号输出脚位P7连接的信号输入脚位P1的输入信号均为“0”(步骤S11)。延时控制模块202延迟T1时间(例如70ms的延迟时间)，以便控制多台从机2之间没有同步开机的误差时间(步骤S12)。I²C地址运算模块203作计数变量i＝i+1运算(步骤S13)。信号设定模块201判断一从机2的信号输入脚位P1的信号值是否为“1”(步骤S14)。若该信号输入脚位P1的信号不为“1”，说明主机1的I²C还未到达该从机2，则延时控制模块202每延迟T2时间(例如1000ms)即检查一次P1的输入信号值是否为“1”(步骤S15)；若该信号输入脚位P1的信号值为“1”，说明主机1的I²C已经到达该从机2，则I²C地址运算模块203计算从机2的I²C地址值，即将计数变量i的值作为该从机2的I²C地址值(步骤S16)。延时控制模块202再延迟T3时间(例如50ms)，以确保配置I²C地址所需的安全时间(步骤S17)。信号设定模块201将信号输出脚位P7的信号设定为“1”(步骤S18)。主机1的微处理器10判断所有从机2的I²C地址是否配置完毕(步骤S19)。若还有其它从机2未配置I²C地址，则转向步骤S13继续配置其它从机2的I²C地址；若所有从机2的I²C地址均配置完毕，则结束I²C地址的配置流程。

以下举一个具体实例来说明如何配置每一从机2的I²C地址：当每一从机2在打开电源时，从机2的微处理器20设定计数变量i，并初始化该计数变量i＝0。此时所有从机2的信号输入脚位P1并没有接收到主机1所给的I²C信号，只有提升电阻R1给每一信号输入脚位P1一个高电压，即信号输入脚位P1的信号为“1”。接着每一从机2的信号设定模块201将从机2的信号输出脚位P7的输出信号设置为“0”，此时所有与信号输出脚位P7连接的信号输入脚位P1的输入信号均为“0”。延时控制模块202延迟70ms的时间，信号设定模块201判断信号输入脚位P1的输入信号值是否为“1”，因第一从机2的信号输入脚位P1只有提升电阻R1给的高电压，其信号输入脚位P1的信号始终为“1”，则I²C地址运算模块203作计数变量i＝i+1＝0+1＝1，并计算第一从机2的I²C地址值等于i＝1，因此第一从机2的I²C地址值为1。当第二从机2开机后，信号设定模块201判断第二从机2的信号输入脚位P1的输入信号值是否为“1”，假设只延迟1000ms后，第二从机2的信号输入脚位P1的输入信号就为“1”，此时作计数变量i＝i+1＝1+1＝2，并计算第二从机2的I²C地址值等于i＝2，因此第二从机2的I²C地址为2。依次类推第三从机2的I²C地址为3，第四从机2的I²C地址为4，直至配置完所有从机2的I²C地址。

Claims (10)

1.一种动态配置I²C(Inter Integrated Circuit)地址的系统，包括一主机、多台从机及一I²C总线，其特征在于，所述的主机通过延迟时间来给每一从机动态配置不同的I²C地址，其中：

所述的主机包括：

一微处理器，用于与多台从机建立通信机制；

一I²C接口，用于将所述的主机的I²C信号透过所述的I²C总线传送给第一从机；

每一从机包括一微处理器、以及芯片J3、J5及J6，其中：

所述的微处理器至少有一信号输入脚位P1以及一信号输出脚位P7，信号输入脚位P1透过一提升电阻R1连接一信号电源(VCC)，信号输出脚位P7连接下一从机的信号输入脚位P1；

所述的第一从机的芯片J3，用于将主机的I²C信号传送给本从机的芯片J5，除第一从机以外的芯片J3均没有接至主机的I²C总线上；

所述的芯片J5，用于主机的I²C信号或第一从机输出的I²C信号传送给芯片J6；

所述的芯片J6，用于将该从机的芯片J5的信号传送给下一从机的芯片J5；

所述从机的微处理器均装载有一I²C地址配置程序，该I²C地址配置程序包括：

一信号设定模块，用于设定每一从机的信号输出脚位P7的信号值，并判断每一从机的信号输入脚位P1的信号值；

一延时控制模块，用于控制多台从机之间没有同步开机的误差时间，以及配置I²C地址所需的安全时间；

一I²C地址运算模块，用于计算每一从机的I²C地址，并输出该I²C地址至主机。

2.如权利要求1所述的动态配置I²C地址的系统，其特征在于，所述的I²C信号包括一时脉信号(SCL)、一数据信号(SDA)以及一接地信号(GND)。

3.如权利要求1所述的动态配置I²C地址的系统，其特征在于，所述的提升电阻R1用于当从机的信号输入脚位P1没有接收到信号输出脚位P7的信号时，通过连接一信号电源(VCC)给信号输入脚位P1一个高电压。

4.如权利要求1所述的动态配置I²C地址的系统，其特征在于，所述的信号设定模块，在每一从机打开电源后，就将其信号输出脚位P7的信号值设定为“0”。

5.如权利要求4所述的动态配置I²C地址的系统，其特征在于，所述的信号设定模块通过判断每一从机的信号输入脚位P1的信号值是否为“1”，来判定I²C信号是否到达该从机。

6.一种动态配置I²C(Inter Integrated Circuit)地址的方法，其特征在于，由一主机通过延迟时间来给每一从机动态配置不同的I²C地址，该方法包括如下步骤：

当每一从机打开电源时，设定计数变量i，并初始化该计数变量i＝0；

将每一从机的信号输出脚位P7的输出信号值设置为“0”；

延迟T1时间；

作计数变量i＝i+1运算；

判断信号输入脚位P1的输入信号值是否为“1”；

若该信号输入脚位P1的输入信号不为“1”，则每延迟T2时间就检查输入脚位P1的输入信号值是否为“1”，并作计数变量i＝i+1运算一次；

若该信号输出脚位P1的输入信号值为“1”，则将该计数变量i的值作为该从机的I²C地址值；

延迟T3时间；

将信号输出脚位P7的输出信号设定为“1”；

判断所有从机的I²C地址是否配置完毕；

若还有其它从机未配置I²C地址，则从作计数变量i＝i+1运算的步骤开始继续配置其它从机的I²C地址；

若所有从机的I²C地址均配置完毕，则结束I²C地址配置流程。

7.如权利要求6所述的动态配置I²C地址的方法，其特征在于，所述的初始化计数变量i的步骤还包括一步骤：提升电阻R1给每一从机的信号输入脚位P1一个高电压，此时每一信号输入脚位P1的输入信号均为“1”。

8.如权利要求6所述的动态配置I²C地址的方法，其特征在于，所述的I²C信号包括一时脉信号(SCL)、一数据信号(SDA)及一接地信号(GND)。

9.如权利要求6所述的动态配置I²C地址的方法，其特征在于，所述延迟T1时间是用于控制多台从机之间没有同步开机的误差时间。

10.如权利要求6所述的动态配置I²C地址的方法，其特征在于，所述延迟T3时间是用于确保配置I²C地址所需的安全时间。

Images